特表-19043745IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社日立製作所の特許一覧
再表2019-43745アナログ制御装置およびアナログ制御システム
<>
  • 再表WO2019043745-アナログ制御装置およびアナログ制御システム 図000003
  • 再表WO2019043745-アナログ制御装置およびアナログ制御システム 図000004
  • 再表WO2019043745-アナログ制御装置およびアナログ制御システム 図000005
  • 再表WO2019043745-アナログ制御装置およびアナログ制御システム 図000006
  • 再表WO2019043745-アナログ制御装置およびアナログ制御システム 図000007
  • 再表WO2019043745-アナログ制御装置およびアナログ制御システム 図000008
  • 再表WO2019043745-アナログ制御装置およびアナログ制御システム 図000009
  • 再表WO2019043745-アナログ制御装置およびアナログ制御システム 図000010
  • 再表WO2019043745-アナログ制御装置およびアナログ制御システム 図000011
  • 再表WO2019043745-アナログ制御装置およびアナログ制御システム 図000012
  • 再表WO2019043745-アナログ制御装置およびアナログ制御システム 図000013
  • 再表WO2019043745-アナログ制御装置およびアナログ制御システム 図000014
  • 再表WO2019043745-アナログ制御装置およびアナログ制御システム 図000015
  • 再表WO2019043745-アナログ制御装置およびアナログ制御システム 図000016
  • 再表WO2019043745-アナログ制御装置およびアナログ制御システム 図000017
  • 再表WO2019043745-アナログ制御装置およびアナログ制御システム 図000018
< >
(19)【発行国】日本国特許庁(JP)
【公報種別】再公表特許(A1)
(11)【国際公開番号】WO/0
(43)【国際公開日】2019年3月7日
【発行日】2020年3月26日
(54)【発明の名称】アナログ制御装置およびアナログ制御システム
(51)【国際特許分類】
   G06F 11/16 20060101AFI20200303BHJP
【FI】
   G06F11/16 629
【審査請求】有
【予備審査請求】未請求
【全頁数】23
【出願番号】特願2019-538755(P2019-538755)
(21)【国際出願番号】PCT/0/0
(22)【国際出願日】2017年8月28日
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JO,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT
(71)【出願人】
【識別番号】000005108
【氏名又は名称】株式会社日立製作所
(74)【代理人】
【識別番号】110000279
【氏名又は名称】特許業務法人ウィルフォート国際特許事務所
(72)【発明者】
【氏名】山本 圭輔
(72)【発明者】
【氏名】西川 悟史
(72)【発明者】
【氏名】白石 雅裕
【テーマコード(参考)】
5B034
【Fターム(参考)】
5B034AA02
5B034CC01
(57)【要約】
本発明は、信頼性を向上できるようにしたアナログ制御装置およびアナログ制御システムを提供する。一つの観点では、データ間の厳密な一致を要求するのではなく、通信フレーム同士の適合を要求することにより、信頼性と使い勝手を両立できるようにしたアナログ制御装置およびアナログ制御システムを提供する。アナログ信号に基づいて制御するアナログ制御装置は、多重化された処理回路であって、アナログ信号を処理することにより通信フレームを生成する処理回路と、各処理回路で生成された通信フレームを比較し、各通信フレームが適合する場合に各通信フレームのうち所定の通信フレームの出力を許可するフレーム照合部と、を備える。
【特許請求の範囲】
【請求項1】
アナログ信号に基づいて制御するアナログ制御装置であって、
多重化された処理回路であって、アナログ信号を処理することにより通信フレームを生成する処理回路と、
前記各処理回路で生成された通信フレームを比較し、各通信フレームが適合する場合に前記各通信フレームのうち所定の通信フレームの出力を許可するフレーム照合部と、
を備える
アナログ制御装置。
【請求項2】
前記フレーム照合部は、
前記各通信フレームのうちデータ部分と前記データ部分以外の所定の部分とをそれぞれ比較し、
前記各通信フレームの各データ部分が一致しており、かつ前記各通信フレームの前記各所定の部分も一致する場合に、前記各通信フレームが適合すると判定する、
請求項1に記載のアナログ制御装置。
【請求項3】
前記フレーム照合部は、前記各通信フレームの前記各データ部分が所定の許容誤差内で一致する場合に、前記各データ部分が一致すると判定する、
請求項2に記載のアナログ制御装置。
【請求項4】
前記所定の通信フレームは、前記各処理回路のうちプライマリの処理回路で生成される通信フレームである、
請求項1〜3のいずれか一項に記載のアナログ制御装置。
【請求項5】
前記各処理回路の入力側には、アナログ信号を出力する信号源からアナログ信号が入力され、
前記各処理回路のうちプライマリの処理回路の出力側は、通信フレームを送出する通信経路と前記フレーム照合部とに接続されており、
前記各処理回路のうちセカンダリの処理回路の出力側は、前記フレーム制御部に接続されている、
請求項4に記載のアナログ制御装置。
【請求項6】
前記フレーム照合部からの指示により、前記プライマリの処理回路から前記所定の通信フレームが送信されるのを制御する送信制御部をさらに備える、
請求項4に記載のアナログ制御装置。
【請求項7】
前記プライマリの処理回路の出力側と前記通信経路とを結ぶ信号線上には、前記フレーム照合部からの指示により前記所定の通信フレームの送信可否を制御する制御スイッチが設けられている、
請求項5に記載のアナログ制御装置。
【請求項8】
前記フレーム照合部は、前記処理回路ごとに対応して設けられており、
前記送信制御部は、前記各フレーム照合部からの指示により、前記プライマリの処理回路からの前記所定の通信フレームの送信可否を制御する、
請求項6に記載のアナログ制御装置。
【請求項9】
アナログ信号に基づいて制御するアナログ制御システムであって、
アナログ入力装置と演算装置とアナログ出力装置とが通信経路を介して通信可能に接続されており、
前記アナログ入力装置は、
多重化された入力処理回路であって、信号源からのアナログ信号を処理することにより入力用通信フレームを生成する入力処理回路と、
前記各入力処理回路で生成された入力用通信フレームを比較し、前記各入力用通信フレームが適合する場合に、前記各入力用通信フレームのうち所定の入力用通信フレームが前記通信経路を介して前記演算装置へ送信されるのを許可する入力側フレーム照合部と、を備えており、
前記演算装置は、
多重化された演算回路であって、前記アナログ入力装置から受信する前記入力側通信フレームに含まれるデータ部分を処理することにより、出力用通信フレームを生成する演算回路と、
前記各演算回路で生成された出力用通信フレームを比較し、前記各出力用通信フレームが適合する場合に、前記各出力用通信フレームのうち所定の出力用通信フレームが前記通信経路を介して前記アナログ出力装置へ送信されるのを許可する演算側フレーム照合部と、を備えており、
前記アナログ出力装置は、
多重化された出力処理回路であって、前記所定の出力用通信フレームのデータ部分を処理することにより制御信号を生成して制御対象に出力すると共に、前記制御信号の出力結果についての応答を前記演算装置に返す出力応答用通信フレームを生成する出力処理回路と、
前記各出力処理回路で生成された出力応答用通信フレームを比較し、前記各出力応答用通信フレームが適合する場合に、前記各出力応答用通信フレームのうち所定の出力応答用通信フレームが前記通信経路を介して前記演算装置へ送信されるのを許可する出力側フレーム照合部と、
前記各出力処理回路で生成された制御信号を比較し、前記各制御信号が適合する場合に、前記各制御信号のうち所定の制御信号が前記制御対象へ出力されるのを許可する出力照合部と、を備える、
アナログ制御システム。
【請求項10】
前記入力側フレーム照合部は、前記各入力用通信フレームのうちデータ部分と前記データ部分以外の所定の部分とをそれぞれ比較し、前記各入力用通信フレームの各データ部分が一致しており、かつ前記各入力用通信フレームの前記各所定の部分も一致する場合に、前記各入力用通信フレームが適合すると判定し、
前記演算側フレーム照合部は、前記各出力用通信フレームのうちデータ部分以外の所定の部分が一致する場合に、前記各出力用通信フレームが適合すると判定し、
前記出力側フレーム照合部は、前記各出力応答用通信フレームのうちデータ部分以外の所定の部分が一致する場合に、前記出力応答用通信フレームが適合すると判定する、
請求項9に記載のアナログ制御システム。
【請求項11】
前記入力側フレーム照合部は、前記各入力用通信フレームの前記各データ部分が所定の許容誤差内で一致し、かつ、前記各所定の部分が一致する場合に、前記入力用通信フレームが適合すると判定する、
請求項10に記載のアナログ制御システム。
【請求項12】
前記入力側フレーム照合部からの指示により、前記所定の入力用通信フレームが前記通信経路へ送信されるのを制御する入力側制御スイッチと、
前記演算側フレーム照合部からの指示により、前記所定の出力用通信フレームが前記通信経路へ送信されるのを制御する演算側制御スイッチと、
前記出力側フレーム照合部からの指示により、前記所定の出力応答用通信フレームが前記通信経路へ送信されるのを制御する出力側制御スイッチとを、さらに備える、
請求項10に記載のアナログ制御システム。
【請求項13】
前記入力側フレーム照合部と前記演算側フレーム照合部と前記出力側フレーム照合部と前記出力照合部とは、それぞれ多重化されており、
前記各入力側フレーム照合部の判定結果が一致した場合に、前記所定の入力用通信フレームの送信が許可され、
前記各演算側フレーム照合部の判定結果が一致した場合に、前記所定の出力用通信フレームの送信が許可され、
前記各出力側フレーム照合部の判定結果が一致した場合に、前記所定の出力応答用通信フレームの送信が許可され、
前記各出力照合部の判定結果が一致した場合に、前記所定の制御信号の送信が許可される、
請求項9〜12のいずれか一項に記載のアナログ制御システム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、アナログ制御装置およびアナログ制御システムに関する。
【背景技術】
【0002】
化学プラントや原子力発電所といった、安全確保が最優先される現場に用いられる制御システムには、特に高い信頼性が求められる。これらの制御システムでは、演算装置、入力装置、出力装置の単体で、内部で二重化する(特許文献1)。そして、従来技術では、二重化した各系の出力を照合することにより、装置の異常を検出可能とし、信頼性を高めている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2013−223375号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
従来技術では、多重化した系の出力を照合して異常を検出できるようにしているが、装置が正常に動作しているにもかかわらず、異常発生と判定される場合がある。例えば、A系とB系とに二重化され、信号源からのアナログ信号をA系とB系とに並列に入力する制御システムを例に挙げて検討する。このシステムでは、量子化誤差や取り込みタイミングの若干のずれにより、A系とB系との間で、取り込んだアナログ信号の値が異なる可能性がある。そのため、A系とB系の照合を行うと、A系とB系がともに正常動作しているにも係わらず、照合結果の不一致が発生するという課題がある。
【0005】
本発明は、上記課題に鑑みてなされたもので、その目的は、信頼性を向上できるようにしたアナログ制御装置およびアナログ制御システムを提供することにある。本発明の他の目的は、データ間の厳密な一致を要求するのではなく、通信フレーム同士の適合を要求することにより、信頼性と使い勝手を両立できるようにしたアナログ制御装置およびアナログ制御システムを提供することにある。
【課題を解決するための手段】
【0006】
上記課題を解決すべく、本発明の一つの観点に従うアナログ制御装置は、アナログ信号に基づいて制御するアナログ制御装置であって、多重化された処理回路であって、アナログ信号を処理することにより通信フレームを生成する処理回路と、各処理回路で生成された通信フレームを比較し、各通信フレームが適合する場合に各通信フレームのうち所定の通信フレームの出力を許可するフレーム照合部と、を備える。
【発明の効果】
【0007】
本発明によれば、多重化された各処理回路で生成された通信フレーム同士が適合する場合に、所定の通信フレームの出力を許可することができるため、信頼性が向上する。
【図面の簡単な説明】
【0008】
図1】アナログ制御システムの全体構成図。
図2】演算装置のブロック図。
図3】アナログ入力装置のブロック図。
図4】アナログ出力装置のブロック図。
図5】入力要求を示す通信フレームのフォーマット。
図6】入力応答を示す通信フレームのフォーマット。
図7】複数チャネルの場合の入力応答を示す通信フレームのフォーマット。
図8】出力要求を示す通信フレームのフォーマット。
図9】複数チャネルの場合の出力要求を示す通信フレームのフォーマット。
図10】出力応答を示す通信フレームのフォーマット。
図11】フレーム照合部の詳細を示すブロック図。
図12】複数チャネルに対応するフレーム照合部の詳細を示すブロック図。
図13】第2実施例に係るアナログ制御システムの全体構成図。
図14】演算装置のブロック図。
図15】アナログ入力装置のブロック図。
図16】アナログ出力装置のブロック図。
【発明を実施するための形態】
【0009】
以下、図面に基づいて、本発明の実施の形態を説明する。本実施形態に係るアナログ制御システムは、後述の通り、演算装置10とアナログ入力装置20およびアナログ出力装置30とで構成されており、各装置10,20,30は通信回線CNによって接続され、各装置10,20,30間の通信はフレームによって行われる。
【0010】
以下では、A系とB系との2つの系で多重化する場合を例に挙げて説明する。A系がプライマリ、B系がセカンダリとする。A系とB系とを特に区別しない場合、符号から「A」および「B」の文字を外して表示する。例えば、A系入力処理部21AとB系入力処理部21Bとを区別しない場合、入力処理部21と呼ぶ。通信フレームを「フレーム」と略記する場合がある。
【0011】
アナログ入力装置10は、図3で後述のように、二重化されたアナログ入力回路214、A/D変換器(Analog-to-digital converter)213、入力制御部212、通信制御部211と、通信回線CNへ出力されるフレームを照合するフレーム照合部22とを含んで構成されている。信号源41からのアナログ信号は、二重化されたアナログ入力回路214へ並列に入力される。
【0012】
量子化誤差や取り込みタイミングの誤差により、二重化された入力制御部212A,212Bの間でアナログ信号の入力値が異なることがある。本実施形態では、アナログ信号入力値の不一致によって生じる照合異常を抑制する。
【0013】
そこで、本実施形態に係るアナログ入力装置20のフレーム照合部22は、二重化された通信制御部211A,211Bのそれぞれが生成したフレームに対して、データの照合とデータ以外の照合を行う。
【0014】
データの照合では、A系およびB系間でのデータの差分を求め、この差分が予め設定された所定の誤差許容値以内であれば「エラーなし(正常)」と判定し、誤差許容値よりも大きければ「エラー」と判定する。
【0015】
データ以外の照合では、例えば、フレームの種類を示すモード、送信先アドレス、送信元アドレスを比較する。それぞれの値が一致する場合は、「エラーなし」と判定する。それぞれの値が一部でも不一致な場合は、「エラー」と判定する。データの照合とデータ以外の照合とのいずれか一方でエラーと判定された場合、アナログ入力回路214、A/D変換器213、入力制御部212、通信制御部211のいずれかが異常であると判定することができる。
【0016】
本実施形態では、内部機能が二重化されたアナログ入力装置20において、各系のアナログ入力データの差分が誤差許容値以内であれば異常なしと判定する。したがって、正常動作時に異常であると誤検出することを防止することができ、異常動作を正しく検出することができる。したがって、本実施形態に係るアナログ制御システムやアナログ制御装置の信頼性が向上する。
【実施例1】
【0017】
図1図12を用いて第1実施例を説明する。図1は、アナログ制御システム1の全体構成図である。
【0018】
図1におけるアナログ制御システムは、例えば少なくとも一つずつの、演算装置10と、アナログ入力装置20と、アナログ出力装置30とを有しており、各装置10,20,30は通信回線CNにより接続される。演算装置10の詳細は、図2で後述する。アナログ入力装置20の詳細は、図3で後述する。アナログ出力装置30の詳細は、図4で後述する。
【0019】
通信回線CNには、図1に示すアナログ入力装置20およびアナログ出力装置30以外にも、複数の入力装置および出力装置を接続することができる。通信回線CNは、「通信経路」の例である。各装置10,20,30は、例えば、通信回線CNを用いて、RS−485(EIA−485)やRS−422A(EIA−422A)のようなシリアル通信を行う。
【0020】
アナログ制御システム1では、系統あるいはプラントから入力されるアナログ信号の信号源41がアナログ入力装置20に接続される。アナログ制御システム1の制御対象42は、アナログ出力装置30に接続される。
【0021】
アナログ制御システム1の制御は、演算装置10がマスタとなって実施される。まず最初に、演算装置10は、制御演算に必要となる入力データを取得するため、通信回線CNを介し、アナログ入力装置20に対して、データの入力を要求する。
【0022】
演算装置10からのデータ入力要求を受けたアナログ入力装置20では、各入力処理部21A,21Bが信号源41から入力データを取り込んで、通信フレーム(入力用通信フレーム)を生成する。入力処理部21A,21Bは、「処理回路」または「入力処理回路」に該当する。
【0023】
フレーム照合部22は、各入力処理部21A,21Bで生成された通信フレームを比較し、それら通信フレーム同士が適合する場合に、入力処理部21Aで生成された通信フレームを演算装置10へ送信する。もしも、入力処理部21Aで生成された通信フレームと入力処理部21Bで生成された通信フレームとが適合しない場合、フレーム照合部22は、スイッチ23を操作して、所定の通信フレームが送信されるのを禁止する。
【0024】
フレーム照合部22は、「フレーム照合部」または「入力側フレーム照合部」に該当する。スイッチ23は、「送信制御部」、「制御スイッチ」または「入力側制御スイッチ」に該当する。通信フレームの適合判定については、後述する。
【0025】
演算装置10の各演算処理部11A,11Bは、アナログ入力装置10から取得した通信フレーム内のデータ(入力データ)を元に、所定の制御演算を実施する。演算処理部11A,11Bは、「演算回路」に該当する。
【0026】
演算装置10は、演算部11Aでの演算結果を制御対象42に出力するため、通信回線CNを介してアナログ出力装置30に通信フレームを送ることにより、データ出力を要求する。この通信フレームは、「演算側通信フレーム」に該当する。
【0027】
「演算側フレーム照合部」としてのフレーム照合部12は、A系の演算部11Aで生成された通信フレームとB系の演算部11Bで生成された通信フレームとを比較し、両方の通信フレームが適合するか判定する。
【0028】
フレーム照合部12は、各通信フレームが適合する場合、A系の演算部11Aで生成された所定の通信フレームをアナログ出力装置30へ送信させる。もしも、演算部11Aで生成された通信フレームと演算部11Bで生成された通信フレームとが適合しない場合、フレーム照合部11は、スイッチ13を操作して、所定の通信フレームが送信されるのを禁止する。スイッチ13は、「演算側制御スイッチ」に該当する。なお、スイッチ13を「演算側送信制御部」と呼ぶこともできる。
【0029】
演算装置10からのデータ出力要求を受けたアナログ出力装置30では、各出力処理部31A,31Bは、演算装置10から受信した通信フレーム内の演算結果に応じた制御信号を生成し、制御対象42へ出力する。
【0030】
アナログ出力装置30は、制御信号の出力(データ出力)が完了したことを通知すべく、各出力処理部31A,31Bで通信フレームを生成する。そして、出力処理部31Aで生成された通信フレームは、「所定の出力応答用通信フレーム」として、演算装置10に送信される。
【0031】
ここで、「出力側フレーム照合部」としてのフレーム照合部32は、各出力処理部31A,31Bで生成された出力応答用通信フレームが適合するか判定し、適合する場合は、出力処理部31Aから演算装置10への通信フレームの送信を許可する。これに対し、フレーム照合部32は、各出力処理部31A,31Bで生成された通信フレームが適合しない場合、スイッチ33を操作して、所定の通信フレーム(所定の出力応答用通信フレーム)が演算装置10へ送信されるのを禁止する。
【0032】
制御信号の出力についてさらに説明すると、出力照合部34は、各出力処理部31A,31Bで生成された制御信号を比較し、両方の制御信号が一致する場合に、出力処理部31Aで生成された制御信号を「所定の制御信号」として、制御対象42へ出力する。もしも、各出力処理部31A,31Bで生成された制御信号が不一致の場合、出力照合部34は、スイッチ35を操作し、出力処理部31Aから所定の制御信号が制御対象42へ出力されるのを阻止する。
【0033】
アナログ制御システム1の詳細な動作を説明する。図2は、演算装置10のブロック図である。演算装置10は、入力データを元に演算を行う演算部111A,111Bと、装置間の通信を制御する通信制御部112A,112Bと、フレーム照合部12と、スイッチ13とを有する。
【0034】
演算部111A,111Bと通信制御部112A,112Bとは、A系演算処理部11AとB系演算処理部11Bとの二重化構成である。A系演算処理部11AとB系演算処理部11Bとがそれぞれ出力するフレームをフレーム照合部12で照合することにより、信頼性を向上する。また、通信回線CNから入力されるフレームは、A系演算処理部11AとB系演算処理部11Bとに並列に入力される。
【0035】
演算装置10から通信回線CNへフレームを送信する経路は、A系演算処理部11Aにのみ設けられており、その経路の途中にスイッチ13が設けられている。フレーム照合部12は、スイッチ13を開閉させることで、A系演算処理部11Aからのフレームが通信回線CNへ送出されるのを制御する。
【0036】
動作を説明する。まず、通信制御部112A,112Bは、入力データを取得するため、アナログ入力装置20に対して入力要求のフレームを送出する。
【0037】
図5に、入力要求に用いる通信フレームD1のフォーマットを示す。入力要求の通信フレームD1のフォーマットは、例えば、開始フラグD11、モードエリアD12、アドレスエリアD13、データサイズエリアD14、CRCエリアD15、終了フラグエリアD16を備える。なお、後述する他のフレームについても同様であるが、A系、B系を区別する場合は、フレームの符号に「A」または「B」の文字を添える。
【0038】
開始フラグD11は、フレームD1の先頭を示す。モードエリアD12は、入力/出力、要求/応答といったモードを表す。アドレスエリアD13は、送信先アドレスD131と送信元アドレスD132を含む。データサイズエリアD14は、入力するデータの大きさを指定する。CRC(Cyclic Redundancy Check)エリアD15は、フレームの健全性を保障する。終了フラグD16は、フレームD1の終わりを示す。
【0039】
モードエリアD12には、入力要求を表すビットD121が入る。A系演算処理部11Aの通信制御部112AとB系演算処理部11Bの通信制御部112Bが送出したフレームは、フレーム照合部12で照合される。各フレームの照合結果が一致した場合、A系演算処理部11A、B系演算処理部11Bともに正常動作していると判断され、A系演算処理部11Aで生成したフレームを通信回線CNへ送出する。照合結果が不一致の場合、A系演算処理部11AまたはB系演算処理部11Bの少なくともいずれかの系に異常があると判断される。フレーム照合部12は、スイッチ13を遮断して、異常なフレームD1がアナログ出力装置30へ送出されるのを未然に防止する。
【0040】
図3は、アナログ入力装置10の詳細なブロック図である。アナログ入力装置20は、通信制御部211A,211Bと、入力制御部212A,212Bと、A/D変換器213A,213Bと、アナログ入力回路214A,214Bと、フレーム照合部22と、スイッチ23とを備える。
【0041】
通信制御部211A,211Bは、装置間の通信を制御する。入力制御部212A,212Bは、信号源41からのアナログ信号の取り込みを制御する。信号源41からのアナログ信号は、アナログ入力回路214A,214Bに入力され、A/D変換器213A,213Bによりデジタル信号に変換される。
【0042】
通信制御部211A,211Bと入力制御部212A,212Bとは、A系入力処理部21AとB系入力処理部21Bの二重化構成である。A系入力処理部21AとB系入力処理部21Bとがそれぞれ出力するフレームをフレーム照合部22で照合することにより、信頼性を向上する。
【0043】
通信回線CNから受信するフレームと、信号源41から取得するアナログ信号とは、A系入力処理部21AとB系入力処理部21Bとに並列に入力される。アナログ信号は、フィルタやアンプなどを含むアナログ入力回路214A,214Bを通じてA/D変換器213A,213Bへ入力される。A/D変換器213A,213Bは、入力されたアナログ信号をデジタルデータに変換し、入力制御部212A,212Bへに出力する。
【0044】
アナログ入力装置20の通信制御部211A,211Bは、通信回線CNを介して演算装置10から、自装置宛の入力要求フレームを受けると、自系の入力制御部212A,212Bにデータ取り込みを指示する。データ取り込み指示を受けた入力制御部212A,212Bは、自系のA/D変換器213A,213Bに変換指示を出力する。
【0045】
すなわち、A系の通信制御部211Aは、入力要求フレームを受信すると、A系の入力制御部212Aに対して、データ取込みを指示する。同様に、B系の通信制御部211Bは、入力要求フレームを受信すると、B系の入力制御部212Bに対して、データ取込みを指示する。
【0046】
変換指示を受けたA/D変換器213A,213Bは、アナログ信号をデジタルデータに変換し、自系の入力制御部212A,212Bへ出力する。デジタルデータを受けた入力制御部212A,212Bは、アナログ入力回路214A,214BやA/D変換器213A,213Bの部品ばらつきによる誤差を補正するために、受け取ったデジタルデータに対し、オフセット・ゲイン調整2122A,2122Bを実施する。
【0047】
調整されたデータは、入力データ2121A,2121Bとして、入力制御部212A,212Bに格納される。このとき、信号源41からA系入力処理部21AとB系入力処理部21Bとに取り込まれるデータが不一致となる可能性がある。その原因としては、A系入力処理部21AとB系入力処理部21Bのそれぞれへのアナログ信号の伝達時間誤差や、A系入力処理部21AとB系入力処理部21Bとが非同期で動作している場合の非同期誤差がある。
【0048】
さらに、アナログ入力回路214A,214BやA/D変換器213A,213Bがそれぞれ別々の部品で構成されているため、上述した伝達時間誤差や非同期誤差が存在しないとしても、部品のばらつきにより、A系入力処理部21AとB系入力処理部21Bとの間で、取り込んだデータが不一致となる可能性がある。
【0049】
データ取り込みが完了すると、通信制御部211A,211Bは、入力データ2121A,2121Bを用いて、フレーム生成2111A,2111Bを行う。
【0050】
図6に、アナログ入力装置20の通信制御部211が生成するフレームを示す。図6は、入力チャネル数が「1」の場合を示す。入力応答を示すフレームD2は、例えば、フレームの先頭を示す開始フラグD21、入力/出力や要求/応答といったモードを表すモードエリアD22、送信先アドレスD231と送信元アドレスD232を含むアドレスエリアD23、入力データを載せるデータエリアD24、フレームの健全性を保障するCRCエリアD25、フレームの終わりを示す終了フラグD26を備える。
【0051】
モードエリアD22には、入力応答を表すビットD221が格納される。データエリアD24には、チャンネルCh0の入力データD241が格納される。
【0052】
図7は、入力チャネル数が複数(例えば「2」)の場合のフレームD2を示す。チャネル数が「2」の場合、データエリアD24には、チャンネルCh0の入力データD241(1)と、チャンネルCh1の入力データD241(2)とが格納される。なお、チャネル数が「2」より大きい場合も同様の構成となる。
【0053】
アナログ入力装置20のフレーム照合部22は、A系入力処理部21Aの通信制御部211Aが生成したフレームと、B系入力処理部21Bの通信制御部211Bが生成したフレームとを照合する。アナログ入力装置20のフレーム照合部22について、図11を用いて説明する。
【0054】
図11は、入力チャンネル数が「1」の場合のフレーム照合部22を示す。フレーム照合部22は、A系の通信制御部211Aが生成した通信フレームD2Aと、B系の通信制御部211Bが生成した通信フレームD2Bとに対して、データ照合221とデータ以外の照合222との2つの照合を行う。
【0055】
データ照合221では、A系通信フレームD2A内のデータD241と、B系通信フレームD2B内のデータD241との差分を、減算器2211によって演算する。データ照合221は、減算器221で算出した差分と予め設定した誤差許容値2213とを比較する(2212)。
【0056】
データ照合221は、A系のデータとB系のデータとの差分が誤差許容値2213よりも大きい場合、エラーを出力する。本実施例では、A系のデータとB系のデータとの差分を算出し、その差分と誤差許容値とを比較する。これにより、本実施例では、A系とB系との間に生じる伝達時間誤差や非同期誤差、部品ばらつきによる誤差を許容して、正常動作時における異常の誤検出を防止できる。
【0057】
一方、A系のデータとB系のデータとの差分が誤差許容値2213を超えていた場合、通信制御部211A,211B、入力制御部212A,212B、A/D変換器213A,213B、アナログ入力回路214A,214Bの少なくともいずれか一方に異常があると判断することができる。
【0058】
データ以外の照合222では、A系通信フレームD2A内のデータエリアD24以外の部分(例えばモードD22、アドレスD23)と、B系通信フレームD2B内のデータエリアD24以外の部分(例えばモードD22、アドレスD23)の照合2221を行い、両者が一致しない場合は、エラーを出力する。
【0059】
なお、データエリアD24以外の部分としては、開始フラグD21、CRCエリアD25、終了フラグD26がある。CRCエリアD25は、装置間の通信におけるデータ健全性を保障するためにフレームに付加されるデータであり、装置内での通信異常を検出するためのデータではないため、照合2221の対象としない。また、CRCエリアD25は、A系とB系とで値が異なる可能性もある。開始フラグD21および終了フラグD26についても、それらは受信側がフレームを認識するためのフラグであるため、照合2221の対象としない。
【0060】
アナログ入力装置20のフレーム照合部22は、2つの照合221,222により得られた結果から、アナログ入力装置20の動作が正常であるか異常であるかを判定する照合結果判定223を行う。
【0061】
照合結果判定223では、データ照合221の結果とデータ以外の照合222の結果とのうち、少なくとも一つがエラーであった場合、アナログ入力装置20の動作は異常であると判定する(223)。異常であると判定された場合、フレーム照合部22は、スイッチ23を開いて通信回線CNに繋がる通信経路を遮断し、異常なフレームD2Aが演算装置10へ送出されるのを未然に防止する。
【0062】
図12を用いて、入力チャンネル数が「2」の場合のフレーム照合部22_1について、説明する。入力チャンネル数が「2」の場合も同様に、フレーム照合部22_1は、A系の通信制御部211Aが生成した通信フレームD2Aと、B系の通信制御部211Bが生成した通信フレームD2Bとに対して、データ照合221とデータ以外の照合222との2つの照合を行う。
【0063】
データ照合221は、A系通信フレームD2A内のチャンネルCh0のデータD241(1)と、B系通信フレームD2B内のチャンネルCh0のデータD241(1)との差分を減算器2211によって演算し、その差分と予め設定した誤差許容値2213とを比較する(2212)。A系のチャンネルCh0データD241(1)とB系のチャンネルCh0のデータD241(1)との差分が誤差許容値2213よりも大きい場合、エラーを出力する。
【0064】
同様に、フレーム照合部22_1は、A系通信フレームD2A内のチャンネルCh1のデータD241(2)と、B系通信フレームD2B内のチャンネルCh1のデータD241(2)との差分を減算器2211によって演算し、その差分と予め設定した誤差許容値2213とを比較する(2212)。A系のチャンネルCh1のデータD241(2)とB系のチャンネルCh1のデータD241(2)との差分が誤差許容値2213よりも大きい場合、エラーを出力する。
【0065】
データ以外の照合222は、A系通信フレームD2A内のデータエリアD24以外の部分(モードD22、アドレスD23)と、B系通信フレームD2B内のデータエリアD24以外の部分(モードD22、アドレスD23)の照合(2221)を行い、両者のデータが不一致の場合に、エラーを出力する。
【0066】
なお、前記と同様の理由により、CRCエリアD25と、開始フラグD21および終了フラグD26は、照合2221の対象としない。
【0067】
照合結果判定223では、データ照合221によるチャンネルCh0のデータD241(1)の比較結果と、データ照合221によるチャンネルCh1のデータD241(1)の比較結果と、データ以外の照合222の結果とのうち、少なくともいずれか一つがエラーであった場合、アナログ入力装置20の動作は異常であると判定する(2231)。
【0068】
異常であると判定された場合、フレーム照合部22_1は、スイッチ23を開いて通信回線CNに繋がる通信経路を遮断し、異常なフレームD2Aが演算装置10へ送出されるのを未然に防止する。入力チャンネル数が「2」より大きい場合も、図12と同様の構成でフレーム照合を行う。
【0069】
演算装置10の通信制御部112A,112Bは、通信回線CNを介してアナログ入力装置20から自装置宛の入力応答フレームD2を受信すると、フレームD2からデータD241を取り出し、演算処理部11A,11Bに対して演算指示を出す。
【0070】
演算処理部11A,11Bは、演算が完了すると、その演算結果を通信制御部112A,112Bに通知する。演算結果を受けた通信制御部112A,112Bは、制御対象42に対して演算結果を出力するために、アナログ出力装置30に対して出力要求のフレームD3を送出する。
【0071】
図8に、出力要求に用いる通信フレームD3のフォーマットを示す。図8は、出力チャネル数が「1」の場合を示す。
【0072】
出力要求の通信フレームD3は、フレームの先頭を示す開始フラグD31、入力/出力や要求/応答といったモードを表すモードエリアD32、送信先アドレスD331と送信元アドレスD332を含むアドレスエリアD33、出力するデータの大きさを指定するデータサイズエリアD34、出力データを格納するデータエリアD35、フレームの健全性を保障するCRCエリアD36、フレームの終わりを示す終了フラグD37とを含んで構成される。モードエリアD32には、出力要求を表すビットD321が格納される。データエリアD35には、チャンネルCh0の出力データD351が格納される。
【0073】
図9は、出力チャネル数が「2」の場合の通信フレームD3を示す。チャネル数が「2」の場合、データエリアD35には、チャンネルCh0の出力データD351(1)と、チャンネルCh1の出力データD351(2)とが格納される。チャネル数が「2」より大きい場合も同様の構成となる。A系のフレームD3をフレームD3Aと、B系のフレームD3をフレームD3Bと呼ぶことがある。
【0074】
A系演算処理部11Aの通信制御部112Aの送出するフレームD3Aと、B系演算処理部11Bの通信制御部112Bの送出するフレームD3Bとは、フレーム照合部12により照合される。
【0075】
フレームD3AとフレームD3Bの照合結果が一致した場合、A系演算処理部11AおよびB系演算処理部11Bのいずれも正常動作していると判断され、A系演算処理部11AのフレームD3Aを通信回線CNへ送出する。このフレームD3Aは、アナログ出力装置30に送られる。
【0076】
フレームD3AとフレームD3Bの照合結果が不一致であった場合、A系演算処理部11AまたはB系演算処理部11Bの少なくともいずれかに異常があると判断される。フレーム照合部12は、スイッチ13を開いて通信回線CNに繋がる通信経路を遮断し、異常なフレームD3Aがアナログ出力装置30へ送出されるのを未然に防止する。
【0077】
図4を用いて、アナログ出力装置30の構成例を説明する。アナログ出力装置30は、装置間の通信を制御する通信制御部311A,311Bと、制御対象42へデータを出力する出力制御部312A,312Bと、フレーム照合部32と、出力照合部34と、スイッチ33,35とを有する。
【0078】
通信制御部311A,311Bと出力制御部312A,312Bとは、A系出力処理部31AとB系出力処理部31Bの二重化構成である。すなわち、A系出力処理部31Aは、通信制御部311Aおよび出力制御部312Aを備えており、B系出力処理部31Bは、通信制御部311Bおよび出力制御部312Bを備えており、A系出力処理部31AとB系出力処理部31Bとで多重化されている。
【0079】
A系の通信制御部311Aが出力するフレームとB系の通信制御部311Bが出力するフレームとは、フレーム照合部32で照合される。一方、A系の出力制御部312Aの出力するデータ(制御信号)とB系の出力制御部312Bの出力するデータ(制御信号)とは、出力照合部34で照合される。これらの照合32,34により、アナログ出力装置30の信頼性を向上している。
【0080】
演算装置10から通信回線CNを介して受信するフレームD3は、A系出力処理部31AおよびB系出力処理部31Bに並列に入力される。
【0081】
アナログ出力装置30の通信制御部311A,311Bは、通信回線CNを介して演算装置10から自装置宛の出力要求フレームD3を受信すると、自系の出力制御部312A,312Bにデータ出力指示を出す。
【0082】
データ出力指示を受けた出力制御部312A,312Bは、制御対象42に対して制御信号としてのデータを出力する。出力制御部312Aが出力したデータとB系出力処理部31Bの出力したデータとは、出力照合部34で照合される。
【0083】
出力データの照合結果が一致した場合、A系出力処理部31AおよびB系出力処理部31Bはともに正常に動作していると判断され、A系出力処理部31Aのデータ(制御信号)がスイッチ35を経由して制御対象42へ出力される。
【0084】
出力データの照合結果が不一致の場合、A系出力処理部31AまたはB系出力処理部31Bの少なくともいずれかに異常があると判断される。出力照合部34は、制御対象42に繋がる通信線の途中に設けられたスイッチ35を開くことにより、A系出力処理部31Aからの異常な出力データが制御対象42へ送られるのを未然に阻止する。
【0085】
出力照合部34は、前回の出力データ(制御信号の値)をメモリ36に保持しておくこともできる。出力照合部34は、メモリ36に記憶してある前回の出力データをスイッチ35を介して、制御対象42へ出力させる。これにより、異常な出力データが制御対象42へ送信されるのを未然に阻止することができると共に、前回の出力データを用いて制御対象42の制御を継続することができる。
【0086】
制御対象42への制御信号の出力が完了すると、通信制御部311A,311Bは、演算装置10に対して、出力応答フレームD4を送出する。
【0087】
図10に、出力応答に用いる通信フレームD4のフォーマットを示す。出力応答の通信フレームD4は、フレームの先頭を示す開始フラグD41、入力/出力や要求/応答といったモードを表すモードエリアD42、送信先アドレスD431と送信元アドレスD432を含むアドレスエリアD43、フレームの健全性を保障するCRCエリアD44、フレームの終わりを示す終了フラグD45を含む。モードエリアD42には、出力応答を表すビットD421が格納される。
【0088】
A系出力処理部31Aの通信制御部311Aが送出したフレームD4AとB系出力処理部31Bの通信制御部311Bが送出したフレームD4Bとは、フレーム照合部32で照合される。フレームD4A,D4Bの照合結果が一致した場合、A系出力処理部31AおよびB系出力処理部31Bはいずれも正常に動作していると判断され、A系出力処理部31AのフレームD4Aを通信回線CNへ送出する。
【0089】
フレームD4A,D4Bの照合結果が不一致であった場合、A系出力処理部31AまたはB系出力処理部31Bの少なくともいずれかに異常があると判断される。フレーム照合部32は、スイッチ33を開いて通信回線CNに繋がる通信経路を遮断し、異常なフレームD4が演算装置10へ送出されるのを未然に防止する。
【0090】
演算装置10の通信制御部112A,112Bは、通信回線CNを介してアナログ出力装置30から自装置宛の出力応答フレームD4を受信すると、制御対象42への制御信号の出力が完了したと判断する。
【0091】
このように構成される本実施例によれば、アナログ入力装置10では、多重化された入力処理部21A,21Bで生成する通信フレームD2について、データ部分とデータ以外の部分とに分けてそれぞれ照合する。そして、データ部分については所定の誤差許容値内の差分であれば一致すると判定するため、量子化誤差や取り込みタイミングの誤差等の影響を排除することができる。これにより、本実施例によれば、正常動作時に異常を誤検知する可能性を抑制でき、信頼性が向上する。
【0092】
さらに、本実施例では、データ以外の部分(例えば、モードやアドレス)については、完全な一致を要求するため、宛先の間違っているフレーム等を事前に検出することができ、誤送信を防止できる。
【0093】
本実施例では、アナログ信号を取り込んだ時点ではなく、そのアナログ信号をデジタル化したデータを含むフレームを作成した後で、データ部分を照合する。したがって、量子化誤差や取込みタイミングの誤差等の影響を考慮して、正常に動作しているか否かを判定することができる。これに対し、アナログ信号の時点で照合する場合は、量子化誤差の影響を考慮して判定することができない。
【0094】
さらに、本実施例では、データ以外の部分としてモードおよびアドレスのみを照合し、CRCや開始フラグおよび終了フラグについては照合しないため、効率的にフレームが正常であるかを検査することができる。
【0095】
さらに、本実施例では、演算装置10、アナログ入力装置20、アナログ出力装置30から通信回線CNへフレームを送信するための通信経路をプライマリのA系にのみ接続し、その経路の途中にスイッチ13,23,33を設ける。これにより、フレーム照合部12,22,32で異常ありと判定されたフレームが通信回線CNに送出されるのを未然に防止することができる。
【実施例2】
【0096】
図13図16を用いて、第2実施例を説明する。本実施例は、第1実施例の変形例に該当するため、第1実施例との差異を中心に説明する。本実施例では、各装置10(2),20(2),30(2)単体での信頼性をより高めるために、フレーム照合部12,22,32および出力照合部34を、A系とB系の二重化構成とする。
【0097】
図13に、フレーム照合部および出力照合部を二重化構成とした場合のアナログ制御システム1(2)の全体構成を示す。図14は、演算装置10(2)の詳細を示すブロック図である。図15は、アナログ入力装置20(2)の詳細を示すブロック図である。図16は、アナログ出力装置30(2)の詳細を示すブロック図である。
【0098】
本実施例に係る演算装置10(2)では、フレーム照合部はA系フレーム照合部12AとB系フレーム照合部12Bとで二重化されている。各々のフレーム照合部12A,12Bは、A系の通信フレームとB系の通信フレームを照合する。
【0099】
A系のフレーム照合部12Aでの照合結果が不一致であった場合、フレーム照合部12Aは、スイッチ13Aを遮断して、異常なフレームがアナログ出力装置30(2)へ送出されるのを防止する。同様に、B系のフレーム照合部12Bでの照合結果が不一致であった場合、フレーム照合部12Bは、スイッチ13Bを遮断して、異常なフレームがアナログ出力装置30(2)へ送出されることを防ぐ。
【0100】
A系のフレーム照合部12AとB系のフレーム照合部12Bとがともに照合一致と判定した場合、演算処理部11A,11Bはいずれも正常動作していると判断され、A系の演算処理部11Aで生成されたフレームが通信回線CNへ送出される。
【0101】
本実施例に係るアナログ入力装置20(2)について説明する。アナログ入力装置20(2)のフレーム照合部は、A系フレーム照合部22AとB系フレーム照合部22Bとで二重化されている。各々のフレーム照合部22A,22Bは、A系の通信フレームとB系の通信フレームとを照合する。
【0102】
A系のフレーム照合部22Aでの照合結果が不一致の場合、フレーム照合部22Aは、スイッチ23Aを遮断して異常なフレームが演算装置10(2)へ送出されることを防止する。B系のフレーム照合部22Bでの照合結果が不一致の場合、フレーム照合部22Bは、スイッチ23Bを遮断して異常なフレームが演算装置10(2)へ送出されることを防止する。
【0103】
A系のフレーム照合部22AとB系のフレーム照合部22Bとがともに照合一致と判定した場合、入力処理部21A,21Bはいずれも正常動作していると判断され、A系の入力処理部21Aで生成されたフレームが通信回線CNへ送出される。
【0104】
本実施例に係るアナログ出力装置30(2)について説明する。アナログ出力装置30(2)のフレーム照合部は、A系フレーム照合部32AとB系フレーム照合部32Bで二重化されている。各々のフレーム照合部32A,32Bは、A系の通信フレームとB系の通信フレームを照合する。
【0105】
A系のフレーム照合部32Aでの照合結果が不一致の場合、フレーム照合部32Aは、スイッチ33Aを遮断して異常なフレームが演算装置10(2)へ送出されることを防止する。B系のフレーム照合部32Bでの照合結果が不一致の場合、フレーム照合部32Bは、スイッチ33Bを遮断して異常なフレームが演算装置10(2)へ送出されるのを防止する。
【0106】
A系のフレーム照合部32AとB系のフレーム照合部32Bとがともに照合一致と判定した場合は、出力処理部31A,31Bはいずれも正常動作していると判断され、A系の出力処理部31Aで生成されたフレームが通信回線CNへ送出される。
【0107】
アナログ出力装置30(2)の出力照合部も、A系出力照合部34AとB系出力照合部34Bとで二重化されている。各々の出力照合部34A,34Bは、A系の出力データとB系の出力データを照合する。
【0108】
A系の出力照合部34Aでの照合結果が不一致の場合、出力照合部34Aは、スイッチ35Aを遮断するか、またはメモリ36Aに記憶されている前回の出力値を出力することにより、異常なデータが制御対象42に出力されるのを防止する。
【0109】
B系の出力照合部34Bでの照合結果が不一致の場合も同様に、出力照合部34Bは、スイッチ35Bを遮断するか、またはメモリ36Bに記憶されている前回の出力値を出力することにより、異常なデータが制御対象42に出力されるのを防止する。
【0110】
A系の出力照合部34AとB系の出力照合部34Bとがともに照合一致と判定した場合には、出力処理部31A,31Bのいずれも正常動作していると判断し、A系の出力処理部31Aで生成されたデータを制御対象42へ出力する。
【0111】
このように構成される本実施例も第1実施例と同様の作用効果を奏する。さらに、本実施例では、フレーム照合部12,22,32および出力照合部34を、A系とB系の二重化構成とするため、第1実施例に比べて、各装置10(2),20(2),30(2)の信頼性を向上することができる。
【0112】
以上で本発明の説明を終えるが、本発明は上述した各実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上述の各実施例は、本発明のより良い理解のために詳細に説明したものであり、必ずしも上述の説明の全ての構成を備えるものに限定されものではない。
【0113】
ある実施例の構成の一部を他の実施例の構成に置き換えることも可能である。ある実施例の構成に他の実施例の構成を加えることも可能である。各実施例の構成の一部について、削除したり、他の構成を追加したり、他の構成に置換したりすることもできる。
【0114】
上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によってハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによってソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、不揮発性半導体メモリ、ハードディスクドライブ、SSD(Solid State Drive)等の記憶デバイス、または、ICカード、SDカード、DVD等の計算機読み取り可能な非一時的データ記憶媒体に格納することができる。
【0115】
また、制御線及び情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線及び情報線を示しているとは限らない。実際にはほとんど全ての構成が相互に接続されていると考えてもよい。
【符号の説明】
【0116】
1:アナログ制御システム、10:演算装置、20:アナログ入力装置、30:アナログ出力装置、11:演算処理部、12:フレーム照合部、13:スイッチ、21:入力処理部、22:フレーム照合部、23:スイッチ、31:出力処理部、32:フレーム照合部、33:スイッチ、34:出力照合部、35:スイッチ、36:前回値保持メモリ、41:信号源、42:制御対象、221:データ照合機能、222:データ以外の照合機能、223:照合結果判定機能
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
【国際調査報告】