特表-19058906IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ソニー株式会社の特許一覧
<>
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000003
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000004
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000005
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000006
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000007
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000008
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000009
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000010
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000011
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000012
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000013
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000014
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000015
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000016
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000017
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000018
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000019
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000020
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000021
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000022
  • 再表WO2019058906-表示素子、表示装置、及び、電子機器 図000023
< >
(19)【発行国】日本国特許庁(JP)
【公報種別】再公表特許(A1)
(11)【国際公開番号】WO/0
(43)【国際公開日】2019年3月28日
【発行日】2020年12月10日
(54)【発明の名称】表示素子、表示装置、及び、電子機器
(51)【国際特許分類】
   G09F 9/30 20060101AFI20201113BHJP
   H01L 51/50 20060101ALI20201113BHJP
   H01L 27/32 20060101ALI20201113BHJP
   H01L 21/822 20060101ALI20201113BHJP
   H01L 27/04 20060101ALI20201113BHJP
   H01L 21/8234 20060101ALI20201113BHJP
   H01L 27/06 20060101ALI20201113BHJP
【FI】
   G09F9/30 338
   G09F9/30 365
   H05B33/14 A
   H01L27/32
   H01L27/04 H
   H01L27/06 102A
【審査請求】未請求
【予備審査請求】未請求
【全頁数】31
【出願番号】特願2019-543509(P2019-543509)
(21)【国際出願番号】PCT/0/0
(22)【国際出願日】2018年8月29日
(31)【優先権主張番号】特願2017-182677(P2017-182677)
(32)【優先日】2017年9月22日
(33)【優先権主張国】JP
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JO,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT
(71)【出願人】
【識別番号】000002185
【氏名又は名称】ソニー株式会社
(74)【代理人】
【識別番号】100118290
【弁理士】
【氏名又は名称】吉井 正明
(74)【代理人】
【識別番号】100094363
【弁理士】
【氏名又は名称】山本 孝久
(72)【発明者】
【氏名】木村 圭
【テーマコード(参考)】
3K107
5C094
5F038
5F048
【Fターム(参考)】
3K107AA01
3K107BB01
3K107CC34
3K107EE04
5C094AA21
5C094BA03
5C094BA27
5C094DA13
5C094DB01
5C094EB05
5C094FA01
5C094FA02
5C094FB14
5C094FB15
5C094FB19
5F038AC03
5F038BH03
5F038BH10
5F038CA02
5F038CD10
5F038CD13
5F038CD14
5F038DF20
5F048AB10
5F048AC01
5F048BA01
5F048BC19
5F048BG12
5F048BG13
5F048CC05
5F048CC18
(57)【要約】
表示素子は、電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する。
【特許請求の範囲】
【請求項1】
電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
表示素子。
【請求項2】
駆動トランジスタと書込みトランジスタとは、半導体基板に形成されたウエル内に設けられており、
駆動トランジスタは、給電線が接続される一方のソース/ドレイン領域と、発光部の一旦に接続される他方のソース/ドレイン領域とを備えており、
書込みトランジスタは、外部から信号電圧が供給される一方のソース/ドレイン領域と、駆動トランジスタのゲート電極に接続される他方のソース/ドレイン領域とを備えており、
書込みトランジスタの他方のソース/ドレイン領域と駆動トランジスタの一方のソース/ドレイン領域とは、素子分離領域を介して対向するように形成されている、
請求項1に記載の表示素子。
【請求項3】
素子分離領域は、半導体基板の表面に掘られた溝に絶縁体が埋め込まれたSTI(Shallow Trench Isolation)構造によって形成されている、
請求項1に記載の表示素子。
【請求項4】
駆動トランジスタのソース/ドレイン領域を形成する不純物拡散層、及び、書込みトランジスタのソース/ドレイン領域を形成する不純物拡散層は、1マイクロメートル以上の接合深さを有するように設定されている、
請求項1に記載の表示素子。
【請求項5】
駆動トランジスタはpチャネル型の電界効果トランジスタから成る、
請求項1に記載の表示素子。
【請求項6】
書込みトランジスタはpチャネル型の電界効果トランジスタから成る、
請求項5に記載の表示素子。
【請求項7】
書込みトランジスタの他方のソース/ドレイン領域と駆動トランジスタのゲート電極とを接続するためのゲート配線の周囲には、シールド配線が設けられている、
請求項2に記載の表示素子。
【請求項8】
シールド配線は、給電線と接続されている、
請求項7に記載の表示素子。
【請求項9】
駆動部は、更に、給電線と駆動トランジスタの一方のソース/ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
請求項2に記載の表示素子。
【請求項10】
駆動部は、更に、発光部の一端と駆動トランジスタの他方のソース/ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
請求項2に記載の表示素子。
【請求項11】
発光部は有機エレクトロルミネッセンス素子から成る、
請求項1に記載の表示素子。
【請求項12】
2次元マトリクス状に配列された表示素子を有する表示装置であって、
表示素子は、電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
表示装置。
【請求項13】
2次元マトリクス状に配列された表示素子を有する表示装置を備えた電子機器であって、
表示素子は、電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、表示素子、表示装置、及び、電子機器に関する。より具体的には、マイクロメートル単位の画素ピッチが要求される超小型ディスプレイに用いられる表示素子、係る表示素子を備えた表示装置、及び、係る表示装置を備えた電子機器に関する。
【背景技術】
【0002】
電流駆動型の発光部を備えた表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機エレクトロルミネッセンス素子から成る発光部を備えた表示素子は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。そして、直視型ディスプレイのみならず、マイクロメートル単位の画素ピッチが要求される超小型ディスプレイにおいても、有機エレクトロルミネッセンス素子を備えた表示装置が用いられている。
【0003】
マイクロメートル単位の画素ピッチを実現するために、電流駆動型の発光部を駆動する駆動部を、半導体基板に形成するといったことが行なわれている(例えば、特許文献1を参照)。駆動部は、複数のトランジスタなどから構成されている。従って、隣接するトランジスタを分離するために、トランジスタとトランジスタとの間に素子分離領域が必要となる。このような用途では、LOCOS(Local Oxidation of Silicon)方式よりも微細に素子分離領域を形成することができる、所謂STI(Shallow Trench Isolation)方式が好適である。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2014−98779号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
画素ピッチの微細化が進むほど、素子分離領域を挟んで対向するトランジスタ間の距離は狭まっていく。結果として、素子分離領域を挟んで対向するトランジスタ間に生ずる容量は増大する。そして、発光部の経時変化による表示画像の焼き付き現象が、この容量の影響によって強調されるといったことが考えられる。
【0006】
従って、本開示の目的は、トランジスタ間に生ずる容量が、表示画像の焼き付き現象を強調するといったことがない表示素子、係る表示素子を備えた表示装置、及び、係る表示装置を備えた電子機器を提供することにある。
【課題を解決するための手段】
【0007】
上記の目的を達成するための本開示の第1の態様に係る表示素子は、
電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
表示素子である。
【0008】
上記の目的を達成するための本開示の第1の態様に係る表示装置は、
2次元マトリクス状に配列された表示素子を有する表示装置であって、
表示素子は、電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
表示装置である。
【0009】
上記の目的を達成するための本開示の第1の態様に係る電子機器は、
2次元マトリクス状に配列された表示素子を有する表示装置を備えた電子機器であって、
表示素子は、電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
電子機器である。
【発明の効果】
【0010】
本開示の表示素子において、駆動部は、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えている。そして、駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する。これによって、電流駆動型の発光部の電圧−電流特性(V−I)特性の経時変化の影響による焼き付き現象が、容量の影響によって強調されるといったことを避けることができる。また、本開示に記載された効果は例示であって限定されるものではなく、また、付加的な効果があってもよい。
【図面の簡単な説明】
【0011】
図1図1は、第1の実施形態に係る表示装置の概念図である。
図2図2は、発光部と発光部を駆動するための駆動部とを含む表示素子の等価回路図である。
図3図3は、表示領域における表示素子を含む部分の模式的な一部断面図である。
図4図4は、第1の実施形態に係る駆動部におけるトランジスタの配置を説明するための模式的な平面図である。
図5図5は、第1の実施形態に係る駆動部におけるトランジスタの断面構造を説明するための模式的な断面図である。
図6図6は、参考例の駆動部におけるトランジスタの配置を説明するための模式的な平面図である。
図7図7は、参考例の駆動部におけるトランジスタの断面構造を説明するための模式的な断面図である。
図8図8は、参考例の駆動部を含む表示素子を備えた表示装置の概念図である。
図9図9Aは、有機エレクトロルミネッセンス素子から成る発光部に流れる電流と、発光部のアノード電極−カソード電極間の電圧との関係を説明するための模式図である。図9Bは、発光部の電圧−電流特性(V−I)特性の経時変化を説明するための模式的なグラフである。
図10図10Aは、参考例の駆動部を含む表示素子の発光時に流れるドレイン電流を説明するための模式的な回路図である。図10Bは、参考例の駆動部を含む表示素子の動作を説明するための模式的なグラフである。
図11図11は、第1の実施形態における表示素子の等価回路図である。
図12図12は、参考例の駆動部におけるシールド配線を説明するための模式的な平面図である。
図13図13は、第1の実施形態の駆動部におけるシールド配線を説明するための模式的な平面図である。
図14図14は、第1の実施形態の第1変形例に係るトランジスタの断面構造を説明するための模式的な断面図である。
図15図15は、第2の実施形態に係る表示装置の概念図である。
図16図16は、第2の実施形態に係る駆動部におけるトランジスタの配置を説明するための模式的な平面図である。
図17図17は、第3の実施形態に係る表示装置の概念図である。
図18図18は、第3の実施形態に係る駆動部におけるトランジスタの配置を説明するための模式的な平面図である。
図19図19は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図19Aにその正面図を示し、図19Bにその背面図を示す。
図20図20は、ヘッドマウントディスプレイの外観図である。
図21図21は、シースルーヘッドマウントディスプレイの外観図である。
【発明を実施するための形態】
【0012】
以下、図面を参照して、実施形態に基づいて本開示を説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値や材料は例示である。以下の説明において、同一要素または同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は、以下の順序で行う。
1.本開示に係る、表示素子、表示装置、及び、電子機器、全般に関する説明
2.第1の実施形態
3.第2の実施形態
4.第3の実施形態
5.電子機器の説明、その他
【0013】
[本開示に係る表示素子、表示装置、及び、電子機器、全般に関する説明]
上述したように、本開示の第1の態様に係る表示素子、及び、本開示の第1の態様に係る表示装置や本開示の第1の態様に係る電子機器に用いられる表示素子(以下、単に、これらを「本開示の表示素子」と呼ぶ場合がある。)は、
電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する。
【0014】
本開示の表示素子において、
駆動トランジスタと書込みトランジスタとは、半導体基板に形成されたウエル内に設けられており、
駆動トランジスタは、給電線が接続される一方のソース/ドレイン領域と、発光部の一旦に接続される他方のソース/ドレイン領域とを備えており、
書込みトランジスタは、外部から信号電圧が供給される一方のソース/ドレイン領域と、駆動トランジスタのゲート電極に接続される他方のソース/ドレイン領域とを備えており、
書込みトランジスタの他方のソース/ドレイン領域と駆動トランジスタの一方のソース/ドレイン領域とは、素子分離領域を介して対向するように形成されている、
構成とすることができる。
【0015】
上述した各種の好ましい構成を含む本開示の表示素子において、素子分離領域は、半導体基板の表面に掘られた溝に絶縁体が埋め込まれたSTI(Shallow Trench Isolation)構造によって形成されている構成とすることができる。
【0016】
この場合において、
駆動トランジスタのソース/ドレイン領域を形成する不純物拡散層、及び、書込みトランジスタのソース/ドレイン領域を形成する不純物拡散層は、1マイクロメートル以上の接合深さを有するように設定されている、
構成とすることができる。
【0017】
上述した各種の好ましい構成を含む本開示の表示素子において、駆動トランジスタはpチャネル型の電界効果トランジスタから成る構成とすることができる。この場合において、書込みトランジスタはnチャネル型の構成であってもよいし、pチャネル型の構成であってもよい。製造プロセスの共通化などといった観点からは、書込みトランジスタの導電型は駆動トランジスタと同じpチャネル型の電界効果トランジスタとすることが好ましい。
【0018】
上述した各種の好ましい構成を含む本開示の表示素子において、書込みトランジスタの他方のソース/ドレイン領域と駆動トランジスタのゲート電極とを接続するためのゲート配線の周囲には、シールド配線が設けられている構成とすることができる。この場合において、シールド配線は、給電線と接続されている構成とすることができる。
【0019】
上述した各種の好ましい構成を含む本開示の表示素子において、駆動部は、更に、他のトランジスタを含む構成とすることができる。駆動部は、更に、給電線と駆動トランジスタの一方のソース/ドレイン領域との間に接続されたスイッチングトランジスタを備えている構成、あるいは又、駆動部は、更に、発光部の一端と駆動トランジスタの他方のソース/ドレイン領域との間に接続されたスイッチングトランジスタを備えている構成とすることができる。
上述した各種の好ましい構成を含む本開示の表示素子を構成する電流駆動型の発光部として、有機エレクトロルミネッセンス素子、LED素子、半導体レーザ素子などを用いることができる。これらの素子は、周知の材料や方法を用いて構成することができる。平面型の表示装置を構成する観点からは、中でも、発光部は有機エレクトロルミネッセンス素子から成る構成とすることが好ましい。
【0020】
以下、本開示に係る表示素子、表示装置、及び、電子機器を、単に、本開示と呼ぶ場合がある。
【0021】
表示装置を駆動するソースドライバなどは、表示素子が配置される半導体基板に集積されて一体となった構成であってもよいし、適宜別体として構成されていてもよい。これらは、周知の回路素子を用いて構成することができる。例えば、図1に示すソースドライバ、電源部、及び、垂直スキャナーについても、周知の回路素子を用いて構成することができる。ヘッドマウントディスプレイ用やビューファインダ用の表示装置など、小型化が要求される用途においては、表示素子とドライバとが、同じ半導体基板上に形成されているといった構成とすることが好ましい。
【0022】
表示装置は、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。カラー表示の構成とする場合には、1つの画素は複数の副画素から成る構成、具体的には、1つの画素は、赤色表示素子、緑色表示素子、及び、青色表示素子の組から成る構成とすることができる。更には、これらの3種の表示素子に更に1種類あるいは複数種類の表示素子を加えた1組から構成することもできる。
【0023】
表示装置の画素(ピクセル)の値として、U−XGA(1600,1200)、HD−TV(1920,1080)、Q−XGA(2048,1536)の他、(3840,2160)、(7680,4320)等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
【0024】
本明細書における各種の条件は、数学的に厳密に成立する場合の他、実質的に成立する場合にも満たされる。設計上あるいは製造上生ずる種々のばらつきの存在は許容される。また、以下の説明で用いる各図面は模式的なものであり、実際の寸法やその割合を示すものではない。例えば、後述する図3は表示装置の断面構造を示すが、幅、高さ、厚さなどの割合を示すものではない。また、例えば図10に示すタイミングチャートにおける波形の形状も模式的なものである。
【0025】
[第1の実施形態]
第1の実施形態は、本開示の第1の態様に係る、表示素子、表示装置、及び、電子機器に関する。
【0026】
図1は、第1の実施形態に係る表示装置の概念図である。
【0027】
先ず、図1を参照して、表示装置の概要について説明する。表示装置1は、2次元マトリクス状に配列された表示素子70を有する。より具体的には、各表示素子70は、行方向(図1においてX方向)に延びる走査線WS1及び給電線(電流供給線)PS1と列方向(図1においてY方向)に延びるデータ線DTLとに接続された状態で、行方向にN個、列方向にM個、合計N×M個の2次元マトリクス状に配列されている。
【0028】
2次元マトリクス状に配列された表示素子70によって、画像を表示する表示領域80が構成される。表示領域80における表示素子70の行数はMであり、各行を構成する表示素子70の数はNである。
【0029】
走査線WS1及び給電線PS1の本数はそれぞれM本である。第m行目(但し、m=1,2・・・,M)の表示素子70は、第m番目の走査線WS1m及び第m番目の給電線PS1mに接続されており、1つの表示素子行を構成する。
【0030】
尚、後述する図15に示す制御線DS1や図17に示す制御線EM1の本数もそれぞれM本であり、第m行目の表示素子に、第m番目の制御線DS1mや制御線EM1mが接続される。
【0031】
データ線DTLの本数はN本である。第n列目(但し、n=1,2・・・,N)の表示素子70は、第n番目のデータ線DTLnに接続されている。
【0032】
尚、図1では記載を省略しているが、表示装置1は、全ての表示素子70に共通に接続される共通給電線PS2を備えている。共通給電線PS2には、共通の電圧として例えば接地電位が定常的に供給される。
【0033】
表示装置1は、表示領域80を駆動するためのソースドライバ110、電源部120、及び、垂直スキャナー130を備えている。
【0034】
表示領域80は、シリコンから成る半導体基板の上に形成されている。尚、ソースドライバ110、電源部120、及び、垂直スキャナー130も、半導体基板100の上に形成されている。即ち、表示装置1は、ドライバ回路一体型の表示装置である。
【0035】
ソースドライバ110には、例えば図示せぬ装置から、表示すべき画像に応じた階調を表す信号LDSigが入力される。信号LDSigは、例えば低電圧のデジタル信号である。ソースドライバ110は、映像信号LDSigの階調値に応じたアナログ信号を生成し、映像信号としてデータ線DTLに供給するために用いられる。生成するアナログ信号は、波高値が例えば10ボルト程度といった信号である。
【0036】
垂直スキャナー130は、走査線WS1に走査信号を供給する。この走査信号によって、表示素子70は行単位で線順次走査される。走査線WS1の走査に対応して、電源部120は、給電線PS1に所定の駆動電圧を供給する。
【0037】
表示装置1は、例えばカラー表示の表示装置であり、行方向に並ぶ3つの表示素子70から成る群が1つの画素を構成する。従って、N’=N/3とすれば、表示領域80には、行方向にN’個、列方向にM個、合計N’×M個の画素が配列される。
【0038】
上述したように、垂直スキャナー130の走査信号によって、表示素子70は行単位で線順次走査される。第m行、第n列目に位置する表示素子70を、以下、第(n,m)番目の表示素子70と呼ぶ。
【0039】
表示装置1にあっては、第m行目に配列されたN個の表示素子70が同時に駆動される。換言すれば、行方向に沿って配されたN個の表示素子70にあっては、その発光/非発光のタイミングは、それらが属する行単位で制御される。表示装置1の表示フレームレートをFR(回/秒)と表せば、表示装置1を行単位で線順次走査するときの1行当たりの走査期間(いわゆる水平走査期間)は、(1/FR)×(1/M)秒未満である。
【0040】
以上、表示装置1の概要について説明した。次いで、表示素子70の詳細について説明する。
【0041】
図2は、発光部と発光部を駆動するための駆動部とを含む表示素子の等価回路図である。尚、図示の都合上、図2においては、1つの表示素子70、より具体的には、第(n,m)番目の表示素子70についての結線関係を示した。
【0042】
表示素子70は、電流駆動型の発光部ELP、及び、発光部ELPを駆動するための駆動部71を備えている。駆動部71は、容量部CS、容量部CSが保持した電圧に応じた電流を発光部ELPに流す駆動トランジスタTRD、及び、信号電圧を容量部CSに書き込むための書込みトランジスタTRWを備えている。
【0043】
発光部ELPは、流れる電流値に応じて発光輝度が変化する電流駆動型の発光部であって、具体的には、有機エレクトロルミネッセンス素子から構成されている。発光部ELPは、アノード電極、正孔輸送層、発光層、電子輸送層、及び、カソード電極等から成る周知の構成や構造を有する。
【0044】
駆動トランジスタTRDはpチャネル型のトランジスタから成る。また、書込みトランジスタTRWもpチャネル型の電界効果トランジスタから構成されている。尚、書込みトランジスタTRWはnチャネル型の電界効果トランジスタであってもよい。
【0045】
容量部CSは、駆動トランジスタTRDのソース領域に対するゲート電極の電圧(所謂ゲート−ソース間電圧)を保持するために用いられる。表示素子70の発光時において、駆動トランジスタTRDの一方のソース/ドレイン領域(図2において給電線PS1に接続されている側)はソース領域として働き、他方のソース/ドレイン領域はドレイン領域として働く。容量部CSを構成する一方の電極と他方の電極は、それぞれ、駆動トランジスタTRDの一方のソース/ドレイン領域とゲート電極に接続されている。駆動トランジスタTRDの他方のソース/ドレイン領域は、発光部ELPのアノード電極に接続されている。
【0046】
書込みトランジスタTRWは、走査線WS1に接続されるゲート電極と、データ線DTLに接続される一方のソース/ドレイン領域と、駆動トランジスタTRDのゲート電極に接続される他方のソース/ドレイン領域とを有する。
【0047】
発光部ELPの他端(具体的には、カソード電極)は、共通給電線PS2に接続されている。共通給電線PS2には所定の電圧VCathが供給される。尚、発光部ELPの容量を符号CELで表す。発光部ELPの容量CELが小さくて表示素子70を駆動する上で支障を生ずるなどといった場合には、必要に応じて、発光部ELPに対して並列に接続される補助容量を設ければよい。
【0048】
ソースドライバ110からデータ線DTLに表示すべき画像の輝度に応じた電圧が供給された状態で、垂直スキャナー130からの走査信号により書込みトランジスタTRWが導通状態とされると、容量部CSに表示すべき画像の階調値に応じた電圧が書き込まれる。そして、書込みトランジスタTRWが非導通状態とされ、容量部CSに保持された電圧に応じて駆動トランジスタTRDに電流が流れ、発光部ELPが発光する。
【0049】
ここで、駆動トランジスタTRDは、発光部ELPの発光状態においては、以下の式(1)に従ってドレイン電流Idsを流すように駆動される。発光部ELPの発光状態においては、駆動トランジスタTRDの一方のソース/ドレイン領域はソース領域として働き、他方のソース/ドレイン領域はドレイン領域として働く。尚、
μ :実効的な移動度
L :チャネル長
W :チャネル幅
CC:ソース領域に供給される駆動電圧
Sig:ゲート電極に印加された信号電圧
th:閾値電圧
ox:(ゲート絶縁層の比誘電率)×(真空の誘電率)/(ゲート絶縁層の厚さ)
k≡(1/2)・(W/L)・Cox
とする。
【0050】
ds=k・μ・((VCC−VSig)−|Vth|)2 (1)
【0051】
ここで、発光部ELPやトランジスタなどの立体的な配置関係について説明する。図3は、表示領域における表示素子を含む部分の模式的な一部断面図である。
【0052】
表示素子70を構成する各トランジスタは、例えば基材10上にシリコンから成る半導体層20が形成されて成る半導体基板(図1に示す符号100)に形成されている。より具体的には、駆動トランジスタTRDと書込みトランジスタTRWとは、半導体層20に形成されたn型ウエル21に設けられている。尚、図示の都合上、図3にあっては、駆動トランジスタTRDのみが表されている。符号23A及び23Bは、駆動トランジスタTRDの一対のソース/ドレイン領域を示す。
【0053】
各トランジスタは、素子分離領域22によって囲まれている。符号32はトランジスタTRDのゲート電極、符号31はゲート絶縁層を示す。後で図4を参照して説明するが、駆動トランジスタTRDと書込みトランジスタTRWとは、素子分離領域22によって分離された状態で、半導体基板に形成されている。尚、図示の都合上、後述する図4図5図6図7図12図13図14図16図18では、トランジスタの種類に関わらず、ゲート電極を符号31で表す。
【0054】
容量部CSを構成する他方の電極32’は、ゲート電極32と同層の材料層から構成されており、ゲート絶縁層31と同層の材料層から成る絶縁層31’上に形成されている。駆動トランジスタTRDのゲート電極32や電極32’を含む半導体層20上の全面に、層間絶縁層33が形成されている。電極32’と後述する電極34とは、層間絶縁層33を挟んで対向するように配置されている。
【0055】
駆動トランジスタTRDの一方のソース/ドレイン領域23Aは、層間絶縁層33に設けられたコンタクトホール35を介して、給電線PS1や電極34に接続されている。尚、接続部は、図3においては隠れて見えない。層間絶縁層33上には、更に、層間絶縁層40が形成されている。
【0056】
層間絶縁層40上には、アノード電極51、正孔輸送層、発光層、電子輸送層、及び、カソード電極53から成る発光部ELPが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を1層52で表した。発光部ELPが設けられていない層間絶縁層40の部分の上には、第2層間絶縁層54が設けられ、第2層間絶縁層54及びカソード電極53上には透明な基板60が配置されており、発光層にて発光した光は、基板60を通過して、外部に出射される。
【0057】
アノード電極51と駆動トランジスタTRDの他方のソース/ドレイン領域23Bは、層間絶縁層33に設けられたコンタクトホール36などを介して接続されている。尚、図3においては、接続部は隠れて見えない。
【0058】
また、カソード電極53は、第2層間絶縁層54、層間絶縁層40に設けられたコンタクトホール56,55を介して、層間絶縁層33の延在部上に設けられた配線37(電圧VCathが供給される共通給電線PS2に対応する)に接続されている。
【0059】
以上、発光部ELPやトランジスタなどの立体的な配置関係について説明した。次いで、第1の実施形態に係る駆動部におけるトランジスタの配置について説明する。
【0060】
図4は、第1の実施形態に係る駆動部におけるトランジスタの配置を説明するための模式的な平面図である。図5は、第1の実施形態に係る駆動部におけるトランジスタの断面構造を説明するための模式的な断面図である。
【0061】
図4及び図5に示すように、駆動トランジスタTRDと書込みトランジスタTRWとは、素子分離領域22によって分離された状態で、半導体基板に形成されている。そして、書込みトランジスタTRWの他方のソース/ドレイン領域23Dと駆動トランジスタTRDの一方のソース/ドレイン領域23Aとは、素子分離領域22を介して対向するように形成されている。素子分離領域22は、半導体基板の表面に掘られた溝に絶縁体が埋め込まれたSTI(Shallow Trench Isolation)構造によって形成されている。
【0062】
先ほど説明したように、駆動トランジスタTRDは、給電線PS1が接続される一方のソース/ドレイン領域23Aと、発光部ELPの一旦に接続される他方のソース/ドレイン領域23Bとを備えている。また、書込みトランジスタTRWは、外部から信号電圧が供給される一方のソース/ドレイン領域23Cと、駆動トランジスタTRDのゲート電極に接続される他方のソース/ドレイン領域23Dとを備えている。
【0063】
画素ピッチの微細化に伴い、書込みトランジスタTRWの他方のソース/ドレイン領域23Dと駆動トランジスタTRDの他方のソース/ドレイン領域23Aの端子間距離は狭まる。結果として、素子分離領域22として用いられた埋め込み絶縁体を介した容量(寄生容量)(符号CS1で表す)は増大する。
【0064】
しかしながら、本開示の駆動部71において、駆動トランジスタTRDと書込みトランジスタTRWとが素子分離領域22を介して対向する部分に生ずる容量は、容量部の少なくとも一部として機能する。後で図11を参照して詳しく説明するが、この構成においては、トランジスタ間に生ずる容量が、表示画像の焼き付き現象を強調するといったことがない。
【0065】
次いで、本開示の理解を助けるため、トランジスタ間に生ずる容量によって焼き付き現象が強調される参考例の駆動部におけるトランジスタの配置、及び、その問題点について説明する。
【0066】
図6は、参考例の駆動部におけるトランジスタの配置を説明するための模式的な平面図である。図7は、参考例の駆動部におけるトランジスタの断面構造を説明するための模式的な断面図である。
【0067】
図4図6とを対比して明らかなように、参考例の駆動部(後述する図8において符号971で表す)にあっては、駆動トランジスタTRDの一対のソース/ドレイン領域23A,23Bと、給電線PS1及び発光部ELPとの接続関係が第1の実施形態の駆動部71とは逆の関係になっている。
【0068】
この結線においても、駆動トランジスタTRDと書込みトランジスタTRWとが素子分離領域22を介して対向する部分には、容量が生ずる。この容量を符号CGAで表す。
【0069】
図8は、参考例の駆動部を含む表示素子を備えた表示装置の概念図である。尚、図示の都合上、図8においては、表示装置9における1つの表示素子970、より具体的には、第(n,m)番目の表示素子970についての結線関係を示した。
【0070】
図8に示すように、参考例の駆動部971を含む表示素子970において、容量CGAは、駆動トランジスタTRDのゲート電極と発光部ELPのアノード電極との間に接続された容量として機能する。以下説明するように、この場合には、発光部ELPの電圧−電流特性(V−I)特性の経時変化による輝度変化が、より強調される。
【0071】
図9Aは、有機エレクトロルミネッセンス素子から成る発光部に流れる電流と、発光部のアノード電極−カソード電極間の電圧との関係を説明するための模式図である。図9Bは、発光部の電圧−電流特性(V−I)特性の経時変化を説明するための模式的なグラフである。
【0072】
一般に、有機エレクトロルミネッセンス素子から成る発光部ELPの輝度は、流れる電流に比例する。従って、基本的に、発光部ELPに流れる電流IOLEDが同じ値であれば発光部ELPの輝度も同じ値である。一方、発光部ELPの端子間(アノード電極−カソード電極間)の電圧VOLEDは、経時変化によって徐々に高くなる傾向を示す。従って、図9Bに示すように、発光部ELPの電圧−電流特性(V−I)特性は、経時変化によって、初期状態から変化する。
【0073】
以上説明したように、発光部ELPに流れる電流IOLEDが同じ値であれば、発光部ELPの輝度は基本的には同じ値となる。しかしながら、経時変化によって、発光部ELPの端子間電圧VOLEDは徐々に高くなる。従って、電流IOLEDに対応する初期状態の発光部ELPの端子間電圧をVOLED_INIと表せば、経時変化後の発光部ELPの端子間電圧は、VOLED_INI+VCWTと表すことができる。
【0074】
参考例の駆動部971にあっては、経時変化による上述の電圧VCWTの影響によって、駆動トランジスタTRDのゲート電圧が変化し、焼き付き現象が強調される。以下、図10を参照して説明する。
【0075】
図10Aは、参考例の駆動部を含む表示素子の発光時に流れるドレイン電流を説明するための模式的な回路図である。図10Bは、参考例の駆動部を含む表示素子の動作を説明するための模式的なグラフである。
【0076】
図10Bに示すように、走査線WS1に供給される走査信号によって、所定の期間、書込みトランジスタTRWは導通状態となり、その後、非導通状態となる。
【0077】
書込みトランジスタTRWが導通状態のときに、データ線DTLを通じて、駆動トランジスタTRDのゲート電極に信号電圧VSigが書き込まれる。書き込み中の駆動トランジスタTRDのゲート−ソース間電圧は(VCC−VSig)である。書き込み終了後、書込みトランジスタTRWは非導通状態となる。これによって、駆動トランジスタTRDのゲート電極はフローティング状態となる。
【0078】
信号電圧の書き込みによって、ドレイン電流Idsが発光部ELPに流れ、それに応じて、発光部ELPのアノード電圧VANODEも上昇する。発光部ELPが初期状態であるときの電圧VANODEの上昇量を符号VA_INIと表せば、発光部ELPが経時変化後のときの上昇量は(VA_INI+VCWT)と表すことができる。
【0079】
上述したように、書き込み終了後において、駆動トランジスタTRDのゲート電極はフローティング状態となる。このため、容量CGAによる容量性カップリングによって、アノード電圧の変化が駆動トランジスタTRDのゲート電極に及ぶ。
【0080】
発光部ELPが初期状態であるとき、駆動トランジスタTRDのゲート電極の変化量は、
A_INI・CGA/(CS+CGA)
と表される。
また、ゲート電圧変化後のドレイン電流は、
ds=k・μ・((VCC−(VSig+VA_INI・CGA/(CS+CGA))−|Vth|)2
と表される。
【0081】
一方、発光部ELPが経時変化後であるとき、駆動トランジスタTRDのゲート電極の変化量は、
(VA_INI+VCWT)・CGA/(CS+CGA)
と表される。
また、ゲート電圧変化後のドレイン電流は、
ds=k・μ・((VCC−(VSig+(VA_INI+VCWT)・CGA/(CS+CGA))−|Vth|)2
と表される。
【0082】
従って、初期状態と経時変化後とを比較すると、容量性カップリングによるゲート電圧の変化量には、VCWT・CGA/(CS+CGA)といった差が生ずる。結果として、ドレイン電流にも差が生ずる。定性的には、経時変化によってドレイン電流が減少するといった変化が生ずる。これによって、経時変化後の発光部ELPに流れる電流はより減少することになり、発光部ELPの経時変化による表示画像の焼き付き現象が強調されるといった問題を生ずる。
【0083】
また、この現象は、画素ピッチの微細化によって容量CGAが大きくなればなるほど、より顕著なものとなる。
【0084】
以上、参考例の駆動部971におけるトランジスタの配置、及び、その問題点について説明した。
【0085】
第1の実施形態に係る駆動部71にあっては、駆動トランジスタTRDと書込みトランジスタTRWとが素子分離領域22を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する。これによって、容量性カップリングによるゲート電圧の変化といったことは生じ難くなる。
【0086】
上述した図4及び図5に示すトランジスタ構造を有する駆動部71にあっては、駆動トランジスタTRDと書込みトランジスタTRWとが素子分離領域22を介して対向する部分に生ずる容量CS1は、駆動トランジスタTRDの一方のソース/ドレイン領域23Aと駆動トランジスタTRDのゲート電極との間に接続される。従って、第1の実施形態における表示素子70の等価回路図は図11のように表される。結線関係から明らかなように、容量CS1は、容量部の一部として機能する。尚、容量CS1が映像信号の保持のために充分な容量を持つ場合には、容量CSを省略した構成とすることもできる。
【0087】
第1の実施形態にあっては、発光部ELPの経時変化によって発光時のアノード電圧VANODEが変化したとしても、上述した容量性カップリングによる問題は生じない。従って、電流駆動型の発光部の電圧−電流特性(V−I)特性の経時変化の影響による焼き付き現象が、容量の影響によって強調されるといったことを避けることができる。
【0088】
駆動部71を構成するトランジスタの配置関係によっては、配線間などで生ずる信号のカップリングを防ぐため、シールド配線を設けるといったことが行なわれる場合がある。理解を助けるため、先ず、上述した参考例の駆動部971におけるシールド配線の配置について説明する。
【0089】
図12は、参考例の駆動部におけるシールド配線を説明するための模式的な平面図である。トランジスタの配置関係は、上述した図6と同様である。
【0090】
図6に示すトランジスタの配置では、書込みトランジスタTRWの他方のソース/ドレイン領域23Dと駆動トランジスタTRDのゲート電極とを接続する配線パスと、発光部ELPのアノード電極が接続される部位とが交差する。従って、カップリング防止のためには、図12に示すように、シールド配線38を別途挿入する必要があった。
【0091】
第1の実施形態にあっては、書込みトランジスタTRWの他方のソース/ドレイン領域23Dと駆動トランジスタTRDのゲート電極とを接続する配線パスは、給電線PS1が接続される部位と交差する。従って、基本的には、シールド配線がなくても、カップリングをある程度防止することができる。
【0092】
また、より効果的にカップリングを防止する場合には、図13に示すように、書込みトランジスタTRWの他方のソース/ドレイン領域23Dと駆動トランジスタTRDのゲート電極とを接続するためのゲート配線の周囲には、シールド配線38が設けられている構成とすることもできる。シールド配線が給電線PS1と接続されている構成とすることで、配線の簡略化を図ることができる。尚、ゲート−アノード配線間に容量を生じさせないよう、図13に示すように、シールド配線38はゲート配線を囲うように引き回すことが好ましい。
【0093】
以上、第1の実施形態について説明した。本開示において、トランジスタ間の容量は大きいほうが好ましい。容量を増やすためには、トランジスタを構成する不純物拡散層の接合深さを深くすることが有効である。図14は、図5に対して、不純物拡散層の接合深さをより深くした場合の例である。駆動トランジスタTRDのソース/ドレイン領域を形成する不純物拡散層、及び、書込みトランジスタTRWのソース/ドレイン領域を形成する不純物拡散層は、1マイクロメートル以上の接合深さを有するように設定されていることが好ましい。
【0094】
平面レイアウトの面積で容量を確保するといった構成では、高精細化に伴い容量は減少する。一方、トランジスタの接合深さにより縦方向で容量を確保するといった本開示の構成では、容量を確保した上で高精細化を図るといったことが可能となる。
【0095】
[第2の実施形態]
第2の実施形態は、本開示の第2の態様に係る、表示素子、表示装置、及び、電子機器に関する。
【0096】
第2の実施形態において、駆動部は、更に、給電線と駆動トランジスタの一方のソース/ドレイン領域との間に接続されたスイッチングトランジスタを備えている。以上の点が、主に、第1の実施形態と相違する。
【0097】
図15は、第2の実施形態に係る表示装置の概念図である。尚、図示の都合上、図15においては、表示装置2における1つの表示素子270、より具体的には、第(n,m)番目の表示素子270についての結線関係を示した。
【0098】
第2の実施形態において、駆動部271は、給電線PS1と駆動トランジスタTRDの一方のソース/ドレイン領域23Aとの間に接続されたスイッチングトランジスタTRSを備えている。スイッチングトランジスタの導電型は特に限定するものではないが、半導体製造プロセスの共通化といった観点からは、スイッチングトランジスタTRSはpチャネル型の電界効果トランジスタから成ることが好ましい。スイッチングトランジスタTRSの導通状態/非導通状態は、制御線DS1を介して発光制御スキャナー240からゲート電極に供給される信号で制御され、例えば駆動部毎の特性ばらつきを低減させるといった動作を行なわせることができる。
【0099】
図16は、第2の実施形態に係る駆動部におけるトランジスタの配置を説明するための模式的な平面図である。符号23E,23Fは、スイッチングトランジスタTRSの一対のソース/ドレイン領域である。この配置においても、トランジスタ間の容量は、容量部の一部として機能する。
【0100】
[第3の実施形態]
第3の実施形態は、本開示の第3の態様に係る、表示素子、表示装置、及び、電子機器に関する。
【0101】
第3の実施形態において、駆動部は、更に、発光部の一端と駆動トランジスタの他方のソース/ドレイン領域との間に接続されたスイッチングトランジスタを備えている。以上の点が、主に、第1の実施形態と相違する。
【0102】
図17は、第3の実施形態に係る表示装置の概念図である。尚、図示の都合上、図17においては、表示装置3における1つの表示素子370、より具体的には、第(n,m)番目の表示素子370についての結線関係を示した。
【0103】
第3の実施形態において、駆動部371は、発光部ELPの一端と駆動トランジスタTRDの他方のソース/ドレイン領域23Dとの間に接続されたスイッチングトランジスタTRMを備えている。スイッチングトランジスタの導電型は特に限定するものではないが、半導体製造プロセスの共通化といった観点からは、スイッチングトランジスタTRMはpチャネル型の電界効果トランジスタから成ることが好ましい。スイッチングトランジスタTRMの導通状態/非導通状態は、制御線EM1を介して発光制御スキャナー340からゲート電極に供給される信号で制御され、例えば駆動部毎の特性ばらつきを低減させるといった動作を行なわせることができる。
【0104】
図18は、第3の実施形態に係る駆動部におけるトランジスタの配置を説明するための模式的な平面図である。符号23G,23Hは、スイッチングトランジスタTRMの一対のソース/ドレイン領域である。この配置においても、トランジスタ間の容量は、容量部の一部として機能する。
【0105】
[電子機器]
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部(表示装置)として用いることができる。一例として、例えば、テレビジョンセット、デジタルスチルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラ、ヘッドマウントディスプレイ(頭部装着型ディスプレイ)等の表示部として用いることができる。
【0106】
本開示の表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やフレキシブルプリントサーキット(FPC)などが設けられていてもよい。以下に、本開示の表示装置を用いる電子機器の具体例として、デジタルスチルカメラ及びヘッドマウントディスプレイを例示する。但し、ここで例示する具体例は一例に過ぎず、これに限られるものではない。
【0107】
(具体例1)
図19は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図19Aにその正面図を示し、図19Bにその背面図を示す。レンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、例えば、カメラ本体部(カメラボディ)411の正面右側に交換式の撮影レンズユニット(交換レンズ)412を有し、正面左側に撮影者が把持するためのグリップ部413を有している。
【0108】
そして、カメラ本体部411の背面略中央にはモニタ414が設けられている。モニタ414の上部には、ビューファインダ(接眼窓)415が設けられている。撮影者は、ビューファインダ415を覗くことによって、撮影レンズユニット412から導かれた被写体の光像を視認して構図決定を行うことが可能である。
【0109】
上記の構成のレンズ交換式一眼レフレックスタイプのデジタルスチルカメラにおいて、そのビューファインダ415として本開示の表示装置を用いることができる。すなわち、本例に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、そのビューファインダ415として本開示の表示装置を用いることによって作製される。
【0110】
(具体例2)
図20は、ヘッドマウントディスプレイの外観図である。ヘッドマウントディスプレイは、例えば、眼鏡形の表示部511の両側に、使用者の頭部に装着するための耳掛け部512を有している。このヘッドマウントディスプレイにおいて、その表示部511として本開示の表示装置を用いることができる。すなわち、本例に係るヘッドマウントディスプレイは、その表示部511として本開示の表示装置を用いることによって作製される。
【0111】
(具体例3)
図21は、シースルーヘッドマウントディスプレイの外観図である。シースルーヘッドマウントディスプレイ611は、本体部612、アーム613および鏡筒614で構成される。
【0112】
本体部612は、アーム613および眼鏡600と接続される。具体的には、本体部612の長辺方向の端部はアーム613と結合され、本体部612の側面の一側は接続部材を介して眼鏡600と連結される。なお、本体部612は、直接的に人体の頭部に装着されてもよい。
【0113】
本体部612は、シースルーヘッドマウントディスプレイ611の動作を制御するための制御基板や、表示部を内蔵する。アーム613は、本体部612と鏡筒614とを接続させ、鏡筒614を支える。具体的には、アーム613は、本体部612の端部および鏡筒614の端部とそれぞれ結合され、鏡筒614を固定する。また、アーム613は、本体部612から鏡筒614に提供される画像に係るデータを通信するための信号線を内蔵する。
【0114】
鏡筒614は、本体部612からアーム613を経由して提供される画像光を、接眼レンズを通じて、シースルーヘッドマウントディスプレイ611を装着するユーザの目に向かって投射する。このシースルーヘッドマウントディスプレイ611において、本体部612の表示部に、本開示の表示装置を用いることができる。
【0115】
[その他]
なお、本開示の技術は以下のような構成も取ることができる。
[A1]
電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
表示素子。
[A2]
駆動トランジスタと書込みトランジスタとは、半導体基板に形成されたウエル内に設けられており、
駆動トランジスタは、給電線が接続される一方のソース/ドレイン領域と、発光部の一旦に接続される他方のソース/ドレイン領域とを備えており、
書込みトランジスタは、外部から信号電圧が供給される一方のソース/ドレイン領域と、駆動トランジスタのゲート電極に接続される他方のソース/ドレイン領域とを備えており、
書込みトランジスタの他方のソース/ドレイン領域と駆動トランジスタの一方のソース/ドレイン領域とは、素子分離領域を介して対向するように形成されている、
上記[A1]に記載の表示素子。
[A3]
素子分離領域は、半導体基板の表面に掘られた溝に絶縁体が埋め込まれたSTI(Shallow Trench Isolation)構造によって形成されている、
上記[A1]または[A2]に記載の表示素子。
[A4]
駆動トランジスタのソース/ドレイン領域を形成する不純物拡散層、及び、書込みトランジスタのソース/ドレイン領域を形成する不純物拡散層は、1マイクロメートル以上の接合深さを有するように設定されている、
上記[A1]ないし[A3]のいずれかに記載の表示素子。
[A5]
駆動トランジスタはpチャネル型の電界効果トランジスタから成る、
上記[A1]ないし[A4]のいずれかに記載の表示素子。
[A6]
書込みトランジスタはpチャネル型の電界効果トランジスタから成る、
上記[A1]ないし[A5]のいずれかに記載の表示素子。
[A7]
書込みトランジスタの他方のソース/ドレイン領域と駆動トランジスタのゲート電極とを接続するためのゲート配線の周囲には、シールド配線が設けられている、
上記[A2]ないし[A6]のいずれかに記載の表示素子。
[A8]
シールド配線は、給電線と接続されている、
上記[A7]のいずれかに記載の表示素子。
[A9]
駆動部は、更に、給電線と駆動トランジスタの一方のソース/ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記[A2]ないし[A8]のいずれかに記載の表示素子。
[A10]
駆動部は、更に、発光部の一端と駆動トランジスタの他方のソース/ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記[A2]ないし[A8]のいずれかに記載の表示素子。
[A11]
発光部は有機エレクトロルミネッセンス素子から成る、
上記[A1]ないし[A10]のいずれかに記載の表示素子。
【0116】
[B1]
2次元マトリクス状に配列された表示素子を有する表示装置であって、
表示素子は、電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
表示装置。
[B2]
駆動トランジスタと書込みトランジスタとは、半導体基板に形成されたウエル内に設けられており、
駆動トランジスタは、給電線が接続される一方のソース/ドレイン領域と、発光部の一旦に接続される他方のソース/ドレイン領域とを備えており、
書込みトランジスタは、外部から信号電圧が供給される一方のソース/ドレイン領域と、駆動トランジスタのゲート電極に接続される他方のソース/ドレイン領域とを備えており、
書込みトランジスタの他方のソース/ドレイン領域と駆動トランジスタの一方のソース/ドレイン領域とは、素子分離領域を介して対向するように形成されている、
上記[B1]に記載の表示装置。
[B3]
素子分離領域は、半導体基板の表面に掘られた溝に絶縁体が埋め込まれたSTI(Shallow Trench Isolation)構造によって形成されている、
上記[B1]または[B2]に記載の表示装置。
[B4]
駆動トランジスタのソース/ドレイン領域を形成する不純物拡散層、及び、書込みトランジスタのソース/ドレイン領域を形成する不純物拡散層は、1マイクロメートル以上の接合深さを有するように設定されている、
上記[B1]ないし[B3]のいずれかに記載の表示装置。
[B5]
駆動トランジスタはpチャネル型の電界効果トランジスタから成る、
上記[B1]ないし[B4]のいずれかに記載の表示装置。
[B6]
書込みトランジスタはpチャネル型の電界効果トランジスタから成る、
上記[B1]ないし[B5]のいずれかに記載の表示装置。
[B7]
書込みトランジスタの他方のソース/ドレイン領域と駆動トランジスタのゲート電極とを接続するためのゲート配線の周囲には、シールド配線が設けられている、
上記[B2]ないし[B6]のいずれかに記載の表示装置。
[B8]
シールド配線は、給電線と接続されている、
上記[B7]のいずれかに記載の表示装置。
[B9]
駆動部は、更に、給電線と駆動トランジスタの一方のソース/ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記[B2]ないし[B8]のいずれかに記載の表示装置。
[B10]
駆動部は、更に、発光部の一端と駆動トランジスタの他方のソース/ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記[B2]ないし[B8]のいずれかに記載の表示装置。
[B11]
発光部は有機エレクトロルミネッセンス素子から成る、
上記[B1]ないし[B10]のいずれかに記載の表示装置。
【0117】
[C1]
2次元マトリクス状に配列された表示素子を有する表示装置を備えた電子機器であって、
表示素子は、電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
電子機器。
[C2]
駆動トランジスタと書込みトランジスタとは、半導体基板に形成されたウエル内に設けられており、
駆動トランジスタは、給電線が接続される一方のソース/ドレイン領域と、発光部の一旦に接続される他方のソース/ドレイン領域とを備えており、
書込みトランジスタは、外部から信号電圧が供給される一方のソース/ドレイン領域と、駆動トランジスタのゲート電極に接続される他方のソース/ドレイン領域とを備えており、
書込みトランジスタの他方のソース/ドレイン領域と駆動トランジスタの一方のソース/ドレイン領域とは、素子分離領域を介して対向するように形成されている、
上記[C1]に記載の電子機器。
[C3]
素子分離領域は、半導体基板の表面に掘られた溝に絶縁体が埋め込まれたSTI(Shallow Trench Isolation)構造によって形成されている、
上記[C1]または[C2]に記載の電子機器。
[C4]
駆動トランジスタのソース/ドレイン領域を形成する不純物拡散層、及び、書込みトランジスタのソース/ドレイン領域を形成する不純物拡散層は、1マイクロメートル以上の接合深さを有するように設定されている、
上記[C1]ないし[C3]のいずれかに記載の電子機器。
[C5]
駆動トランジスタはpチャネル型の電界効果トランジスタから成る、
上記[C1]ないし[C4]のいずれかに記載の電子機器。
[C6]
書込みトランジスタはpチャネル型の電界効果トランジスタから成る、
上記[C1]ないし[C5]のいずれかに記載の電子機器。
[C7]
書込みトランジスタの他方のソース/ドレイン領域と駆動トランジスタのゲート電極とを接続するためのゲート配線の周囲には、シールド配線が設けられている、
上記[C2]ないし[C6]のいずれかに記載の電子機器。
[C8]
シールド配線は、給電線と接続されている、
上記[C7]のいずれかに記載の電子機器。
[C9]
駆動部は、更に、給電線と駆動トランジスタの一方のソース/ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記[C2]ないし[C8]のいずれかに記載の電子機器。
[C10]
駆動部は、更に、発光部の一端と駆動トランジスタの他方のソース/ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記[C2]ないし[C8]のいずれかに記載の電子機器。
[C11]
発光部は有機エレクトロルミネッセンス素子から成る、
上記[C1]ないし[C10]のいずれかに記載の電子機器。
【符号の説明】
【0118】
1,2,3,9・・・表示装置、10・・・基材、20・・・半導体層、21・・・n型ウエル、22・・・素子分離領域、23A,23B,23C,23D,23E,23F,23G,23H・・・ソース/ドレイン領域、31・・・ゲート絶縁層、31’・・・絶縁層、32・・・ゲート電極、32’・・・他方の電極、33・・・層間絶縁層、34・・・一方の電極、35,36・・・コンタクトホール、37・・・配線、38・・・シールド配線、40・・・層間絶縁層、51・・・アノード電極、52・・・正孔輸送層、発光層、及び、電子輸送層、53・・・カソード電極、54・・・第2層間絶縁層、55,56・・・コンタクトホール、60・・・透明な基板、70,270,370,970・・・表示素子、71,271,371,971・・・駆動部、80・・・表示領域、100・・・半導体基板、110・・・ソースドライバ、120・・・電源部、130・・・垂直スキャナー、240,340・・・発光制御スキャナー、TRW・・・書込みトランジスタ、TRD・・・駆動トランジスタ、CS・・・容量部、ELP・・・有機エレクトロルミネッセンス発光部、CEL・・・発光部ELPの容量、CGA・・・参考例の容量、CS1・・・容量、TRS,TRM・・・スイッチングトランジスタ、WS1・・・走査線、DTL・・・データ線、PS1・・・給電線、PS2・・・共通給電線、DS1,ME1・・・制御線、411・・・カメラ本体部、412・・・撮影レンズユニット、413・・・グリップ部、414・・・モニタ、415・・・ビューファインダ、511・・・眼鏡形の表示部、512・・・耳掛け部、600・・・眼鏡、611・・・シースルーヘッドマウントディスプレイ、612・・・本体部、613・・・アーム、614・・・鏡筒
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
【国際調査報告】