再表2021-19888IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 再表2021-19888

(19)【発行国】日本国特許庁(JP)
【公報種別】再公表特許(A1)
(11)【国際公開番号】WO/0
(43)【国際公開日】2021年2月4日
【発行日】2021年11月25日
(54)【発明の名称】炭化珪素半導体装置および炭化珪素半導体装置の製造方法
(51)【国際特許分類】
   H01L 21/329 20060101AFI20211029BHJP
   H01L 29/872 20060101ALI20211029BHJP
   H01L 29/861 20060101ALI20211029BHJP
   H01L 29/868 20060101ALI20211029BHJP
   H01L 29/06 20060101ALI20211029BHJP
   H01L 21/28 20060101ALI20211029BHJP
   H01L 21/265 20060101ALI20211029BHJP
【ＦＩ】
   H01L29/86 301P
   H01L29/86 301D
   H01L29/91 K
   H01L29/86 301F
   H01L29/86 301E
   H01L29/06 301G
   H01L29/06 301V
   H01L29/86 301Z
   H01L29/86 301M
   H01L29/91 A
   H01L29/91 F
   H01L21/28 301B
   H01L21/28 301R
   H01L21/265 F
【審査請求】有
【予備審査請求】未請求
【全頁数】38
【出願番号】特願2021-536629(P2021-536629)
(21)【国際出願番号】PCT/0/0
(22)【国際出願日】2020年5月26日
(31)【優先権主張番号】特願2019-139221(P2019-139221)
(32)【優先日】2019年7月29日
(33)【優先権主張国】JP
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JO,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】100104190
【弁理士】
【氏名又は名称】酒井 昭徳
(72)【発明者】
【氏名】大瀬 直之
(72)【発明者】
【氏名】小島 貴仁
【テーマコード（参考）】
4M104
【Ｆターム（参考）】
4M104AA03
4M104BB14
4M104CC01
4M104CC03
4M104DD33
4M104DD92
4M104FF04
4M104FF35
4M104GG03
(57)【要約】
層間絶縁膜（１７）の開口部（１７ａ’）にＪＢＳ構造を構成するｐ型領域（１３）を露出させ、層間絶縁膜（１７）の開口部（１７ａ’）においてｐ型領域（１３）に接して材料膜となる金属積層膜（５２）として、アルミニウム膜とニッケル膜とを順に積層する。そして、熱処理により、アルミニウム膜中のアルミニウム原子を熱拡散させてｐ型領域（１３）の表面領域にｐ+型コンタクト領域（１４）を自己整合的に形成する。その後、金属積層膜（５２）を除去した後、層間絶縁膜（１７）に形成したコンタクトホールにおいてｎ-型ドリフト領域（１２）にショットキー接合し、ｐ+型コンタクト領域（１４）にオーミック接合するチタン膜（３１）を形成する。これによって、ショットキー接合とｐｎ接合とを混在させたＪＢＳ構造の炭化珪素ダイオードにおいて、ＳＢＤ構造による低い順方向電圧を維持し、かつサージ電流耐量を向上させることができる。
【特許請求の範囲】
【請求項1】
炭化珪素からなる半導体基板の内部に、前記半導体基板の第１主面をなす第１導電型領域を形成する第１工程と、
前記半導体基板の第１主面側において前記第１導電型領域の表面領域に、第２導電型領域を選択的に形成する第２工程と、
前記半導体基板の第１主面に、前記第１導電型領域および前記第２導電型領域を覆う層間絶縁膜を形成する第３工程と、
前記層間絶縁膜を選択的に除去して、前記第２導電型領域を露出する開口部を形成する第４工程と、
前記層間絶縁膜の前記開口部に、前記半導体基板の第１主面に接するアルミニウム膜、および前記アルミニウム膜を覆うキャップ膜を順に積層した金属積層膜を形成する第５工程と、
第１熱処理により、前記アルミニウム膜と前記半導体基板との接触箇所から前記アルミニウム膜中のアルミニウム原子を前記第２導電型領域へ熱拡散させて、前記第２導電型領域の表面領域に、前記第２導電型領域よりも不純物濃度の高い第２導電型高濃度領域を形成する第６工程と、
前記第６工程の後、前記金属積層膜を除去する第７工程と、
前記第７工程の後、前記層間絶縁膜を選択的に除去してコンタクトホールを形成する第８工程と、
前記第１導電型領域に接触して前記第１導電型領域とショットキー接合し、かつ前記第２導電型高濃度領域に接触して前記第２導電型高濃度領域とオーミック接合するチタン膜と、アルミニウムを含む金属膜と、を前記コンタクトホールの内部において前記半導体基板の第１主面上に順に積層して第１電極を形成する第９工程と、
前記半導体基板の第２主面に第２電極を形成する第１０工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。
【請求項2】
前記第４工程では、ドライエッチングにより前記層間絶縁膜を選択的に除去して、前記開口部を形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項3】
前記第５工程では、前記アルミニウム膜の厚さを５０ｎｍ以上１５０ｎｍ以下とすることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項4】
前記第５工程では、前記アルミニウム膜の厚さを８０ｎｍ以上１２０ｎｍ以下とすることを特徴とする請求項３に記載の炭化珪素半導体装置の製造方法。
【請求項5】
前記第２工程では、前記第２導電型領域の不純物濃度を１×１０18／ｃｍ3以上２×１０19／ｃｍ3以下とし、
前記第６工程では、前記第２導電型高濃度領域の不純物濃度を３×１０20／ｃｍ3以上とすることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項6】
前記キャップ膜が、ニッケル、チタンおよびモリブデンのいずれかであることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項7】
前記第６工程では、前記キャップ膜を構成する元素が前記第２導電型高濃度領域に含まれないように、前記第２導電型高濃度領域を形成することを特徴とする請求項１〜６のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項8】
炭化珪素からなる半導体基板と、
前記半導体基板の内部に設けられ、前記半導体基板の第１主面に露出された第１導電型領域と、
前記半導体基板の第１主面と前記第１導電型領域との間に、前記第１導電型領域に接して選択的に設けられた第２導電型領域と、
前記半導体基板の第１主面と前記第２導電型領域との間に、前記第２導電型領域に接して設けられた、前記第２導電型領域よりも不純物濃度の高い第２導電型高濃度領域と、
前記半導体基板の第１主面に設けられ、底面に前記第２導電型高濃度領域を露出する凹部と、
前記第１導電型領域に接触して前記第１導電型領域とショットキー接合し、かつ前記凹部の底面で前記第２導電型高濃度領域に接触して前記第２導電型高濃度領域とオーミック接合するチタン膜と、アルミニウムを含む金属膜と、を前記半導体基板の第１主面上に順に積層してなる第１電極と、
前記半導体基板の第２主面に設けられた第２電極と、
を備えることを特徴とする炭化珪素半導体装置。
【請求項9】
前記第２導電型高濃度領域の不純物はアルミニウムであることを特徴とする請求項８に記載の炭化珪素半導体装置。
【請求項10】
前記第２導電型高濃度領域は、前記第２導電型領域と同じ幅を有することを特徴とする請求項８に記載の炭化珪素半導体装置。
【請求項11】
前記第２導電型領域の不純物濃度は、１×１０18／ｃｍ3以上２×１０19／ｃｍ3以下であり、
前記第２導電型高濃度領域の不純物濃度は、３×１０20／ｃｍ3以上であることを特徴とする請求項８に記載の炭化珪素半導体装置。
【請求項12】
前記第１電極と前記半導体基板との間および前記第１電極の内部にシリサイドを含まないことを特徴とする請求項８に記載の炭化珪素半導体装置。
【請求項13】
前記第２導電型高濃度領域は、前記第１電極とワイヤーとの接合部の直下において前記チタン膜との接合面積が最も大きく、前記接合部から離れた位置に配置されるほど前記チタン膜との接合面積が小さくなっていることを特徴とする請求項８〜１２のいずれか一つに記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法
【背景技術】
【0002】
炭化珪素（ＳｉＣ）半導体は、近年、シリコン（Ｓｉ）半導体を用いた半導体装置の限界を超える半導体装置（以下、炭化珪素半導体装置とする）を作製（製造）可能な半導体材料として注目されている。特に、炭化珪素半導体は、シリコン半導体と比べて、絶縁破壊電界強度が大きい、熱伝導率が高いという特長を活かして高耐圧（例えば１７００Ｖ以上）半導体装置への応用が期待されている。
【0003】
炭化珪素半導体装置がダイオード（以下、炭化珪素ダイオードとする）である場合、ｎ-型ドリフト領域を構成するｎ-型エピタキシャル層の設計仕様を薄い厚さおよび高い不純物濃度に設定可能であることから、耐圧３３００Ｖクラス程度までの炭化珪素ダイオードはショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）構造とすることが一般的である。
【0004】
従来のＳＢＤ構造の炭化珪素ダイオードの構造について説明する。図３１は、従来の炭化珪素半導体装置を半導体基板のおもて面側から見た状態を示す平面図である。図３１に示す従来の炭化珪素半導体装置１４０は、活性領域１１０において、炭化珪素からなる半導体基板１３０のおもて面の全面に、半導体基板１３０のおもて面に沿ってショットキー接合が形成されたＳＢＤ構造の炭化珪素ダイオードである。
【0005】
従来の炭化珪素半導体装置１４０のショットキー接合は、半導体基板１３０のおもて面に露出されたｎ-型ドリフト領域１１２と、半導体基板１３０のおもて面上に設けられた金属層で構成されるおもて面電極（不図示）と、で形成されている。符号１２０，１２１は、それぞれ、エッジ終端領域およびフィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）である。
【0006】
通常、ＳＢＤ構造では、半導体基板１３０とおもて面電極との接合面での電界強度が高く、逆方向電圧印加時にショットキー障壁を電子がトンネリングすることに起因する逆方向リーク電流増大、または炭化珪素固有の表面欠陥に起因する逆方向リーク電流増大という問題がある。このため、半導体基板１３０のおもて面側にショットキー接合とｐｎ接合とを混在させたＪｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ（ＪＢＳ）構造を採用した炭化珪素ダイオードが提案されている。
【0007】
従来のＪＢＳ構造の炭化珪素ダイオードの構造について説明する。図３２は、従来の炭化珪素半導体装置の別の一例を半導体基板のおもて面側から見た状態を示す平面図である。図３２に示す従来の炭化珪素半導体装置１４０’が図３１に示す従来の炭化珪素半導体装置１４０と異なる点は、活性領域１１０において半導体基板１３０のおもて面側に、ｎ-型ドリフト領域１１２とおもて面電極（不図示）とのショットキー接合によるＳＢＤ構造と、ｐ型領域１１３とｎ-型ドリフト領域１１２とのｐｎ接合によるＪＢＳ構造と、を混在させた点である。
【0008】
ｐ型領域１１３は、活性領域１１０において半導体基板１３０のおもて面の表面領域に選択的に設けられている。隣り合うｐ型領域１１３間において半導体基板１３０のおもて面には、ｎ-型ドリフト領域１１２が露出されている。ｐ型領域１１３とｎ-型ドリフト領域１１２とで半導体基板１３０のおもて面にｐｎ接合が形成されている。隣り合うｐ型領域１１３間のｎ-型ドリフト領域１１２は、半導体基板１３０のおもて面上に設けられたおもて面電極とのショットキー接合を形成する。
【0009】
このように半導体基板１３０とおもて面電極との接合面にショットキー接合とｐｎ接合とを混在させたＪＢＳ構造とすることで、半導体基板１３０とおもて面電極との接合面での電界強度を低くすることができるため、シリコン半導体を用いたＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：還流ダイオード）並みの逆方向リーク電流に抑制可能となる。図３２には、半導体基板１３０のおもて面に平行な方向に延在するストライプ状のｐ型領域１１３をハッチングで示す。
【0010】
また、図３１に示す従来の炭化珪素半導体装置１４０では、サージ電圧印加時に順方向に流れるサージ電流が半導体基板１３０内からおもて面電極へ引き抜かれる電流量（以下、引き抜き量とする）が小さい。その理由は、ＳＢＤ構造のダイオードが少数キャリアを電気伝導に使用しないユニポーラデバイスであることで、ダイオードに高い順方向電流が流れる高電流域では、半導体基板とおもて面電極とのコンタクト（電気的接触）が高抵抗となるからである。
【0011】
半導体基板１３０とおもて面電極とのコンタクトが高抵抗となる場合、半導体基板内に順方向に高いサージ電流が流れたときに、半導体基板１３０とおもて面電極との界面での発熱によって局所的にサージ電流が集中する。このサージ電流集中により、ショットキー接合面およびショットキー接合面直下のｎ-型エピタキシャル層（ｎ-型ドリフト領域１１２）で破壊が生じるため、半導体基板１３０内からおもて面電極へのサージ電流の引き抜き量が小さくなる。
【0012】
このサージ電流の引き抜き量は、シリコン半導体を用いたＪＢＳ構造のダイオードでは大きくなることが確認されている。このため、図３２に示す従来の炭化珪素半導体装置１４０’においても、シリコン半導体を用いたＪＢＳ構造のダイオードと同様にｐ型領域１１３とｎ-型ドリフト領域１１２とで半導体基板１３０のおもて面に形成されるｐｎ接合のバイポーラ動作によるサージ電流の立ち上がり現象により、サージ電流の引き抜き量が大きくなると想定されたが、その効果は顕著にあらわれなかった。
【0013】
図３２に示す従来の炭化珪素半導体装置１４０’でのサージ電流の引き抜き量が小さい要因の一つに、ＪＢＳ構造のｐｎ接合部を構成するｐ型領域１１３と、おもて面電極と、の十分に低抵抗なオーミックコンタクトが得られないことが挙げられる。そこで、ｐ型領域１１３とおもて面電極との間に、ｐ型領域１１３にオーミック接合する金属電極（以下、オーミック電極とする）を形成し、ＪＢＳ構造のｐｎ接合部に局所的にサージ電流を流して、サージ電流耐量を向上させることが想定される。
【0014】
従来のＪＢＳ構造の炭化珪素ダイオードの製造方法として、ｎ-型ドリフト領域の、半導体基板のおもて面に露出する部分上にのみ、ｎ-型ドリフト領域にショットキー接合する金属電極（以下、ショットキー電極とする）を形成した後、半導体基板のおもて面上に、ショットキー電極を覆うように、ＪＢＳ構造のｐｎ接合部を構成するｐ型領域にオーミック接合するオーミック電極を形成する方法が提案されている（例えば、下記特許文献１参照。）。
【0015】
下記特許文献１では、オーミック電極の材料としてアルミニウム（Ａｌ）またはニッケル（Ｎｉ）を用い、ショットキー電極の材料としてモリブデン（Ｍｏ）を用いることが開示されている。また、下記特許文献１では、ＪＢＳ構造のｐｎ接合部を構成するｐ型領域の内部に、当該ｐ型領域よりも不純物濃度の高いｐ+型コンタクト領域を選択的に形成して、当該ｐ型領域とオーミック電極とのオーミック性を向上させた炭化珪素ダイオードについて開示されている。
【0016】
従来のＪＢＳ構造の炭化珪素ダイオードの別の製造方法として、ＪＢＳ構造のｐｎ接合部を構成するｐ型領域上にのみオーミック電極を形成した後、半導体基板のおもて面上に、オーミック電極を覆うように、ｎ-型ドリフト領域にショットキー接合するショットキー電極を形成する方法が提案されている（例えば、下記特許文献２参照。）。下記特許文献２では、ショットキー電極の材料として、モリブデン（Ｍｏ）を用いることが開示されている。
【0017】
ｐ型領域上にオーミック電極を形成する方法として、炭化珪素からなる半導体基板上に、ｐ型領域を覆うようにアルミニウム膜およびニッケル膜を順に積層した後、１０００℃でのアニール（熱処理）により、半導体基板中のシリコン原子とニッケル膜中のニッケル原子とを反応させて、ｐ型領域にオーミック接合するオーミック電極となるニッケルシリサイド（ＮｉＳｉ）膜を形成する方法が提案されている（例えば、下記非特許文献１参照。）。
【0018】
ｐ型領域上にオーミック電極を形成する別の方法として、炭化珪素からなる半導体基板上に、ｐ型領域を覆うようにニッケル膜およびアルミニウム膜を順に積層した後、これらの金属膜と半導体基板とを熱処理により反応させて、ニッケル、アルミニウム、シリコンおよび炭素の合金からなるｐ型オーミック電極を形成する方法が提案されている（例えば、下記特許文献３参照。）。下記特許文献３では、ニッケル膜の厚さを５０ｎｍ以上１５０ｎｍ以下とし、アルミニウム膜の厚さを１０ｎｍ以上５０ｎｍ以下としている。
【0019】
微細パターンのオーミック電極を形成する方法として、層間絶縁膜にコンタクトホールを形成した後、スパッタリング等により半導体基板のおもて面の全面にニッケル膜を成膜し、熱処理によりニッケル膜の半導体基板との接触箇所にオーミック電極としてニッケルシリサイドを形成した後、ニッケル膜の半導体基板と反応していない未反応部分をエッチングにより除去することで、コンタクトホール内に自己整合的にオーミック電極を残す方法が提案されている（例えば、下記特許文献４参照。）。
【0020】
炭化珪素からなる半導体基板の内部にｐ型領域を形成する方法として、アルミニウムを含むガス雰囲気内の半導体基板にレーザー照射により当該ガス雰囲気中のアルミニウムを注入するレーザードーピング技術を用いて、ｎ-型ドリフト領域内にｐ型領域を形成する方法が提案されている（例えば、下記特許文献５参照。）。下記特許文献５では、レーザードーピング技術により形成するｐ型領域が、電界緩和領域、ＪＢＳ構造を構成するｐ型領域、ＦＬＲおよびチャネルストッパー領域を含むことが記載されている。
【先行技術文献】
【特許文献】
【0021】
【特許文献1】特許第５５４６７５９号公報
【特許文献2】特開２００８−２８２９７２号公報
【特許文献3】特許第４２９１８７５号公報
【特許文献4】特開２００５−２７６９７８号公報
【特許文献5】特開２０１６−２０７８８１号公報
【非特許文献】
【0022】
【非特許文献1】エヌ・キリタニ（Ｎ．Ｋｉｒｉｔａｎｉ）、外７名、シングル マテリアル オーミック コンタクツ サイマルテイニアスリー フォームトゥ オン ザ ソース／Ｐウェル／ゲート オブ ４Ｈ−ＳｉＣ バーティカル ＭＯＳＦＥＴｓ（Ｓｉｎｇｌｅ Ｍａｔｅｒｉａｌ Ｏｈｍｉｃ Ｃｏｎｔａｃｔｓ Ｓｉｍｕｌｔａｎｅｏｕｓｌｙ Ｆｏｒｍｅｄ ｏｎ ｔｈｅ Ｓｏｕｒｃｅ／Ｐ−ｗｅｌｌ／Ｇａｔｅ ｏｆ ４Ｈ−ＳｉＣ Ｖｅｒｔｉｃａｌ ＭＯＳＦＥＴｓ）、マテリアルス サイエンス フォーラム （Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ）、スイス（Ｓｗｉｚｅｒｌａｎｄ）、トランステック パブリケーションズ（Ｔｒａｎｓ Ｔｅｃｈ Ｐｕｂｌｉｃａｔｉｏｎｓ）、２００３年、第４３３巻−第４３６巻、ｐｐ．６６９−６７２
【発明の概要】
【発明が解決しようとする課題】
【0023】
上述した従来の炭化珪素半導体装置１４０’（ＪＢＳ構造の炭化珪素ダイオード：図３２参照）を作製するにあたって、活性領域１１０を同じ表面積とする場合、サージ電流耐量を向上させるためにｐ型領域１１３とオーミック電極（不図示）との接合面積を大きくするほど、ｎ-型ドリフト領域１１２とショットキー電極（不図示）との接合面積が小さくなる。このため、順方向バイアス時にｎ-型ドリフト領域１１２からショットキー電極へ向かう電子電流量が少なくなり、低順方向電圧（Ｖｆ）化されにくい。
【0024】
ｐ型領域１１３とオーミック電極との接合面積を所定のサージ電流耐量を得るために必要な接合面積として、ｎ-型ドリフト領域１１２とショットキー電極との接合面積を可能な限り大きくするには、ｐ型領域１１３上にのみオーミック電極を形成し、隣り合うｐ型領域１１３間においてｎ-型ドリフト領域１１２の全面にショットキー電極とのショットキー接合を形成すればよい。しかしながら、炭化珪素からなる半導体基板１３０のおもて面上にオーミック電極を形成するにあたって、次の問題がある。
【0025】
半導体基板１３０のおもて面上にオーミック電極としてニッケルシリサイド膜１３１を形成した場合を例に、従来の炭化珪素半導体装置１４０’に生じる問題について説明する。図２９，３０は、炭化珪素からなる半導体基板上のオーミック電極を模式的に示す説明図である。図２９は、半導体基板１３０のおもて面上のニッケルシリサイド膜１３１の一部を拡大して示す断面図である。図３０は、ニッケルシリサイド膜１３１の表面（最表面のチタン膜１３２との界面）の状態を示す断面図である。
【0026】
通常、炭化珪素からなる半導体基板１３０上にオーミック電極を形成するには、半導体基板１３０の表面領域に、イオン注入により高不純物濃度にｐ+型領域（不図示）を形成する。そして、当該ｐ+型領域上に形成した例えばニッケルなどの金属種からなる金属膜（以下、ニッケル膜とする）中のニッケル原子と、半導体基板１３０中のシリコン原子と、を熱処理により反応させて、ニッケル膜の、ｐ+型領域との接触箇所をシリサイド化させることでオーミック電極となるニッケルシリサイド膜１３１を形成する。
【0027】
ニッケル膜のシリサイド化によりニッケルシリサイド膜１３１を形成すると、半導体基板１３０の炭化珪素を構成するシリコン原子および炭素原子のうち、シリサイド化に用いられずに余った余剰の炭素（ハッチング部分）１３１ａがニッケルシリサイド膜１３１中に析出する（図２９）。この余剰の炭素１３１ａが層状になった場合、ニッケルシリサイド膜１３１と半導体基板１３０との密着性が低下し、ニッケルシリサイド膜１３１が余剰の炭素１３１ａの層ごと半導体基板１３０から剥離してしまう。
【0028】
また、ニッケルシリサイド膜１３１の生成自体が悪い場合には、ニッケルシリサイド膜１３１の内部に空洞１３１ｂが生じたり、ニッケルシリサイド膜１３１のステップカバレッジ（表面被覆性）が悪くなったりする。このため、ニッケルシリサイド膜１３１の表面に凹凸が生じたり、ニッケルシリサイド膜１３１と、ニッケルシリサイド膜１３１上に形成されるチタン膜１３２と、の間に空洞が生じたりすることによって、チタン膜１３２の表面に凹凸が生じてしまう（図３０）。
【0029】
また、ｐ型領域１１３の幅（ｐ型領域１１３がストライプ状に延在する方向と直交する方向の幅）ｗ１０１（図３２参照）は数μｍ以下と狭いため、エッチングレートの異なる２種類の金属（アルミニウムおよびニッケル）の積層膜を微細パターンに加工することは難しく、この積層膜からなるオーミック電極の幅はｐ型領域１１３の幅ｗ１０１よりも広くなる。特許文献４では、微細パターンのオーミック電極を自己整合的に形成しているが、ｐ型領域とオーミック電極とのコンタクト抵抗が十分に低くならないことが本発明者らにより確認された。
【0030】
この発明は、上述した従来技術による問題点を解消するため、ショットキー接合とｐｎ接合とを混在させたＪＢＳ構造の炭化珪素ダイオードであって、ＳＢＤ構造による低い順方向電圧を維持するとともに、サージ電流耐量を向上させることができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0031】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。炭化珪素からなる半導体基板の内部に、前記半導体基板の第１主面をなす第１導電型領域を形成する第１工程を行う。前記半導体基板の第１主面側において前記第１導電型領域の表面領域に、第２導電型領域を選択的に形成する第２工程を行う。前記半導体基板の第１主面に、前記第１導電型領域および前記第２導電型領域を覆う層間絶縁膜を形成する第３工程を行う。前記層間絶縁膜を選択的に除去して、前記第２導電型領域を露出する開口部を形成する第４工程を行う。
【0032】
前記層間絶縁膜の前記開口部に、前記半導体基板の第１主面に接するアルミニウム膜、および前記アルミニウム膜を覆うキャップ膜を順に積層した金属積層膜を形成する第５工程を行う。第１熱処理により、前記アルミニウム膜と前記半導体基板との接触箇所から前記アルミニウム膜中のアルミニウム原子を前記第２導電型領域へ熱拡散させて、前記第２導電型領域の表面領域に、前記第２導電型領域よりも不純物濃度の高い第２導電型高濃度領域を形成する第６工程を行う。前記第６工程の後、前記金属積層膜を除去する第７工程を行う。
【0033】
前記第７工程の後、前記層間絶縁膜を選択的に除去してコンタクトホールを形成する第８工程を行う。前記第１導電型領域に接触して前記第１導電型領域とショットキー接合し、かつ前記第２導電型高濃度領域に接触して前記第２導電型高濃度領域とオーミック接合するチタン膜と、アルミニウムを含む金属膜と、を前記コンタクトホールの内部において前記半導体基板の第１主面上に順に積層して第１電極を形成する第９工程を行う。前記半導体基板の第２主面に第２電極を形成する第１０工程を行う。
【0034】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第４工程では、ドライエッチングにより前記層間絶縁膜を選択的に除去して、前記開口部を形成することを特徴とする。
【0035】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第５工程では、前記アルミニウム膜の厚さを５０ｎｍ以上１５０ｎｍ以下とすることを特徴とする。
【0036】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第５工程では、前記アルミニウム膜の厚さを８０ｎｍ以上１２０ｎｍ以下とすることを特徴とする。
【0037】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２工程では、前記第２導電型領域の不純物濃度を１×１０18／ｃｍ3以上２×１０19／ｃｍ3以下とする。前記第６工程では、前記第２導電型高濃度領域の不純物濃度を３×１０20／ｃｍ3以上とすることを特徴とする。
【0038】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記キャップ膜が、ニッケル、チタンおよびモリブデンのいずれかであることを特徴とする。
【0039】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第６工程では、前記キャップ膜を構成する元素が前記第２導電型高濃度領域に含まれないように、前記第２導電型高濃度領域を形成することを特徴とする。
【0040】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素からなる半導体基板内部に、前記半導体基板の第１主面に露出された第１導電型領域が設けられている。前記半導体基板の第１主面と前記第１導電型領域との間に、前記第１導電型領域に接して第２導電型領域が選択的に設けられている。前記半導体基板の第１主面と前記第２導電型領域との間に、前記第２導電型領域に接して、前記第２導電型領域よりも不純物濃度の高い第２導電型高濃度領域が設けられている。
【0041】
前記半導体基板の第１主面に、底面に前記第２導電型高濃度領域を露出する凹部が設けられている。第１電極は、チタン膜と、アルミニウムを含む金属膜と、を前記半導体基板の第１主面上に順に積層してなる。前記チタン膜は、前記第１導電型領域に接触して前記第１導電型領域とショットキー接合し、かつ前記凹部の底面で前記第２導電型高濃度領域に接触して前記第２導電型高濃度領域とオーミック接合する。第２電極は、前記半導体基板の第２主面に設けられている。
【0042】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２導電型高濃度領域の不純物はアルミニウムであることを特徴とする。
【0043】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２導電型高濃度領域は、前記第２導電型領域と同じ幅を有することを特徴とする。
【0044】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２導電型領域の不純物濃度は、１×１０18／ｃｍ3以上２×１０19／ｃｍ3以下である。前記第２導電型高濃度領域の不純物濃度は、３×１０20／ｃｍ3以上であることを特徴とする。
【0045】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１電極と前記半導体基板との間および前記第１電極の内部にシリサイドを含まないことを特徴とする。
【0046】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２導電型高濃度領域は、前記第１電極とワイヤーとの接合部の直下において前記チタン膜との接合面積が最も大きく、前記接合部から離れた位置に配置されるほど前記チタン膜との接合面積が小さくなっていることを特徴とする。
【0047】
上述した発明によれば、ＪＢＳ構造を構成する第２導電型領域の表面領域のみに自己整合的に第２導電型高濃度領域を形成することができ、ＪＢＳ構造を構成する隣り合うｐ型領域間における第１導電型領域の全面にチタン膜とのショットキー接合を形成することができる。また、ＪＢＳ構造を構成する第２導電型領域の表面領域のｐ+型コンタクト領域により、チタン膜とＪＢＳ構造を構成する第２導電型領域とのオーミック性を向上させることができる。
【発明の効果】
【0048】
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、ショットキー接合とｐｎ接合とを混在させたＪＢＳ構造の炭化珪素ダイオードであって、ＳＢＤ構造による低い順方向電圧を維持するとともに、サージ電流耐量を向上させることができるという効果を奏する。
【図面の簡単な説明】
【0049】
【図1】図１は、実施の形態１にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
【図2】図２は、実施の形態１にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。
【図3】図３は、図２の切断線Ａ−Ａ’における断面構造を示す断面図である。
【図4】図４は、図３の一部を拡大して示す断面図である。
【図5】図５は、図４の切断線Ｂ−Ｂ’における不純物濃度分布を示す特性図である。
【図6】図６は、実施の形態１にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。
【図7】図７は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図8】図８は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図9】図９は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図10】図１０は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図11】図１１は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図12】図１２は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図13】図１３は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図14】図１４は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図15】図１５は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図16】図１６は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図17】図１７は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図18】図１８は、実施の形態１にかかる炭化珪素半導体装置のおもて面電極の製造途中の状態を模式的に示す断面図である。
【図19】図１９は、実施の形態１にかかる炭化珪素半導体装置のおもて面電極の製造途中の状態を模式的に示す断面図である。
【図20】図２０は、実施の形態１にかかる炭化珪素半導体装置のおもて面電極の製造途中の状態を模式的に示す断面図である。
【図21】図２１は、参照例の炭化珪素半導体装置のおもて面電極の製造途中の状態を模式的に示す断面図である。
【図22】図２２は、参照例の炭化珪素半導体装置のおもて面電極の製造途中の状態を模式的に示す断面図である。
【図23】図２３は、参照例の炭化珪素半導体装置のおもて面電極の製造途中の状態を模式的に示す断面図である。
【図24】図２４は、実施例のコンタクト抵抗特性を示す特性図である。
【図25】図２５は、実施例のコンタクト抵抗とサージ電流耐量との関係を示す特性図である。
【図26】図２６は、実施例のオーミック接合付近を観察した状態を模式的に示す断面図である。
【図27】図２７は、実施の形態２にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトの一例を示す平面図である。
【図28】図２８は、実施の形態２にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトの一例を示す平面図である。
【図29】図２９は、炭化珪素からなる半導体基板上のオーミック電極を模式的に示す説明図である。
【図30】図３０は、炭化珪素からなる半導体基板上のオーミック電極を模式的に示す説明図である。
【図31】図３１は、従来の炭化珪素半導体装置を半導体基板のおもて面側から見た状態を示す平面図である。
【図32】図３２は、従来の炭化珪素半導体装置の別の一例を半導体基板のおもて面側から見た状態を示す平面図である。
【発明を実施するための形態】
【0050】
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。なお、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
【0051】
（実施の形態１）
実施の形態１にかかる炭化珪素半導体装置の構造について説明する。図１，２は、実施の形態１にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。図１には、ＪＢＳ構造を構成するｐ型領域（第２導電型領域）１３のレイアウトの一例を示す。図２には、炭化珪素（ＳｉＣ）からなる半導体基板（半導体チップ）３０のおもて面上の各部のうち、ボンディングパッド４１のレイアウトの一例を図示する。図１，２では、ｐ+型コンタクト領域（第２導電型高濃度領域）１４を図示省略する。
【0052】
図１，２に示す実施の形態１にかかる炭化珪素半導体装置４０は、活性領域１０において半導体基板３０のおもて面側に、おもて面電極（第１電極）１６（図３参照）とｎ-型ドリフト領域（第１導電型領域）１２とのショットキー接合で構成されたＳＢＤ構造と、ｐ型領域１３とｎ-型ドリフト領域１２とのｐｎ接合で構成されたＪＢＳ構造と、を混在させた炭化珪素ダイオードである。ｐ型領域１３とおもて面電極１６との間に、おもて面電極１６にオーミック接合するｐ+型コンタクト領域１４（図３参照）が配置されている。
【0053】
ｎ-型ドリフト領域１２、ｐ型領域１３およびｐ+型コンタクト領域１４は、半導体基板３０のおもて面の表面領域において、例えば半導体基板３０のおもて面に平行な同一方向に延在するストライプ状に配置されている。ｎ-型ドリフト領域１２とｐ型領域１３とは、ストライプ状に延在する長手方向と直交する短手方向に交互に繰り返し配置され、互いに接している。ｎ-型ドリフト領域１２は、隣り合うｐ型領域１３間において半導体基板３０のおもて面に露出されている。
【0054】
活性領域１０は、炭化珪素ダイオードがオン状態のときに電流が流れる領域である。活性領域１０は、例えば略矩形状の平面形状を有し、半導体基板３０の略中央に配置されている。エッジ終端領域２０は、活性領域１０と半導体基板３０の端部との間の領域であり、活性領域１０の周囲を囲む。エッジ終端領域２０は、ｎ-型ドリフト領域１２の、半導体基板３０のおもて面側の電界を緩和し耐圧を保持する領域である。耐圧とは、素子が誤動作や破壊を起こさない限界の電圧である。
【0055】
エッジ終端領域２０には、接合終端拡張（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造などの耐圧構造が配置される（図３参照）。ＪＴＥ構造は、内側（半導体基板３０の中央側）から外側（半導体基板３０の端部側）へ離れるにしたがって不純物濃度の低いｐ型領域が配置されるように、不純物濃度の異なる複数のｐ型領域（図３の符号２２，２３）を活性領域１０の周囲を囲む略矩形状の平面形状で、活性領域１０の中央を基準とした同心円状に配置した耐圧構造である。
【0056】
活性領域１０とエッジ終端領域２０との境界には、フィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）２１が配置されている。ＦＬＲ２１は、活性領域１０とＪＴＥ構造を構成する後述するｐ-型領域２２（図３参照）との間に、ｐ-型領域２２に接して配置され、活性領域１０の周囲を略矩形状に囲むｐ+型領域である。ＦＬＲ２１は、ｐ型領域１３がストライプ状に延在する長手方向において、ｐ型領域１３およびｐ+型コンタクト領域１４に接していてもよい。
【0057】
おもて面電極１６は、活性領域１０において半導体基板３０のおもて面上に設けられている。おもて面電極１６は、ｎ-型ドリフト領域１２およびｐ+型コンタクト領域１４に接して、ｎ-型ドリフト領域１２およびｐ+型コンタクト領域１４に電気的に接続されている。半導体基板３０のおもて面上には、パッシベーション膜１８（図３参照）が設けられている。パッシベーション膜１８は、半導体基板３０のおもて面側の素子構造およびおもて面電極１６を保護する保護膜として機能する。
【0058】
パッシベーション膜１８には、おもて面電極１６の一部を露出する開口部１８ａが設けられている。おもて面電極１６の、パッシベーション膜１８の開口部１８ａに露出された部分は、ボンディングパッド４１として機能する。ボンディングパッド４１は、例えば半導体基板３０の中央に配置されている。ボンディングパッド４１には、ボンディングパッド４１へ電流を供給する場合に最も一般的な配線接続である図示省略するアルミニウム（Ａｌ）ワイヤーがボンディング（接合）されている。
【0059】
図２には、ボンディングパッド４１とアルミニウムワイヤー（不図示）との接合部４２を円形の平面形状で示す。ボンディングパッド４１とアルミニウムワイヤーとの接合部４２は、例えば、直径５００μｍのアルミニウムワイヤーをボンディングパッド４１に接合する場合に約１ｍｍ四方程度の表面積を想定する必要がある。その理由は、炭化珪素ダイオードの耐圧クラスにより、半導体基板３０の面内でサージ電圧印加時に順方向に流れるサージ電流の流れ方が異なるからである。
【0060】
次に、実施の形態１にかかる炭化珪素半導体装置４０の断面構造について説明する。図３は、図２の切断線Ａ−Ａ’における断面構造を示す断面図である。図４は、図３の一部を拡大して示す断面図である。図４には、ＪＢＳ構造を構成するｐ型領域１３付近を拡大して示す。図５は、図４の切断線Ｂ−Ｂ’における不純物濃度分布を示す特性図である。図５には、ＪＢＳ構造を構成するｐ型領域１３およびｐ+型コンタクト領域１４の各不純物濃度分布１３ａ，１４ａを示す。
【0061】
上述したように、実施の形態１にかかる炭化珪素半導体装置４０は、炭化珪素からなる半導体基板３０の活性領域１０に炭化珪素ダイオードのＳＢＤ構造およびＪＢＳ構造を備え、エッジ終端領域２０に耐圧構造としてＪＴＥ構造を備える。半導体基板３０は、炭化珪素からなるｎ+型出発基板１１のおもて面上に、ｎ-型ドリフト領域１２となるｎ-型エピタキシャル層を積層したエピタキシャル基板である。ｎ+型出発基板１１は、ｎ+型カソード領域である。
【0062】
半導体基板３０は、ｎ-型ドリフト領域１２側の主面（ｎ-型ドリフト領域１２となるｎ-型エピタキシャル層の表面）をおもて面とし、ｎ+型出発基板１１側の主面（ｎ+型出発基板１１の裏面）を裏面とする。活性領域１０において、半導体基板３０のおもて面側の表面領域には、ＪＢＳ構造を構成する１つ以上のｐ型領域１３が選択的に設けられている。ｐ型領域１３は、半導体基板３０のおもて面とｎ-型ドリフト領域１２との間に、ｎ-型ドリフト領域１２に接して設けられている。
【0063】
ｐ型領域１３は、後述するように第１イオン注入されたｐ型不純物が放射状に拡散されてなる拡散領域である。ｐ型領域１３は、半導体基板３０のおもて面から深さ方向に不純物濃度が一様なボックスプロファイルの不純物濃度分布１３ａを有する（図５）。不純物濃度が一様とは、プロセスのばらつきによって許容される誤差を含む範囲で略同じ不純物濃度であることを意味する。ｐ型領域１３の不純物濃度は、例えば１×１０18／ｃｍ3以上２×１０19／ｃｍ3以下程度である。
【0064】
図５には、第１イオン注入を異なる加速エネルギーで複数段（ここでは５段）に分けて行ってｐ型領域１３を形成した場合のｐ型領域１３の不純物濃度分布１３ａを示す。図５には、５段に分けて行った第１イオン注入の各不純物濃度分布をそれぞれ破線で示している。ｐ型領域１３の不純物濃度分布１３ａは、この５段に分けて行った第１イオン注入のすべての不純物濃度分布を積分したものである。ｐ型領域１３の、半導体基板３０のおもて面からの深さｄ１は、例えば５００ｎｍ程度であってもよい。
【0065】
半導体基板３０のおもて面とｐ型領域１３との間に、ｐ型領域１３に接してｐ+型コンタクト領域１４が設けられている。ｐ+型コンタクト領域１４は、後述するように半導体基板３０のおもて面上に堆積されたアルミニウム膜５３から熱拡散されたアルミニウム原子によってｐ型領域１３の表面領域に形成された拡散領域である（図１８〜２０参照）。炭化珪素内にはいずれの方向にも不純物が熱拡散されにくいため、ｐ+型コンタクト領域１４には、アルミニウム膜５３から熱拡散されたアルミニウム原子が高不純物濃度に導入されている。
【0066】
ｐ+型コンタクト領域１４の不純物濃度がピーク値（最大値：以下、ピーク濃度とする）は、ｐ型領域１３の不純物濃度よりも高い。ｐ+型コンタクト領域１４は、半導体基板３０のおもて面（アルミニウム膜５３との接触面）でピーク濃度を示し、半導体基板３０のおもて面から深さ方向に離れる（深くなる）にしたがって不純物濃度が低くなる不純物濃度分布１４ａを有する（図５）。ｐ+型コンタクト領域１４は、後述する凹部１５の底面から、ｐ+型コンタクト領域１４の不純物濃度分布１４ａとｐ型領域１３の不純物濃度分布１３ａとの交点の深さ（後述する深さｄ２の深さ位置）までの領域である。
【0067】
ｐ+型コンタクト領域１４のピーク濃度は、後述するチタン膜３１とｐ+型コンタクト領域１４とを確実にオーミック接合とすることができる例えば３×１０20／ｃｍ3以上程度である。好ましくは、ｐ+型コンタクト領域１４のピーク濃度は、例えば、３×１０21／ｃｍ3以上程度であることがよい。ｐ+型コンタクト領域１４のピーク濃度を３×１０21／ｃｍ3以上とすることで、チタン膜３１とｐ+型コンタクト領域１４とを確実に十分に低抵抗なオーミック接合とすることができる。
【0068】
ｐ+型コンタクト領域１４の、半導体基板３０のおもて面からの深さｄ２は、ｐ型領域１３の、半導体基板３０のおもて面からの深さｄ１よりも浅い。具体的には、ｐ+型コンタクト領域１４の、半導体基板３０のおもて面からの深さｄ２は、例えば１０ｎｍ以上５０ｎｍ以下程度である。ｐ+型コンタクト領域１４は、半導体基板３０のおもて面に形成された凹部１５の内壁に露出され、凹部１５の内壁（内壁のうちのほぼ底面）において後述するチタン膜３１にオーミック接合されている（図４）。
【0069】
ｐ+型コンタクト領域１４の幅ｗ２は、ｐ型領域１３の幅ｗ１と略同じであることが好ましい。ｐ+型コンタクト領域１４の幅ｗ２をｐ型領域１３の幅ｗ１と同じとすることで、半導体基板３０のおもて面や凹部１５の内壁にｐ型領域１３が露出されない。これによって、ｐ型領域１３とチタン膜３１との高抵抗なショットキー接合が形成されないため、半導体基板３０のおもて面や凹部１５の内壁にｐ型領域１３が露出されている場合と比べて、炭化珪素ダイオードの低順方向電圧（Ｖｆ）化を図ることができる。
【0070】
ｐ+型コンタクト領域１４の幅ｗ２は、ｐ型領域１３の幅ｗ１よりも狭くてもよい。ｐ+型コンタクト領域１４の幅ｗ２をｐ型領域１３の幅ｗ１よりも狭くすることで、ｐ+型コンタクト領域１４を形成する際に用いるマスク（後述する層間絶縁膜１７の残部：図１３参照）の位置合わせ精度を向上させるための設計マージンを取ることができる。これによって、ｐ+型コンタクト領域１４を、半導体基板３０のおもて面とｐ型領域１３との間に位置精度よく配置することができる。
【0071】
ｐ+型コンタクト領域１４の幅ｗ２は、上述したようにｐ型領域１３の幅ｗ１以下であることがよいが、ｐ型領域１３の幅ｗ１よりも広くてもよい。その理由は、ｐ+型コンタクト領域１４の幅ｗ２がｐ型領域１３の幅ｗ１よりも広くても、ｐ+型コンタクト領域１４とチタン膜３１との接触により、炭化珪素からなる半導体基板１３０とニッケルシリサイド（ＮｉＳｉ）膜１３１とのオーミックコンタクトが形成された従来構造（図２９，３０参照）と同程度の低抵抗なオーミックコンタクトを形成することができるからである。
【0072】
一方、ｐ+型コンタクト領域１４の幅ｗ２がｐ型領域１３の幅ｗ１よりも広い場合、ｐ+型コンタクト領域１４とｎ-型ドリフト領域１２とのｐｎ接合が形成される。ｐ+型コンタクト領域１４とｎ-型ドリフト領域１２とが接触していない場合と比べて、逆方向バイアス時にリーク電流が増えてしまうが、後述するように半導体基板３０とおもて面電極１６との間にシリサイド膜が存在しないことで、ニッケルシリサイド膜１３１を有する従来構造と比べて、逆方向バイアス時のリーク電流を抑制することができる。
【0073】
半導体基板３０のおもて面には、深さ方向に各ｐ+型コンタクト領域１４に対向する位置にそれぞれ凹部１５が形成されている。この凹部１５は、後述するようにｐ+型コンタクト領域１４を形成する際にマスクとして用いる層間絶縁膜１７（図１３参照）を開口するためのドライエッチング時に、半導体基板３０のおもて面の表面領域の一部が除去されることで形成される。凹部１５は、半導体基板３０のおもて面からｐ型領域１３よりも浅い深さｄ３、かつｐ+型コンタクト領域１４の幅ｗ２と略同じ幅を有する。
【0074】
活性領域１０とエッジ終端領域２０との境界において、半導体基板３０のおもて面とｎ-型ドリフト領域１２との間には、ｎ-型ドリフト領域１２に接してＦＬＲ２１が選択的に設けられている。ＦＬＲ２１は、活性領域１０からエッジ終端領域２０に跨って設けられている。ＦＬＲ２１は、例えばｐ型領域１３と同時に形成され、ｐ型領域１３と同じ深さおよびボックスプロファイルを有する。ＦＬＲ２１は、例えば、半導体基板３０のおもて面に平行な長手方向に延在するｐ型領域１３およびｐ+型コンタクト領域１４の端部に接していてもよい。
【0075】
エッジ終端領域２０において、半導体基板３０のおもて面とｎ-型ドリフト領域１２との間には、ｎ-型ドリフト領域１２に接して、ＪＴＥ構造を構成する例えば１×１０17／ｃｍ3以下程度の異なる不純物濃度の１つ以上のｐ型領域（ここでは２つ：ｐ-型領域２２およびｐ--型領域２３）と、ｎ+型チャネルストッパー領域２４と、がそれぞれ選択的に設けられている。ｐ-型領域２２は、ＦＬＲ２１の外側に、ＦＬＲ２１に隣接して配置されている。ｐ--型領域２３は、ｐ-型領域２２の外側に、ｐ-型領域２２に隣接して配置されている。
【0076】
ｎ+型チャネルストッパー領域２４は、ｐ--型領域２３よりも外側に、ｐ--型領域２３と離れて配置されている。ｎ+型チャネルストッパー領域２４は、半導体基板３０の端部（チップ端部）に露出されている。図示省略するが、ｎ+型チャネルストッパー領域２４は、ＪＴＥ構造の周囲を囲むように、半導体基板３０の外周に沿った略矩形状に配置されている。ｐ-型領域２２、ｐ--型領域２３およびｎ+型チャネルストッパー領域２４の深さは、例えばｐ型領域１３の深さと同じであってもよい。
【0077】
半導体基板３０のおもて面を覆う層間絶縁膜１７には、活性領域１０における半導体基板３０のおもて面のほぼ全面を露出するコンタクトホール１７ａと、ｎ+型チャネルストッパー領域２４を露出するコンタクトホールと、が設けられている。層間絶縁膜１７のコンタクトホール１７ａには、活性領域１０におけるｎ-型ドリフト領域１２およびｐ+型コンタクト領域１４（ｐ+型コンタクト領域１４の幅ｗ２がｐ型領域１３の幅ｗ１未満である場合は、さらにｐ型領域１３）と、ＦＬＲ２１の内側の部分と、が露出されている。
【0078】
コンタクトホール１７ａの内部において半導体基板３０のおもて面上に、おもて面電極１６が設けられている。おもて面電極１６は、チタン膜３１およびアルミニウム合金膜（アルミニウムを含む金属膜）３２を順に積層してなる積層構造を有する。チタン膜３１は、コンタクトホール１７ａの内部において半導体基板３０のおもて面の全面に設けられ、ｎ-型ドリフト領域１２、ｐ+型コンタクト領域１４およびＦＬＲ２１（ｐ+型コンタクト領域１４の幅ｗ２がｐ型領域１３の幅ｗ１未満である場合は、さらにｐ型領域１３）に接する。
【0079】
チタン膜３１の、ｎ-型ドリフト領域１２との接合箇所は、ｎ-型ドリフト領域１２とのショットキー接合を形成するショットキー電極である。チタン膜３１の、ｐ+型コンタクト領域１４との接合箇所は、ｐ+型コンタクト領域１４とのオーミック接合を形成するオーミック電極である。チタン膜３１と半導体基板３０との間にシリサイド膜は存在しない。チタン膜３１は、層間絶縁膜１７上を外側へ延在し、例えば深さ方向にＦＬＲ２１に対向する位置で終端している。ＦＬＲ２１を含み、ＦＬＲ２１よりも内側が活性領域１０である。
【0080】
アルミニウム合金膜３２は、チタン膜３１の全面を覆い、チタン膜３１を介してｎ-型ドリフト領域１２、ｐ型領域１３、ｐ+型コンタクト領域１４およびＦＬＲ２１に電気的に接続されている。アルミニウム合金膜３２は、層間絶縁膜１７上をチタン膜３１よりも外側へ延在して、例えば深さ方向にｐ-型領域２２に対向する位置で終端している。アルミニウム合金膜３２は、例えばアルミニウムシリコン（ＡｌＳｉ）膜である。アルミニウム合金膜３２に代えて、アルミニウム膜が設けられていてもよい。
【0081】
チャネルストッパー電極２５は、層間絶縁膜１７のコンタクトホールを介してｎ+型チャネルストッパー領域２４に接して電気的に接続されている。チャネルストッパー電極２５は、例えばアルミニウム合金膜３２と同時に形成されたアルミニウム合金膜であってもよい。半導体基板３０のおもて面は、おもて面電極１６およびチャネルストッパー電極２５と接する部分以外の部分は層間絶縁膜１７で覆われている。半導体基板３０のおもて面の最表面には、ポリイミドからなるパッシベーション膜１８が設けられている。
【0082】
パッシベーション膜１８は、おもて面電極１６、層間絶縁膜１７およびチャネルストッパー電極２５を保護する保護膜である。パッシベーション膜１８には、活性領域１０に、アルミニウム合金膜３２の一部を露出する開口部１８ａが設けられている。おもて面電極１６の、パッシベーション膜１８の開口部１８ａに露出された部分は、ボンディングパッド４１として機能する。半導体基板３０の裏面（ｎ+型出発基板１１の裏面）の全面に裏面電極（第２電極）１９が設けられ、ｎ+型出発基板１１に電気的に接続されている。
【0083】
次に、実施の形態１にかかる炭化珪素半導体装置４０の製造方法について説明する。図６は、実施の形態１にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。図７〜１７は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。図１８〜２０は、実施の形態１にかかる炭化珪素半導体装置のおもて面電極の製造途中の状態を模式的に示す断面図である。図２１〜２３は、参照例の炭化珪素半導体装置のおもて面電極の製造途中の状態を模式的に示す断面図である。
【0084】
まず、図７に示すように、ｎ+型出発基板（半導体ウエハ）１１として、例えば１×１０16／ｃｍ3程度の窒素（Ｎ）がドーピングされた炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）基板を用意する。ｎ+型出発基板１１のおもて面は、例えば（０００１）面に対して４°程度のオフ角を有していてもよい。次に、ｎ+型出発基板１１のおもて面上に、ｎ-型ドリフト領域１２となる例えば１×１０16／ｃｍ3程度の窒素がドーピングされたｎ-型エピタキシャル層を成長させる（第１工程）。
【0085】
ｎ+型カソード領域となるｎ+型出発基板１１の厚さは、例えば３５０μｍ程度であってもよい。ｎ-型ドリフト領域１２となるｎ-型エピタキシャル層の厚さは、例えば６μｍ程度であってもよい。ここまでの工程により、ｎ+型出発基板１１のおもて面上にｎ-型ドリフト領域１２となるｎ-型エピタキシャル層を積層した半導体基板（半導体ウエハ）３０が作製される。上述したように、半導体基板３０は、ｎ-型ドリフト領域１２側の主面をおもて面とし、ｎ+型出発基板１１側の主面を裏面とする。
【0086】
次に、図８に示すように、フォトリソグラフィおよびアルミニウム等のｐ型不純物の第１イオン注入により、活性領域１０（図１，３参照）において半導体基板３０のおもて面の表面領域に、ＪＢＳ構造を構成する１つ以上のｐ型領域１３と、ＦＬＲ２１と、をそれぞれ選択的に形成する（ステップＳ１（その１）：第２工程）。図８では、簡略化して、図１よりも少ない個数（ここでは３つ）でｐ型領域１３を図示している。複数のｐ型領域１３は、例えば２μｍ程度の間隔で、半導体基板３０のおもて面に平行な方向に等間隔に配置される。
【0087】
このとき、例えば５００℃程度の温度で半導体基板３０を加熱しながら、半導体基板３０のおもて面からｎ-型エピタキシャル層（ｎ-型ドリフト領域１２）に第１イオン注入を行う。この第１イオン注入においては、例えば半導体基板３０のおもて面から５００ｎｍまでの深さｄ１までの不純物濃度分布１３ａ（図５参照）が上述したｐ型領域１３の不純物濃度範囲内のボックスプロファイルとなるように、３０ｋｅＶ以上３５０ｋｅＶ以下程度の範囲の異なる加速エネルギーで複数段に分けてｐ型不純物をイオン注入する。
【0088】
次に、図９に示すように、フォトリソグラフィおよび不純物の第２イオン注入を１組とする工程を異なる条件で繰り返し行い、エッジ終端領域２０（図３参照）において半導体基板３０のおもて面の表面領域に、ＪＴＥ構造を構成するｐ型領域（ｐ-型領域２２およびｐ--型領域２３）と、ｎ+型チャネルストッパー領域２４と、をそれぞれ選択的に形成する（ステップＳ１（その２））。この第２イオン注入は、例えば、第１イオン注入と同様に、不純物濃度分布がボックスプロファイルとなるように複数段に分けて行う。
【0089】
次に、図１０に示すように、半導体基板３０のおもて面の全面を例えばカーボン（Ｃ）保護膜５１で覆って保護した後、熱処理により第１，２イオン注入した不純物を活性化させる（ステップＳ２）。ステップＳ２の処理においては、例えば、熱処理装置の処理炉内に半導体基板３０を挿入し、処理炉内の雰囲気を１×１０-2Ｐａ以下程度の圧力になるまで吸引（真空引き）した後、処理炉内にアルゴン（Ａｒ）ガスを導入し、１×１０5Ｐａ程度の圧力の雰囲気において１７００℃程度の温度の熱処理を５分間程度行う。
【0090】
次に、図１１に示すように、例えば灰化処理（アッシング）装置を用いて、アッシングによりカーボン保護膜５１を除去する。例えば、アッシング装置として反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置を用いる。ＲＩＥ装置の処理炉内を６Ｐａ程度の圧力の酸素（Ｏ2）ガス雰囲気下とした後、５００Ｗ程度の高周波（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電力を印加してプラズマ化した酸素ガス雰囲気での５分間程度のアッシングによりカーボン保護膜５１を除去する。
【0091】
次に、図１２に示すように、例えば熱酸化法および化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を順に行って、半導体基板３０のおもて面の全面に、例えば５００ｎｍ程度の厚さの層間絶縁膜１７を形成する（ステップＳ３：第３工程）。次に、図１３に示すように、フォトリソグラフィおよびエッチングにより層間絶縁膜１７を選択的に除去して複数の開口部１７ａ’を形成し、層間絶縁膜１７の各開口部１７ａ’にそれぞれｐ型領域１３を露出させる（ステップＳ４：第４工程）。このステップＳ４の処理は、ドライエッチングで行うことが好ましい。
【0092】
ステップＳ４の処理をドライエッチングで行うことで、層間絶縁膜１７の開口部１７ａ’の幅の寸法精度を高くすることができ、各ｐ型領域１３をそれぞれ寸法精度よく露出させることができる。ステップＳ４の処理をドライエッチングで行うことでオーバーエッチングとなるため、層間絶縁膜１７の開口部１７ａ’内において半導体基板３０のおもて面も若干除去される。これにより、層間絶縁膜１７の開口部１７ａ’内における半導体基板３０のおもて面に、層間絶縁膜１７の開口部１７ａ’と略同じ幅の凹部１５が例えば３０ｎｍ程度の深さｄ３で形成される（図１４）。
【0093】
次に、図１３，１８に示すように、例えばスパッタ法により、層間絶縁膜１７の開口部１７ａ’内の凹部１５の内壁に沿って、層間絶縁膜１７上にアルミニウム膜５３およびニッケル膜５４を順に積層する（ステップＳ５：第５工程）。図１３には、アルミニウム膜５３およびニッケル膜５４をまとめて１層の金属積層膜５２として図示する。図１８には、ｐ型領域１３、凹部１５および層間絶縁膜１７を図示省略し、金属積層膜５２の、層間絶縁膜１７の開口部１７ａ’内で半導体基板３０に接触する部分のみを示す（図１９，２０においても同様）。
【0094】
アルミニウム膜５３は、後述するステップＳ６の熱処理においてアルミニウム原子の熱拡散によりｐ+型コンタクト領域１４を形成するための材料膜となる。アルミニウム膜は、珪素などの不純物を含んでいても構わない。ニッケル膜５４は、ステップＳ６の熱処理時にアルミニウム膜５３の溶融を防止するキャップ膜であり、例えば５０ｎｍ程度の厚さを有する。キャップ膜を使用するのは、ステップＳ６の熱処理でアルミニウム膜５３が溶融した場合、アルミニウム膜５３が粒状になって部分的に半導体基板３０に接した状態となるため、ｐ+型コンタクト領域１４を凹部１５の底面の全面にわたって均一に形成することができないからである。キャップ膜は、ウェットエッチング可能な高融点金属が好ましい。このような材料としては、ニッケル以外にも、チタンやモリブデン等が挙げられる。
【0095】
アルミニウム膜５３の厚さｔ１は、ステップＳ６の熱処理温度にも依るが、例えば５０ｎｍ以上１５０ｎｍ以下程度であることがよく、好ましくは８０ｎｍ以上１２０ｎｍ以下程度であることがよい。アルミニウム膜５３の厚さｔ１が５０ｎｍ未満である場合、ニッケル膜５４のニッケルと半導体基板３０のシリコンとが反応してニッケルシリサイドが形成され、従来構造（図２９，３０参照）と同様に、余剰の炭素（Ｃ）が析出されて、後述するチタン膜３１のステップカバレッジ不良を引き起こす虞があるからである。
【0096】
アルミニウム膜５３の厚さｔ１の上限値は、例えば、ステップＳ５，Ｓ７の処理時間に応じて決定することがよい。その理由は、次の通りである。アルミニウム膜５３の厚さｔ１が厚くなるほど、ステップＳ５の処理時間が長くなる。それに加えて、アルミニウム膜５３の厚さｔ１が厚くなるほど、アルミニウム膜５３の、ステップＳ６の熱処理で半導体基板３０およびニッケル膜５４と反応しない部分（図２０参照）として厚く残るため、後述するステップＳ７の処理時間も長くなるからである。
【0097】
次に、熱処理により、金属積層膜５２をシンタリング（焼結）する（ステップＳ６：第６工程）。ステップＳ６の熱処理により、図１９に示すように、半導体基板３０中のシリコン原子がアルミニウム膜５３内へ熱拡散６１される。図１９に示すように、アルミニウム膜５３中のアルミニウム原子が半導体基板３０内およびニッケル膜５４内へそれぞれ熱拡散６２，６３される。これにより、図２０に示すように、半導体基板３０中のシリコン原子がアルミニウム膜５３内の空孔へ熱拡散６１されることで、アルミニウム膜５３の、半導体基板３０との接触箇所にアルミニウムシリコン（ＡｌＳｉ）化合物５５が生成される。
【0098】
また、図１５，２０に示すように、アルミニウム膜５３中のアルミニウム原子が半導体基板３０内へ熱拡散６２されることで、アルミニウム膜５３との接触箇所において半導体基板３０のおもて面の表面領域にｐ+型コンタクト領域１４が自己整合的に形成される。炭化珪素からなる半導体基板３０内にはいずれの方向にもアルミニウム原子が熱拡散されにくいため、ｐ型領域１３の表面領域に浅い深さｄ３で、アルミニウム膜５３から熱拡散６２されたアルミニウム原子が高不純物濃度に導入されてなるｐ+型コンタクト領域１４が形成される。また、ｐ+型コンタクト領域１４に、キャップ膜を構成する元素であるニッケルは含まれていない。
【0099】
また、図２０に示すように、アルミニウム膜５３中のアルミニウム原子がニッケル膜５４内へ熱拡散６３されることによって、ニッケル膜５４の、アルミニウム膜５３との接触箇所にニッケルアルミニウム（ＮｉＡｌ）化合物５６が生成される。これらステップＳ６の熱処理で生成される化合物５５，５６と、これらの化合物５５，５６間に残るアルミニウム膜５３と、は所定溶液を用いて除去可能であるため、後の工程において除去されてもよいし、製品として炭化珪素半導体装置４０内に残っていてもよい。
【0100】
また、図１９に示すように、ニッケル膜５４中のニッケル原子もアルミニウム膜５３内へ熱拡散６４されるが、アルミニウム膜５３の厚さｔ１を範囲で厚い状態とすることで、ニッケル膜５４から熱拡散６４されたニッケル原子と、半導体基板３０から熱拡散６１されたシリコン原子と、が反応しない程度に、半導体基板３０とニッケル膜５４とを離すことができる。すなわち、ステップＳ６の処理において、ニッケル膜５４中のニッケル原子と半導体基板３０中のシリコン原子との化合物は形成されない。
【0101】
一方、アルミニウム膜５３の厚さｔ１が範囲未満の薄い状態である場合、ステップＳ６の熱処理においてｐ+型コンタクト領域１４を形成することができない。その理由は、次の通りである。図２１に示すように、参照例では、ステップＳ６の熱処理においてｐ+型コンタクト領域１４を形成するための材料膜として半導体基板３０のおもて面上に堆積したアルミニウム膜５３’の厚さｔ１’が本実施の形態１のアルミニウム膜５３の厚さｔ１の範囲の下限値未満となる薄い状態である。
【0102】
参照例においても、ステップＳ６の熱処理において、半導体基板３０、アルミニウム膜５３’およびニッケル膜５４’間での各熱拡散６１’〜６４’が実施の形態１と同様に生じる。すなわち、図２２に示すように、半導体基板３０中のシリコン原子がアルミニウム膜５３’内へ熱拡散６１’される。アルミニウム膜５３’中のアルミニウム原子が半導体基板３０内およびニッケル膜５４’内へそれぞれ熱拡散６２’，６３’される。ニッケル膜５４’中のニッケル原子がアルミニウム膜５３’内へ熱拡散６４’される。
【0103】
これらアルミニウム膜５３’内へのシリコン原子およびニッケル原子の熱拡散６１’，６４’により、図２３に示すように、半導体基板３０のおもて面上に、アルミニウム−ニッケル−シリコン（Ａｌ−Ｎｉ−Ｓｉ）化合物５５’が生成され、半導体基板３０中の余剰の炭素（図２３には析出Ｃと記載）が析出する。アルミニウム−ニッケル−シリコン化合物５５’内には、後述するステップＳ８の高温熱処理でニッケルシリサイドが形成され、半導体基板３０との低抵抗なオーミック結合が形成される。
【0104】
このように、参照例では、ニッケル膜５４’中のニッケル原子と半導体基板３０中のシリコン原子とでアルミニウム−ニッケル−シリコン化合物５５’が生成されるため、ｐ+型コンタクト領域１４が形成されない。また、アルミニウム−ニッケル−シリコン化合物５５’は半導体基板３０の内部に食い込むように生成されるため、その後のステップＳ７の処理で除去することができない。符号５６’は、ステップＳ６の熱処理で生成されるニッケルアルミニウム化合物であり、実施の形態１のニッケルアルミニウム化合物５６と同様に除去可能である。
【0105】
ステップＳ６の熱処理温度は、例えば６００℃以上７００℃以下程度であることが好ましい。その理由は、次の通りである。ステップＳ６の熱処理温度が７００℃を超える場合、ニッケルアルミニウム化合物５６と、シリコン酸化（ＳｉＯ2）膜である層間絶縁膜１７と、が反応して、ニッケル、シリコン、酸素およびアルミニウムからなる化合物が生成される。このニッケル、シリコン、酸素およびアルミニウムからなる化合物は、逆方向バイアス時にリーク不良の原因となるからである。
【0106】
ステップＳ６の熱処理温度が６００℃未満である場合、アルミニウム膜５３中のアルミニウム原子が半導体基板３０内へ熱拡散６２されない。金属積層膜５２は所定溶液を用いて除去可能であり、後述するステップＳ７の処理においてすべて除去される。このため、ステップＳ６以降の処理において、ステップＳ６の熱処理温度以上の熱処理が行われたとしてもｐ+型コンタクト領域１４が形成されず、チタン膜３１とのオーミック接合が得られないからである。
【0107】
次に、図１６に示すように、層間絶縁膜１７上、および層間絶縁膜１７の開口部１７ａ’内に残る余剰の金属膜を除去する（ステップＳ７：第７工程）。余剰の金属膜とは、アルミニウムシリコン化合物５５、ニッケルアルミニウム化合物５６、および、ステップＳ６の熱処理後に残るアルミニウム膜５３である。ステップＳ７の処理においては、例えば燐硝酢酸を用いたウェットエッチングであってもよい。半導体基板３０のおもて面上にアルミニウムシリコン化合物５５が残ってもよい。
【0108】
次に、例えば１０００℃程度の熱処理により半導体基板３０をアニールする（ステップＳ８）。ステップＳ８の熱処理により、ステップＳ６の熱処理時に半導体基板３０内に熱拡散６２させたアルミニウム原子が活性化される。次に、図１７に示すように、フォトリソグラフィおよびエッチングにより層間絶縁膜１７を深さ方向に貫通するコンタクトホール１７ａおよびコンタクトホール１７ｂ（図３参照）を形成し、エッジ終端領域２０における半導体基板３０のおもて面のみを覆うように層間絶縁膜１７を残す（ステップＳ９：第８工程）。
【0109】
ステップＳ９の処理において、層間絶縁膜１７の、活性領域１０とエッジ終端領域２０との境界付近から内側の部分をすべて除去してコンタクトホール１７ａを形成し、当該コンタクトホール１７ａに、活性領域１０における半導体基板３０のおもて面のほぼ全面を露出させる。層間絶縁膜１７の、活性領域１０とエッジ終端領域２０との境界から内側の部分は、ｐ+型コンタクト領域１４の形成時に、ｐ型領域１３以外の部分を覆うマスクとして用いた部分である。
【0110】
コンタクトホール１７ａには、すべてのｐ+型コンタクト領域１４と、隣り合うｐ+型コンタクト領域１４間におけるｎ-型ドリフト領域１２と、ＦＬＲ２１の一部と、が露出される。ｐ+型コンタクト領域１４の幅ｗ２がｐ型領域１３の幅ｗ１未満である場合、コンタクトホール１７ａには、さらに、ｐ型領域１３の、ｐ+型コンタクト領域１４とｎ-型ドリフト領域１２とに挟まれた部分が露出される。コンタクトホール１７ｂには、ｎ+型チャネルストッパー領域２４を露出させる。
【0111】
次に、図１７に示すように、例えばスパッタリング等の物理気相成長法（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、層間絶縁膜１７の表面から、コンタクトホール１７ａ内における半導体基板３０のおもて面までの全面にチタン膜３１を形成する。次に、フォトリソグラフィおよびエッチングにより、チタン膜３１をコンタクトホール１７ａ内にのみ残す（ステップＳ１０：第９工程）。チタン膜３１は、コンタクトホール１７ａ内から層間絶縁膜１７上に延在していてもよい。
【0112】
次に、例えば５００℃程度の温度で１０分間程度の熱処理によりチタン膜３１をシンタリングする（ステップＳ１１）。ステップＳ１１の熱処理により、チタン膜３１とｎ-型ドリフト領域１２とのショットキー接合が形成され、チタン膜３１とｐ+型コンタクト領域１４とのオーミック接合が形成される。すなわち、チタン膜３１は、ｎ-型ドリフト領域１２にショットキー接合するショットキー電極と、ｐ+型コンタクト領域１４にオーミック接合するオーミック電極と、を兼ねる。
【0113】
上述したステップＳ７の処理でコンタクトホール１７ａ内における半導体基板３０のおもて面上にアルミニウムシリコン化合物５５が残っている場合、アルミニウムシリコン化合物５５上にチタン膜３１が形成される。この場合、ステップＳ１１の熱処理によってチタン膜３１中からアルミニウムシリコン化合物５５内に熱拡散されたチタン原子とアルミニウムシリコン化合物５５との反応により生成された化合物と、ｐ+型コンタクト領域１４と、のオーミック接合が形成される。
【0114】
次に、例えばスパッタリング等の物理気相成長法により、チタン膜３１の表面から、層間絶縁膜１７の表面および、コンタクトホール１７ｂ内における半導体基板３０のおもて面までの全面に、例えば５μｍ程度の厚さのアルミニウム合金膜を形成する（第９工程）。次に、フォトリソグラフィおよびエッチングにより当該アルミニウム合金膜を選択的に除去して、おもて面電極１６となるアルミニウム合金膜３２としてチタン膜３１の表面に残し、かつチャネルストッパー電極２５としてコンタクトホール１７ｂ内に残す。
【0115】
次に、半導体基板３０を裏面側から研削していき、炭化珪素半導体装置４０として用いる製品厚さの位置まで研削する。次に、例えばスパッタリング等の物理気相成長法により、半導体基板３０の裏面（ｎ+型出発基板１１の裏面）の全面に裏面電極１９を形成する（第１０工程）。その後、半導体ウエハをダイシング（切断）して個々のチップ状に個片化することで、図１，３，４に示す炭化珪素半導体装置４０が完成する。
【0116】
次に、実施の形態１にかかる炭化珪素半導体装置４０のコンタクト抵抗について検証した。図２４は、実施例のコンタクト抵抗特性を示す特性図である。上述した実施の形態１にかかる炭化珪素半導体装置４０の製造方法にしたがい、ショットキー電極として機能するチタン膜３１にオーミック接合するｐ+型コンタクト領域１４を有する炭化珪素ダイオードを作製した（以下、実施例とする）。この実施例のコンタクト抵抗を測定した結果を図２４に示す。
【0117】
また、図２４には、比較例１，２のコンタクト抵抗の測定結果も示す。比較例１が実施例と異なる点は、上述した実施の形態１にかかる炭化珪素半導体装置４０の製造方法のうちのステップＳ４〜Ｓ８の処理を行っていない点である。図２４中の比較例１の括弧内に記載されたチタン（Ｔｉ）とは、比較例１のショットキー電極の材料である。比較例２が実施例と異なる点は、上述した実施の形態１にかかる炭化珪素半導体装置４０の製造方法のステップＳ５の処理においてニッケル膜５４のみを堆積した点である。
【0118】
図２４に示す結果より、実施例は、ステップＳ４〜Ｓ８の熱処理を行わない比較例１、および、ステップＳ６の熱処理でアルミニウム膜５３を材料として用いない比較例２と比べて、コンタクト抵抗が低いことが確認された。実施例おいては、ステップＳ６の処理においてアルミニウム膜５３からのアルミニウム原子の熱拡散で形成されたｐ+型コンタクト領域１４と、ショットキー電極として機能するチタン膜３１と、のオーミック接合が形成されることで、低コンタクト抵抗化を図ることができると推測される。
【0119】
次に、実施の形態１にかかる炭化珪素半導体装置４０のコンタクト抵抗とサージ電流（ＩＦＳＭ）耐量との関係について検証した。図２５は、実施例のコンタクト抵抗とサージ電流耐量との関係を示す特性図である。上述した実施例のコンタクト抵抗とサージ電流耐量との関係を示す測定点群Ｃを図２５に示す。
【0120】
実施例の測定点群Ｃのサージ電流耐量は、従来例の測定点群Ｄのサージ電流耐量を１とした比率で示している。従来例の測定点群Ｄは、オーミック電極となるニッケルシリサイド膜１３１を有する従来構造の炭化珪素ダイオードの測定点である（図２９，３０参照）。従来例の測定点群Ｅは、オーミック電極となるニッケルシリサイド膜を有していない従来構造の炭化珪素ダイオード（不図示）の測定点である。図２５には、従来例のコンタクト抵抗とサージ電流耐量との関係を示す測定点群Ｄ，Ｅも示す。
【0121】
図２５に示す結果より、実施例においては、半導体基板３０にオーミック接合するニッケルシリサイド膜を有していなくても、ニッケルシリサイド膜１３１を有する従来例と比べて低コンタクト抵抗で、かつ高いサージ電流耐量が得られることが確認された。その理由は、実施例においては、ステップＳ６の処理においてアルミニウム膜５３からのアルミニウム原子の熱拡散で形成されたｐ+型コンタクト領域１４がチタン膜３１にオーミック接合しているからであると推測される。
【0122】
図２６は、実施例のオーミック接合付近を観察した状態を模式的に示す断面図である。図２６には、実施例のチタン膜３１とｐ+型コンタクト領域１４との界面付近を走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）により観察した状態を模式的に示す。
【0123】
図２６に示す結果から、実施例には、チタン膜３１と半導体基板３０との間にニッケルシリサイド膜が存在しないことが確認された。したがって、実施例においては、従来構造でニッケルシリサイド膜１３１を形成する際に析出する余剰の炭素１３１ａに起因する問題が生じないことがわかる。
【0124】
以上、説明したように、実施の形態１によれば、半導体基板のおもて面の全面を覆うように形成した層間絶縁膜に複数の開口部を形成し、層間絶縁膜の各開口部にそれぞれＪＢＳ構造を構成するｐ型領域を露出させる。そして、層間絶縁膜の各開口部においてそれぞれ半導体基板のおもて面に接するようにアルミニウム膜およびニッケル膜を順に積層した後、熱処理によりアルミニウム膜中のアルミニウム原子を半導体基板内へ熱拡散させる。これにより、ＪＢＳ構造を構成するｐ型領域の表面領域のみに自己整合的にｐ+型コンタクト領域を形成することができる。
【0125】
このｐ+型コンタクト領域により、ショットキー電極として機能するチタン膜との十分に低抵抗なオーミック接合を形成することができるため、チタン膜とＪＢＳ構造を構成するｐ型領域とのオーミック性を向上させることができ、サージ電流耐量を向上させることができる。また、実施の形態１によれば、ｐ+型コンタクト領域の形成時、シリサイドが生成されないため、余剰の炭素も析出されない。さらに、ｐ+型コンタクト領域の形成に材料として用いた金属積層膜は、おもて面電極形成前に除去される。したがって、半導体基板のおもて面におもて面電極をステップカバレッジよく形成することができる。
【0126】
また、実施の形態１によれば、ＪＢＳ構造を構成するｐ型領域の表面領域のみに自己整合的にｐ+型コンタクト領域を形成することができるため、ＪＢＳ構造を構成する隣り合うｐ型領域間におけるｎ-型ドリフト領域の全面にチタン膜とのショットキー接合を形成することができる。これによって、半導体チップ面内においてｎ-型ドリフト領域とチタン膜との全接合面積で実現可能な低順方向電圧を実現することができる。したがって、ＳＢＤ構造による低い順方向電圧を維持するとともに、ＪＢＳ構造を構成するｐ型領域の表面領域のｐ+型コンタクト領域によりサージ電流耐量を向上させることができる。
【0127】
また、実施の形態１によれば、アルミニウム膜からのアルミニウム原子の熱拡散によりｐ+型コンタクト領域を形成するため、当該ｐ+型コンタクト領域をイオン注入により形成する場合と比べて製造時間を大幅に短縮することができ、炭化珪素半導体装置の量産に有用である。また、当該ｐ+型コンタクト領域をイオン注入で形成しないため、半導体基板のおもて面にイオン注入による表面荒れが生じない。表面荒れとは、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）による平均表面粗さ（Ｒａ）
の測定で０．２ｎｍ以上の凹凸が生じている状態である。
【0128】
（実施の形態２）
次に、実施の形態２にかかる炭化珪素半導体装置の構造について説明する。図２７，２８は、実施の形態２にかかる炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトの一例を示す平面図である。図２７，２８では、それぞれｐ型領域７２，７４をハッチングで示す。
【0129】
実施の形態２にかかる炭化珪素半導体装置７０，７０’は、ＪＢＳ構造を構成するｐ型領域７２，７４を半導体基板（半導体チップ）３０のおもて面側から見たレイアウトが実施の形態１にかかる炭化珪素半導体装置４０と異なる。ｐ型領域７２，７４とおもて面電極（不図示：図３の符号１６に相当）との間に、実施の形態１と同様に、おもて面電極の最下層であるチタン膜（不図示：図３の符号３１に相当）にオーミック接合するｐ+型コンタクト領域（不図示：図３の符号１４に相当）が配置されている。
【0130】
したがって、図示省略するが、おもて面電極の最下層であるチタン膜にオーミック接合するｐ+型コンタクト領域のレイアウトはｐ型領域７２，７３と同様である。実施の形態２において、おもて面電極の最下層であるチタン膜にオーミック接合するｐ+型コンタクト領域は、おもて面電極とワイヤー（不図示：図２の符号４２に相当）との接合部の直下においてチタン膜との接合面積が最も大きく、おもて面電極とワイヤーとの接合部から離れた位置に配置されるほどチタン膜との接合面積が小さくなっている。
【0131】
具体的には、図２７に示す実施の形態２にかかる炭化珪素半導体装置７０においては、例えば、おもて面電極とワイヤーとの接合部（活性領域１０の中央）の直下に、略矩形状の平面形状でｐ型領域７１が配置されている。ＪＢＳ構造を構成するｐ型領域７２は、ｐ型領域７１を囲む略矩形状の平面形状で、活性領域１０の中央を基準とした同心円状に複数配置されている。すべてのｐ型領域７２は、例えば、半導体基板３０のおもて面に平行な方向にｐ型領域７１からＦＬＲ２１に達する略直線状に延在するｐ型領域７３によって電気的に接続されている。
【0132】
ｐ型領域７１〜７３と半導体基板３０のおもて面との間に、これらｐ型領域７１〜７３に接して、ｐ型領域７１〜７３と同じ平面形状および同じレイアウトでｐ+型コンタクト領域が配置されている。このｐ+型コンタクト領域は、実施の形態１と同様に、おもて面電極の最下層のチタン膜とのオーミック接合を形成する。また、当該ｐ+型コンタクト領域間におけるｎ-型ドリフト領域１２は、実施の形態１と同様に、おもて面電極の最下層のチタン膜とのショットキー接合を形成する。
【0133】
図２８に示す実施の形態２にかかる炭化珪素半導体装置７０’においては、ｎ-型ドリフト領域１２は、活性領域１０において、例えば互いに離れた略矩形状に半導体基板３０のおもて面に露出されている。ｎ-型ドリフト領域１２の、半導体基板３０のおもて面に露出された部分（以下、ｎ-型ドリフト領域１２の露出部とする）は、ボンディングパッドとアルミニウムワイヤーとの接合部の直下には配置されていない。ｎ-型ドリフト領域１２の露出部は、ボンディングパッドとアルミニウムワイヤーとの接合部から離れるほど密に配置されている。ｎ-型ドリフト領域１２の露出部は、実施の形態１と同様に、おもて面電極の最下層のチタン膜とのショットキー接合を形成する。
【0134】
ＪＢＳ構造を構成するｐ型領域７４は、ｎ-型ドリフト領域１２の露出部の周囲を囲むように、活性領域１０における半導体基板３０のおもて面の全面に配置されている。ｐ型領域７４の外周はＦＬＲ２１に接していてもよい。図示省略するが、ＪＢＳ構造を構成するｐ型領域７４と半導体基板３０のおもて面との間に、実施の形態１と同様に、ｐ型領域７４に接して、かつｐ型領域７４と同じ平面形状および同じレイアウトでｐ+型コンタクト領域（不図示：図３の符号１４に相当）が配置されている。このｐ+型コンタクト領域は、実施の形態１と同様に、おもて面電極を構成するチタン膜とのオーミック接合を形成する。
【0135】
実施の形態２にかかる炭化珪素半導体装置７０，７０’の製造方法は、実施の形態１にかかる炭化珪素半導体装置４０の製造方法（図６〜２０参照）と同様である。このため、おもて面電極を構成するチタン膜とのオーミック接合を形成するｐ+型コンタクト領域が半導体基板３０に微細パターンで配置される場合であっても、実施の形態１と同様に、ドライエッチングにより層間絶縁膜に形成した開口部に自己整合的に当該ｐ+型コンタクト領域を形成することができる。
【0136】
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、一般的に、ボンディングパッドとアルミニウムワイヤーとの接合部の直下で最も電流密度が大きくなり、発熱が多くなる傾向にある。実施の形態２によれば、ボンディングパッドとアルミニウムワイヤーとの接合部の直下にｐ+型コンタクト領域が配置されていることで、ボンディングパッドとアルミニウムワイヤーとの接合部の直下で、おもて面電極とｐ+型コンタクト領域とのオーミック接合面積が大きくなっている。これによって、最も電流密度が大きい箇所でのサージ電流耐量を大きくすることができ、半導体チップ全体のサージ電流耐量を向上させることができる。
【0137】
また、実施の形態２によれば、半導体基板の外周側へ向かうほど、おもて面電極とｐ+型コンタクト領域とのオーミック接合の接合面積が小さくなっている。このため、ボンディングパッドとアルミニウムワイヤーとの接合部の直下でのオーミック接合面積を大きくしてサージ電流耐量を向上させたとしても、半導体チップ全体でのショットキー接合面積を維持することができ、半導体チップ全体の順方向電圧を維持することができる。したがって、半導体基板１３０のおもて面側にショットキー接合とｐｎ接合とを混在させたＪＢＳ構造の炭化珪素ダイオードであって、所定の低順方向電圧を維持するとともに、サージ電流耐量を向上させることができる。
【0138】
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。
【産業上の利用可能性】
【0139】
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。
【符号の説明】
【0140】
１０ 活性領域
１１ ｎ+型出発基板
１２ ｎ-型ドリフト領域
１３ ＪＢＳ構造を構成するｐ型領域
１３ａ ＪＢＳ構造を構成するｐ型領域の不純物濃度分布
１４ ｐ+型コンタクト領域
１４ａ ｐ+型コンタクト領域の不純物濃度分布
１５ 半導体基板のおもて面の凹部
１６ おもて面電極
１７ 層間絶縁膜
１７ａ，１７ｂ コンタクトホール
１７ａ’ 層間絶縁膜の開口部
１８ パッシベーション膜
１８ａ パッシベーション膜の開口部
１９ 裏面電極
２０ エッジ終端領域
２１ フィールドリミッティングリング
２２ ＪＴＥ構造を構成するｐ-型領域
２３ ＪＴＥ構造を構成するｐ--型領域
２４ ｎ+型チャネルストッパー領域
２５ チャネルストッパー電極
３０ 半導体基板
３１ チタン膜
３２ アルミニウム合金膜
４０ 炭化珪素半導体装置
４１ ボンディングパッド
４２ ボンディングパッドとアルミニウムワイヤーとの接合部
５１ カーボン保護膜
５２ 金属積層膜
５３ アルミニウム膜
５４ ニッケル膜
５５ アルミニウムシリコン化合物
５６ ニッケルアルミニウム化合物
６１〜６４ 熱拡散
７０，７０’ 炭化珪素半導体装置
７１〜７４ ｐ型領域
ｄ１ ＪＢＳ構造を構成するｐ型領域の、半導体基板のおもて面からの深さ
ｄ２ ｐ+型コンタクト領域の、半導体基板のおもて面からの深さ
ｄ３ 半導体基板のおもて面の凹部の深さ
ｗ１ ＪＢＳ構造を構成するｐ型領域の幅
ｗ２ ｐ+型コンタクト領域の幅
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】

【手続補正書】
【提出日】2020年11月10日
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
炭化珪素からなる半導体基板の内部に、前記半導体基板の第１主面をなす第１導電型領域を形成する第１工程と、
前記半導体基板の第１主面側において前記第１導電型領域の表面領域に、第２導電型領域を選択的に形成する第２工程と、
前記半導体基板の第１主面に、前記第１導電型領域および前記第２導電型領域を覆う層間絶縁膜を形成する第３工程と、
前記層間絶縁膜を選択的に除去して、前記第２導電型領域を露出する開口部を形成する第４工程と、
前記層間絶縁膜の前記開口部に、前記半導体基板の第１主面に接するアルミニウム膜、および前記アルミニウム膜を覆うキャップ膜を順に積層した金属積層膜を形成する第５工程と、
第１熱処理により、前記アルミニウム膜と前記半導体基板との接触箇所から前記アルミニウム膜中のアルミニウム原子を前記第２導電型領域へ熱拡散させて、前記第２導電型領域の表面領域に、前記第２導電型領域よりも不純物濃度の高い第２導電型高濃度領域を形成する第６工程と、
前記第６工程の後、前記金属積層膜を除去する第７工程と、
前記第７工程の後、前記層間絶縁膜を選択的に除去してコンタクトホールを形成する第８工程と、
前記第１導電型領域に接触して前記第１導電型領域とショットキー接合し、かつ前記第２導電型高濃度領域に接触して前記第２導電型高濃度領域とオーミック接合するチタン膜と、アルミニウムを含む金属膜と、を前記コンタクトホールの内部において前記半導体基板の第１主面上に順に積層して第１電極を形成する第９工程と、
前記半導体基板の第２主面に第２電極を形成する第１０工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。
【請求項2】
前記第４工程では、ドライエッチングにより前記層間絶縁膜を選択的に除去して、前記開口部を形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項3】
前記第５工程では、前記アルミニウム膜の厚さを５０ｎｍ以上１５０ｎｍ以下とすることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項4】
前記第５工程では、前記アルミニウム膜の厚さを８０ｎｍ以上１２０ｎｍ以下とすることを特徴とする請求項３に記載の炭化珪素半導体装置の製造方法。
【請求項5】
前記第２工程では、前記第２導電型領域の不純物濃度を１×１０１８／ｃｍ３以上２×１０１９／ｃｍ３以下とし、
前記第６工程では、前記第２導電型高濃度領域の不純物濃度を３×１０２０／ｃｍ３以上とすることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項6】
前記キャップ膜が、ニッケル、チタンおよびモリブデンのいずれかであることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項7】
前記第６工程では、前記キャップ膜を構成する元素が前記第２導電型高濃度領域に含まれないように、前記第２導電型高濃度領域を形成することを特徴とする請求項１〜６のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項8】
炭化珪素からなる半導体基板と、
前記半導体基板の内部に設けられ、前記半導体基板の第１主面に露出された第１導電型領域と、
前記半導体基板の第１主面と前記第１導電型領域との間に、前記第１導電型領域に接して選択的に設けられた第２導電型領域と、
前記半導体基板の第１主面と前記第２導電型領域との間に、前記第２導電型領域に接して設けられた、前記第２導電型領域よりも不純物濃度の高い第２導電型高濃度領域と、
前記半導体基板の第１主面に設けられ、底面に前記第２導電型高濃度領域を露出する凹部と、
前記第１導電型領域に接触して前記第１導電型領域とショットキー接合し、かつ前記凹部の底面で前記第２導電型高濃度領域に接触して前記第２導電型高濃度領域とオーミック接合するチタン膜と、アルミニウムを含む金属膜と、を前記半導体基板の第１主面上に順に積層してなる第１電極と、
前記半導体基板の第２主面に設けられた第２電極と、
を備え、
前記第２導電型高濃度領域は、前記凹部の底面でピーク濃度を示し、前記凹部の底面から深さ方向に離れるにしたがって不純物濃度が低くなる不純物濃度分布を有することを特徴とする炭化珪素半導体装置。
【請求項9】
前記第２導電型高濃度領域の不純物はアルミニウムであることを特徴とする請求項８に記載の炭化珪素半導体装置。
【請求項10】
前記第２導電型高濃度領域は、前記第２導電型領域と同じ幅を有することを特徴とする請求項８に記載の炭化珪素半導体装置。
【請求項11】
前記第２導電型領域の不純物濃度は、１×１０１８／ｃｍ３以上２×１０１９／ｃｍ３以下であり、
前記第２導電型高濃度領域の不純物濃度は、３×１０２０／ｃｍ３以上であることを特徴とする請求項８に記載の炭化珪素半導体装置。
【請求項12】
前記第１電極と前記半導体基板との間および前記第１電極の内部にシリサイドを含まないことを特徴とする請求項８に記載の炭化珪素半導体装置。
【請求項13】
前記第２導電型高濃度領域は、前記第１電極とワイヤーとの接合部の直下において前記チタン膜との接合面積が最も大きく、前記接合部から離れた位置に配置されるほど前記チタン膜との接合面積が小さくなっていることを特徴とする請求項８〜１２のいずれか一つに記載の炭化珪素半導体装置。

【手続補正書】
【提出日】2021年6月29日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】００９８
【補正方法】変更
【補正の内容】
【0098】
また、図１９，２０に示すように、アルミニウム膜５３中のアルミニウム原子が半導体基板３０内へ熱拡散６２されることで、アルミニウム膜５３との接触箇所において半導体基板３０のおもて面の表面領域にｐ+型コンタクト領域１４が自己整合的に形成される。炭化珪素からなる半導体基板３０内にはいずれの方向にもアルミニウム原子が熱拡散されにくいため、ｐ型領域１３の表面領域に浅い深さｄ３で、アルミニウム膜５３から熱拡散６２されたアルミニウム原子が高不純物濃度に導入されてなるｐ+型コンタクト領域１４が形成される。また、ｐ+型コンタクト領域１４に、キャップ膜を構成する元素であるニッケルは含まれていない。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】０１０３
【補正方法】変更
【補正の内容】
【0103】
これらアルミニウム膜５３’内へのシリコン原子およびニッケル原子の熱拡散６１’，６４’により、図２３に示すように、半導体基板３０のおもて面上に、アルミニウム−ニッケル−シリコン（Ａｌ−Ｎｉ−Ｓｉ）化合物５５’が生成され、半導体基板３０中の余剰の炭素（図２３には析出Ｃと記載）が析出する。アルミニウム−ニッケル−シリコン化合物５５’内には、後述するステップＳ８の高温熱処理でニッケルシリサイドが形成され、半導体基板３０との低抵抗なオーミック接合が形成される。
【国際調査報告】

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.