ホーム > 特許ランキング > インテル コーポレイション
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】特表2015-534728(P2015-534728A)
(43)【公表日】2015年12月3日
(54)【発明の名称】集積受動デバイスを有する回路基板
(51)【国際特許分類】
H05K 1/02 20060101AFI20151106BHJP
H01L 23/12 20060101ALI20151106BHJP
H05K 1/16 20060101ALI20151106BHJP
【ＦＩ】
H05K1/02 N
H01L23/12 B
H05K1/16 E
【審査請求】有
【予備審査請求】未請求
【全頁数】18
(21)【出願番号】特願2015-532191(P2015-532191)
(86)(22)【出願日】2013年10月24日
(85)【翻訳文提出日】2015年3月17日
(86)【国際出願番号】US2013066654
(87)【国際公開番号】WO2014070586
(87)【国際公開日】20140508
(31)【優先権主張番号】13/664,264
(32)【優先日】2012年10月30日
(33)【優先権主張国】US
(81)【指定国】
AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JP,KE,KG,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LT,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＧＳＭ
(71)【出願人】
【識別番号】593096712
【氏名又は名称】インテル コーポレイション
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100091214
【弁理士】
【氏名又は名称】大貫 進介
(72)【発明者】
【氏名】フセイン，エムディー アルタフ
(72)【発明者】
【氏名】ジャオ，ジン
(72)【発明者】
【氏名】ヴュ，ジョン ティー．
【テーマコード（参考）】
4E351
5E338
【Ｆターム（参考）】
4E351AA03
4E351BB03
4E351BB05
4E351BB09
4E351GG06
5E338AA03
5E338AA16
5E338BB75
5E338CC04
5E338CD02
5E338CD32
5E338EE11
(57)【要約】
本開示の実施形態は、例えばインダクタ、キャパシタ、抵抗などの、集積された受動デバイスを有する回路基板、並びに関連する技術及び構成に向けられる。一実施形態において、装置は、第１の表面と該第１の表面の反対側の第２の表面とを有する回路基板と、前記回路基板に集積された受動デバイスであり、ダイの電力と結合するように構成された入力端子と、前記入力端子と電気的に結合された出力端子と、前記回路基板の前記第１の表面と前記第２の表面との間に配置され、且つ前記入力端子と前記出力端子との間で前記電力をルーティングするように前記入力端子及び前記出力端子と結合された電気ルーティング機構とを有する受動デバイスとを有し、前記入力端子は、前記ダイを含んだダイパッケージアセンブリのはんだボール接続を受けるように構成された表面を含む。他の実施形態も記載され及び／又は特許請求される。
【特許請求の範囲】
【請求項1】
第１の表面と該第１の表面の反対側の第２の表面とを有する回路基板と、
前記回路基板に集積された受動デバイスであり、
ダイの電力と結合するように構成された入力端子と、
前記入力端子と電気的に結合された出力端子と、
前記回路基板の前記第１の表面と前記第２の表面との間に配置され、且つ前記入力端子と前記出力端子との間で前記電力をルーティングするように前記入力端子及び前記出力端子と結合された電気ルーティング機構と
を有する受動デバイスと、
を有し、前記入力端子は、前記ダイを含んだダイパッケージアセンブリのはんだボール接続を受けるように構成された表面を含む、
装置。
前記回路基板に集積された受動デバイスであり、
ダイの電力と結合するように構成された入力端子と、
前記入力端子と電気的に結合された出力端子と、
前記回路基板の前記第１の表面と前記第２の表面との間に配置され、且つ前記入力端子と前記出力端子との間で前記電力をルーティングするように前記入力端子及び前記出力端子と結合された電気ルーティング機構と
を有する受動デバイスと、
を有し、前記入力端子は、前記ダイを含んだダイパッケージアセンブリのはんだボール接続を受けるように構成された表面を含む、
装置。
【請求項2】
前記回路基板は、前記入力端子及び前記出力端子の表面を露出させる開口を有するソルダーレジスト層を有する、請求項１に記載の装置。
【請求項3】
前記入力端子及び前記出力端子は、前記ダイパッケージアセンブリのそれぞれのはんだボール接続を受けるように構成されたはんだパッドであり、
前記電気ルーティング機構は、前記入力端子と結合された第１のめっきスルーホール（ＰＴＨ）と、前記出力端子と結合された第２のＰＴＨとを含み、
前記回路基板はエポキシラミネート材料を含み、
前記ＰＴＨは前記エポキシラミネート材料を貫通し、且つ
前記電気ルーティング機構は金属を含む、
請求項２に記載の装置。
前記電気ルーティング機構は、前記入力端子と結合された第１のめっきスルーホール（ＰＴＨ）と、前記出力端子と結合された第２のＰＴＨとを含み、
前記回路基板はエポキシラミネート材料を含み、
前記ＰＴＨは前記エポキシラミネート材料を貫通し、且つ
前記電気ルーティング機構は金属を含む、
請求項２に記載の装置。
【請求項4】
前記受動デバイスの前記電気ルーティング機構は、前記入力端子と結合された入力部と、前記出力端子と結合された出力部とを有する第１の層を有し、且つ
前記入力部は、前記第１の層の面内で、前記出力部から電気絶縁されている、
請求項１乃至３の何れかに記載の装置。
前記入力部は、前記第１の層の面内で、前記出力部から電気絶縁されている、
請求項１乃至３の何れかに記載の装置。
【請求項5】
前記受動デバイスの前記電気ルーティング機構は更に、
前記第１の層の前記入力部と結合された第１のビア構造と、
前記第１の層の前記出力部と結合された第２のビア構造と、
前記第１のビア構造によって前記第１の層の前記入力部と電気的に結合され、且つ前記第２のビア構造によって前記第１の層の前記出力部と電気的に結合された第２の層と
を有する、請求項４に記載の装置。
前記第１の層の前記入力部と結合された第１のビア構造と、
前記第１の層の前記出力部と結合された第２のビア構造と、
前記第１のビア構造によって前記第１の層の前記入力部と電気的に結合され、且つ前記第２のビア構造によって前記第１の層の前記出力部と電気的に結合された第２の層と
を有する、請求項４に記載の装置。
【請求項6】
前記受動デバイスの前記電気ルーティング機構は更に、
前記第１の層と前記第２の層との間に配置された１つ以上の更なる層であり、前記第１のビア構造によって前記第１の層の前記入力部と電気的に結合され、且つ前記第２のビア構造によって前記第１の層の前記出力部と電気的に結合された、１つ以上の更なる層
を有する、請求項５に記載の装置。
前記第１の層と前記第２の層との間に配置された１つ以上の更なる層であり、前記第１のビア構造によって前記第１の層の前記入力部と電気的に結合され、且つ前記第２のビア構造によって前記第１の層の前記出力部と電気的に結合された、１つ以上の更なる層
を有する、請求項５に記載の装置。
【請求項7】
前記受動デバイスはインダクタである、請求項５に記載の装置。
【請求項8】
前記受動デバイスは、複数のインダクタのうちの１つであり、前記複数のインダクタの個々のインダクタが電気ルーティング機構及び入力端子を有し、前記個々のインダクタの前記入力端子が、列を成して配置されている、請求項５に記載の装置。
【請求項9】
前記受動デバイスはキャパシタであり、
前記出力端子は前記入力端子と容量結合され、且つ
前記電気ルーティング機構は、容量結合によって前記入力端子と前記出力端子との間で前記電力をルーティングするように構成される、
請求項４に記載の装置。
前記出力端子は前記入力端子と容量結合され、且つ
前記電気ルーティング機構は、容量結合によって前記入力端子と前記出力端子との間で前記電力をルーティングするように構成される、
請求項４に記載の装置。
【請求項10】
前記受動デバイスは抵抗であり、
前記出力端子は前記入力端子と抵抗結合され、且つ
前記電気ルーティング機構は、抵抗結合によって前記入力端子と前記出力端子との間で前記電力をルーティングするように構成される、
請求項４に記載の装置。
前記出力端子は前記入力端子と抵抗結合され、且つ
前記電気ルーティング機構は、抵抗結合によって前記入力端子と前記出力端子との間で前記電力をルーティングするように構成される、
請求項４に記載の装置。
【請求項11】
回路に集積された受動デバイスを製造する方法であって、
第１の表面と該第１の表面の反対側の第２の表面とを有する回路基板を形成することと、
前記回路基板を形成することの一部として、前記回路基板に集積された受動デバイスを形成することであり、前記受動デバイスは、
ダイの電力と結合するように構成された入力端子と、
前記入力端子と電気的に結合された出力端子と、
前記回路基板の前記第１の表面と前記第２の表面との間に配置され、且つ前記入力端子と前記出力端子との間で前記電力をルーティングするように前記入力端子及び前記出力端子と結合された電気ルーティング機構と
を有し、前記入力端子は、前記ダイを含んだダイパッケージアセンブリのはんだボール接続を受けるように構成された表面を含む、受動デバイスを形成することと、
を有する方法。
第１の表面と該第１の表面の反対側の第２の表面とを有する回路基板を形成することと、
前記回路基板を形成することの一部として、前記回路基板に集積された受動デバイスを形成することであり、前記受動デバイスは、
ダイの電力と結合するように構成された入力端子と、
前記入力端子と電気的に結合された出力端子と、
前記回路基板の前記第１の表面と前記第２の表面との間に配置され、且つ前記入力端子と前記出力端子との間で前記電力をルーティングするように前記入力端子及び前記出力端子と結合された電気ルーティング機構と
を有し、前記入力端子は、前記ダイを含んだダイパッケージアセンブリのはんだボール接続を受けるように構成された表面を含む、受動デバイスを形成することと、
を有する方法。
【請求項12】
前記回路基板を形成することの一部として、前記回路基板に集積された前記受動デバイスを形成することは、
前記回路基板の電気絶縁材料内に第１のビア構造を形成し、且つ
前記回路基板の前記電気絶縁材料内に第１のビア構造を形成する
ことによって、前記電気ルーティング機構を形成することを有する、請求項１１に記載の方法。
前記回路基板の電気絶縁材料内に第１のビア構造を形成し、且つ
前記回路基板の前記電気絶縁材料内に第１のビア構造を形成する
ことによって、前記電気ルーティング機構を形成することを有する、請求項１１に記載の方法。
【請求項13】
前記第１のビア構造及び前記第２のビア構造は、めっきスルーホール（ＰＴＨ）である、請求項１２に記載の方法。
【請求項14】
前記回路基板を形成することの一部として、前記回路基板に集積された前記受動デバイスを形成することは更に、入力部と出力部とを有する第１の層を形成することによって、前記電気ルーティング機構を形成することを有し、前記入力部は前記第１のビア構造と結合され、前記出力部は前記第２のビア構造と結合され、且つ前記入力部は、前記第１の層の面内で前記出力部から電気絶縁される、請求項１２又は１３に記載の方法。
【請求項15】
前記回路基板を形成することの一部として、前記回路基板に集積された前記受動デバイスを形成することは更に、
前記第１の層の前記入力部の上に前記入力端子を形成することと、
前記第１の層の前記出力部の上に前記出力端子を形成することと
を有する、請求項１４に記載の方法。
前記第１の層の前記入力部の上に前記入力端子を形成することと、
前記第１の層の前記出力部の上に前記出力端子を形成することと
を有する、請求項１４に記載の方法。
【請求項16】
前記回路基板を形成することは、前記入力端子及び前記出力端子を露出させる開口を有するソルダーレジスト層を形成することを有する、請求項１５に記載の方法。
【請求項17】
前記回路基板を形成することの一部として、前記回路基板に集積された前記受動デバイスを形成することは更に、第２の層を形成することによって、前記電気ルーティング機構を形成することを有し、前記第２の層は、前記第１のビア構造によって前記第１の層の前記入力部と電気的に結合され、且つ前記第２のビア構造によって前記第１の層の前記出力部と電気的に結合される、請求項１４に記載の方法。
【請求項18】
前記受動デバイスの前記電気ルーティング機構を形成することは更に、前記第１の層と前記第２の層との間に配置される１つ以上の更なる層を形成することを有し、前記１つ以上の更なる層は、前記第１のビア構造によって前記第１の層の前記入力部と電気的に結合され、且つ前記第２のビア構造によって前記第１の層の前記出力部と電気的に結合される、請求項１７に記載の方法。
【請求項19】
集積回路（ＩＣ）パッケージアセンブリであって、
第１の表面と該第１の表面の反対側の第２の表面とを有する回路基板であり、当該回路基板は、当該回路基板に集積された受動デバイスを含み、該受動デバイスは、
ダイの電力と結合される入力端子と、
前記入力端子と電気的に結合された出力端子と、
当該回路基板の前記第１の表面と前記第２の表面との間に配置され、且つ前記入力端子と前記出力端子との間で前記電力をルーティングするように前記入力端子及び前記出力端子と結合された電気ルーティング機構と
を有する、回路基板と、
前記ダイを含んだダイパッケージアセンブリであり、当該ダイパッケージアセンブリは前記回路基板と結合され、前記入力端子が、はんだボールによって当該ダイパッケージアセンブリに結合された表面を含む、ダイパッケージアセンブリと、
を有するアセンブリ。
第１の表面と該第１の表面の反対側の第２の表面とを有する回路基板であり、当該回路基板は、当該回路基板に集積された受動デバイスを含み、該受動デバイスは、
ダイの電力と結合される入力端子と、
前記入力端子と電気的に結合された出力端子と、
当該回路基板の前記第１の表面と前記第２の表面との間に配置され、且つ前記入力端子と前記出力端子との間で前記電力をルーティングするように前記入力端子及び前記出力端子と結合された電気ルーティング機構と
を有する、回路基板と、
前記ダイを含んだダイパッケージアセンブリであり、当該ダイパッケージアセンブリは前記回路基板と結合され、前記入力端子が、はんだボールによって当該ダイパッケージアセンブリに結合された表面を含む、ダイパッケージアセンブリと、
を有するアセンブリ。
【請求項20】
前記受動デバイスは、前記回路基板のダイシャドウ領域に配置され、
前記ダイパッケージアセンブリは、はんだボールを用いて前記回路基板と結合され、且つ
前記回路基板は、前記入力端子と一致する開口を有するソルダーレジスト層を含む、
請求項１９に記載のアセンブリ。
前記ダイパッケージアセンブリは、はんだボールを用いて前記回路基板と結合され、且つ
前記回路基板は、前記入力端子と一致する開口を有するソルダーレジスト層を含む、
請求項１９に記載のアセンブリ。
【発明の詳細な説明】
【技術分野】
【0001】
本開示の実施形態は、概して集積回路の分野に関し、より具体的には、例えばインダクタ、キャパシタ、抵抗などの集積された受動デバイスを有する回路基板、並びに関連する技術及び構成に関する。
【背景技術】
【0002】
現在、例えばインダクタ、キャパシタ及び抵抗などの受動デバイスは、回路基板とは別に製造され、回路基板の製造後に、例えば表面実装技術（Surface Mount Technology；ＳＭＴ）などの技術を用いて、回路基板上にディスクリートコンポーネントとしてマウントされている。しかしながら、このような受動デバイスは、新たに出現する薄いフォームファクタ設計のために、さもなければ能動デバイス（例えば、１つ以上のダイ）を収容するために使用され得る回路基板上の領域に配置されることがある。表面実装受動デバイス用に構成される回路基板はまた、表面実装受動デバイスを収容するために、より大きいサイズを有し得る。また、ディスクリート受動デバイスは、過度に大きい電力を消費することがあり、故に、コンピューティング装置の電池寿命を短縮してしまい得る。
【発明の概要】
【発明が解決しようとする課題】
【0003】
受動デバイスを集積した回路基板並びに関連する技術及び構成が提供される。
【課題を解決するための手段】
【0004】
一実施形態において、装置は、第１の表面と該第１の表面の反対側の第２の表面とを有する回路基板と、前記回路基板に集積された受動デバイスであり、ダイの電力と結合するように構成された入力端子と、前記入力端子と電気的に結合された出力端子と、前記回路基板の前記第１の表面と前記第２の表面との間に配置され、且つ前記入力端子と前記出力端子との間で前記電力をルーティングするように前記入力端子及び前記出力端子と結合された電気ルーティング機構とを有する受動デバイスとを有し、前記入力端子は、前記ダイを含んだダイパッケージアセンブリのはんだボール接続を受けるように構成された表面を含む。
【図面の簡単な説明】
【0005】
添付の図面とともに以下の詳細な説明を参照することにより実施形態がたやすく理解されることになる。ここでの説明を容易にするため、同様の構成要素は似通った参照符号で指し示す。実施形態は、添付の図面の図への限定としてではなく、例として示されるものである。【図1】一部の実施形態に従った集積回路（ＩＣ）パッケージアセンブリの一例を模式的に示す側断面図である。
【図2】一部の実施形態に従った回路基板に集積された受動デバイスを有する回路基板の一部を模式的に示す側断面図である。
【図3】一部の実施形態に従った回路基板に集積される受動デバイスの構成を模式的に示す斜視図である。
【図4】一部の実施形態に従った回路基板に集積される受動デバイスの構成を模式的に示す斜視図である。
【図5】一部の実施形態に従った回路基板に集積された受動デバイスを製造する方法を模式的に示すフロー図である。
【図6】本発明の一実装例に従ったコンピューティング装置を模式的に示す図である。
【発明を実施するための形態】
【0006】
本開示に係る実施形態により、例えばインダクタ、キャパシタ、抵抗などの集積された受動デバイスを有する回路基板、並びに関連する技術及び構成が記述される。以下の記載においては、当業者が自身の仕事の内容を他の当業者に伝えるために一般に使用する用語を用いて、例示の実装例の様々な態様が説明される。しかしながら、当業者に明らかなように、本発明は、記載される態様のうちの一部のみを用いて実施されてもよい。例示の実装例の完全なる理解を提供するために、説明目的で、具体的な数、材料及び構成が説明される。しかしながら、当業者に明らかなように、本発明はそのような具体的な詳細事項を用いずに実施されてもよい。また、例示の実装例を不明瞭にしないよう、周知の機構は省略あるいは単純化されている。
【0007】
以下の詳細な説明においては、その一部をなす添付図面を参照する。図面全体を通して、同様の部分は似通った参照符号で指し示され、また、図面には、本開示の主題が実施され得る実施形態が例として示される。理解されるように、他の実施形態も用いられることができるのであり、本開示の範囲を逸脱することなく構造的あるいは論理的な変更が為され得る。故に、以下の詳細な説明は限定的な意味で参酌されるべきではなく、実施形態の範囲は、添付の請求項及びその均等範囲によって定められるものである。
【0008】
本開示の目的で、“Ａ及び／又はＢ”という言い回しは、（Ａ）、（Ｂ）、又は（Ａ及びＢ）を意味する。本開示の目的で、“Ａ、Ｂ及び／又はＣ”という言い回しは、（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）、又は（Ａ、Ｂ及びＣ）を意味する。
【0009】
この説明は、例えば頂部／底部、内／外、上方／下方、及びこれらに類するものなど、視点に基づく記述を使用することがある。このような記述は、単に説明を容易にするために使用されており、ここに記載の実施形態の適用を特定の向きに限定することを意図したものではない。
【0010】
この説明は、“一実施形態において”又は“実施形態において”という言い回しを使用することがあるが、これらは各々、同じあるいは異なる実施形態のうちの１つ以上に言及するものである。また、本開示の実施形態に関して使用されるとき、用語“有する”、“含む”、“持つ”及びこれらに類するものは同義である。
【0011】
ここでは、用語“〜と結合される”及びその派生語が使用されることがある。“結合される”は以下に挙げるもののうちの１つ以上を意味し得る。“結合される”は、２つ以上の要素が物理的あるいは電気的に直接的に接触していることを意味し得る。しかしながら、“結合される”はまた、２つ以上の要素が、互いに間接的に接触しながら、依然として互いに協働あるいは相互作用することを意味することもあるし、互いに結合されると言われる要素同士の間に１つ以上のその他の要素が結合あるいは接続されることを意味することもある。用語“直接的に結合される”は、２つ以上の要素が直接的に接触していることを意味し得る。
【0012】
様々な実施形態において、“第２の機構上に形成、堆積、あるいはその他の方法で配置される第１の機構”という言い回しは、第１の機構が第２の機構上に形成、堆積あるいは配置されて、第１の機構の少なくとも一部が第２の機構の少なくとも一部と直接的に接触（例えば、物理的且つ／或いは電気的に直接的に接触）あるいは間接的に接触（例えば、第１の機構と第２の機構との間に１つ以上の他の機構を有する）していることを意味し得る。
【0013】
図１は、一部の実施形態に従った集積回路（ＩＣ）パッケージアセンブリ１００の一例の側断面図を模式的に示している。ＩＣパッケージアセンブリ１００は、図示のように、１つ以上のダイ（以下、“ダイ１０２”）が上にマウントされたパッケージ基板１０４を含んだダイパッケージアセンブリ１０５と、ダイパッケージアセンブリ１０５と結合された回路基板１２０とを含んでいる。
【0014】
ダイ１０２は、図示のようなフリップチップ構成、又はワイヤボンディング及びそれに類するものなどの他の構成、を含む多様な好適構成に従って、パッケージ基板１０４に取り付けられることができる。フリップチップ構成においては、ダイ１０２のアクティブ面が、例えばバンプ、ピラー、又はその他の好適構造などのダイ相互接続（インターコネクト）構造１０６を用いて、パッケージ基板１０４の表面に取り付けられる。ダイ１０２のアクティブ面は、その上に形成された１つ以上のトランジスタデバイスを有し得る。ダイ１０２は、ディスクリートチップを表してもよく、一部の実施形態において、プロセッサ、メモリ、又はＡＳＩＣであってもよいし、それを含んでもよいし、その一部であってもよい。一部の実施形態において、例えば成形コンパウンド又はアンダーフィル材料などの封止材１０８が、ダイ１０２を完全あるいは部分的に封入し得る。
【0015】
ダイ相互接続構造１０６は、ダイ１０２とパッケージ基板１０４との間で電気信号を送る（ルーティングする）ように構成され得る。一部の実施形態において、電気信号は、例えば、ダイ１０２の動作に関連した、入力／出力（Ｉ／Ｏ）信号及び／又は電力信号若しくはグランド信号を含み得る。
【0016】
パッケージ基板１０４は、ダイ１０２に又はダイ１０２から電気信号を送るように構成された構造を含み得る。その構造は、例えば、パッケージ基板１０４の１つ以上の表面に配置された配線（図示せず）、及び／又は、パッケージ基板１０４内で電気信号を送る例えばトレンチ、ビア若しくはその他のインターコネクト構造（図示せず）などの内部構造を含み得る。例えば、一部の実施形態において、パッケージ基板１０４は、ダイ相互接続構造１０６を受けてダイ１０２とパッケージ基板１０４との間で電気信号を送るように構成された、例えばダイ接合パッド（図示せず）などの構造を含み得る。
【0017】
一部の実施形態において、パッケージ基板１０４は、コア及び／又は例えば味の素ビルドアップフィルム（ＡＢＦ）基板などのビルドアップ層を有した、エポキシベースのラミネート基板である。パッケージ基板１０４は、他の実施形態において、例えばガラス、セラミック、又は半導体材料から形成された基板を含め、他の好適種類の基板を含んでいてもよい。
【0018】
例えばはんだボール１１２などのはんだ材料を含むパッケージレベルのインターコネクトが、パッケージ基板１０４上の１つ以上のパッド（以下、“パッド１１０”）及び／又は回路基板１２０上の１つ以上のパッド（以下、“パッド１１４”）に結合されて、ダイ１０２の電気信号を更に回路基板１２０へと送るように構成された対応するはんだ接合（ジョイント）を形成し得る。
【0019】
一部の実施形態において、回路基板１２０は、例えばエポキシラミネートなどの電気絶縁材料から成る印刷回路基板（ＰＣＢ）とし得る。例えば、回路基板１２０は、ポリテトラフルオロエチレン、例えばＦＲ（Flame Retardant）−４、ＦＲ−１などのフェノール系コットン紙材料、コットン紙と例えばＣＥＭ−１若しくはＣＥＭ−３などのエポキシ材料、又は、エポキシ樹脂プリプレグ材を用いて重ね合わされた織ガラス材、などの材料から成る電気絶縁層を含み得る。ダイ１０２の電気信号を回路基板１２０中でルーティングするために、例えば配線、トレンチ、ビアなどの構造（図示せず）が、電気絶縁層内に形成され得る。回路基板１２０は、他の実施形態において、他の好適材料から成っていてもよい。
【0020】
図１には回路基板１２０の一部のみが描かれているとし得る。回路基板１２０は、回路基板１２０を通じてダイ１０２への又はからの電気信号をルーティングするように構成された他の電気デバイスを、当該回路基板に結合して含み得る。回路基板１２０は、一部の実施形態において、マザーボード（例えば、図６のマザーボード６０２）とし得る。
【0021】
様々な実施形態によれば、回路基板１２０は、１つ以上の受動デバイス（以下、“受動デバイス１１６”）を回路基板１２０に集積して含み得る。受動デバイス１１６は、回路基板を形成する製造プロセス（例えば、ラミネーション、堆積、パターニング、ドリル加工など）を用いて、一体化されて形成されることができ、故に、回路基板１２０の一体的な部分となり得る。一部の実施形態において、受動デバイス１１６は、インダクタ、キャパシタ、抵抗、及びこれらに類するもののうちの１つ以上を含む。
【0022】
受動デバイス１１６は、矢印１２３の両端の破線によって示されるダイ１０２の影（シャドウ）の中の回路基板１２０の領域に形成され得る。このダイシャドウ内の領域は、一部の実施形態において、例えば受動デバイス１１６のためなど、ダイ１０２の電力供給コンポーネントのために使用され得る。
【0023】
回路基板１２０は、図示のように、第１の表面Ｓ１と、第１の表面Ｓ１の反対側の第２の表面Ｓ２とを含み得る。一部の実施形態において、第１の表面Ｓ１及び／又は第２の表面Ｓ２は、はんだボール１１２を用いたはんだ接続を形成しない回路基板１２０の表面を保護するために形成されたソルダーレジスト層１１９を含む。はんだボール１１２を用いたはんだ接続の形成を可能にするようにパッド１１４及び受動デバイス１１６の表面を露出させるため、例えば開口１２２などの開口がソルダーレジスト層１１９に形成あるいはその他の方法で設けられ得る。
【0024】
図２は、一部の実施形態に従った、回路基板１２０に集積された受動デバイス２１６を有する回路基板１２０の一部の側断面図を模式的に示している。受動デバイス２１６及びはんだボール２１２ａ−ｂは、それぞれ図１の受動デバイス１１６及びはんだボール１１２に関連して説明した実施形態に適合し得るものであり、その逆もまた然りである。
【0025】
様々な実施形態によれば、受動デバイス２１６は、ダイ（例えば、図１のダイ１０２）の例えば電源信号及び／又はグランド信号などの電気信号をはんだボール２１２ａを介して受信するように構成された入力端子２２４を含み得る。電源信号及び／又はグランド信号のことを、以下では、“電力”と称することがある。入力端子２２４は、上記ダイの電力と結合され得る。入力端子２２４は、例えば、ダイを含んだダイパッケージアセンブリ（例えば、図１のダイパッケージアセンブリ１０５）のはんだボール２１２ａを受けるように構成された表面を含み得る。受動デバイス２１６は更に、電気ルーティング機構によって入力端子２２４と電気的に結合された出力端子２２６を含み得る。一部の実施形態において、出力端子２２６は、ダイパッケージアセンブリのはんだボール２１２ｂを受けるように構成された表面を含み得る。一部の実施形態において、上記電気ルーティング機構は、回路基板１２０の第１の表面（例えば、図１のＳ１）と第２の表面（例えば、図１のＳ２）との間に配置されるとともに、入力端子２２４と出力端子２２６との間で電力をルーティングするよう、入力端子２２４及び出力端子２２６と結合される。
【0026】
図示した実施形態において、受動デバイス２１６の電気ルーティング機構は、図示のように結合された、第１の層２２８の入力部２２８ａ及び出力部２２８ｂと、第２の層２３０と、第１のビア構造（以下、“第１のビア２３２”）と、第２のビア構造（以下、“第２のビア２３４”）とを含んでいる。図示のように、第１の層２２８の入力部２２８ａは、第１の層２２８の面内で、第１の層２２８の出力部２２８ｂから（例えば、回路基板１２０の電気絶縁材料によって）電気的に絶縁され得る。一部の実施形態において、第１の層２２８は回路基板１２０の表面層であり、これが意味することは、第１の層２２８は、最も外側の導電層、又は回路基板の終端絶縁層（例えば、図１のソルダーレジスト層１１９）に最も近い導電層とし得るということである。第１のビア２３２及び第２のビア２３４は、例えば、めっきスルーホール（ＰＴＨ）又は高密度インターコネクト（ＨＤＩ）構造を含み得る。受動デバイス２１６の機構は、回路基板１２０の電気絶縁材料を通り抜けることができ、また、例えば銅（Ｃｕ）又はアルミニウム（Ａｌ）などの金属から成り得るが、これらの材料例には限定されず、様々な実施形態において如何なる好適な導電材料を含んでいてもよい。
【0027】
一部の実施形態において、入力端子２２４及び出力端子は、それぞれ、１つ以上の金属層（例えば、銅以外）を用いて形成された、上にはんだボール２１２ａ及び２１２ｂが接合される可変厚さのはんだパッドを表し得る。他の実施形態において、入力端子２２４及び出力端子２２６は、はんだ付け可能な材料を用いて形成されてもよいし、はんだボール自体を表してもよい。換言すれば、受動デバイス２１６は、一部の実施形態において、入力端子２２４及び出力端子２２６を含んでいなくてもよく、はんだボール２１２ａ及び２１２ｂがそれぞれ、一部の実施形態においてはんだパッドとしての役割を果たし得るものである第１の層２２８の入力部２２８ａ及び出力部２２８ｂに接合されてもよい。これに関連し、はんだボール２１２ａ及び２１２ｂは、一部の実施形態において、それぞれ受動デバイス２１６の入力端子２２４及び出力端子２２６としての役割を果たし得る。はんだボール２１２ａ及び２１２ｂそれぞれの、入力端子２２４及び出力端子２２６への、又は第１の層２２８の第１の部分２２８ａ及び第２の部分２２８ｂへの接合を可能にするため、回路基板１２０の材料内に開口が形成され得る。様々な実施形態によれば、入力端子２２４が、出力端子２２６に関して説明したように機能し、出力端子２２６が、入力端子２２４に関して説明したように機能してもよい。
【0028】
一部の実施形態において、受動デバイス２１６はインダクタである。例えば、電気ルーティング機構（例えば、第１の層２２８、入力部２２８ａ、出力部２２８ｂ、第２の層２３０、第１のビア２３２、及び第２のビア２３４）は、見て分かるように、誘導結合によって入力端子２２４と出力端子２２６との間でダイの電力をルーティングするように構成され得る。電気ルーティング機構は、インダクタの１つ以上の誘導ループ又はコイルを形成し得る。
【0029】
電気ルーティング機構の寸法、例えば、第１の層の入力部２２８ａ及び出力部２２８ｂ、第２の層２３０、第１のビア２３２及び第２のビア２３４の長さ及び／又は高さは、所望のインダクタンスを実現するように設計あるいは設定され得る。例えば、ループの面積を増加させることはインダクタのインダクタンスを増大させ、ループの面積を減少させることはインダクタのインダクタンスを低減させ得る。一部の実施形態において、第１の層２２８と第２の層２３０との間で、導電材料の更なる層が第１のビア２３２及び第２のビア２３４に結合され得る。更なる層を設けることは、受動デバイス２１６のインダクタンス（例えば、ＤＣ及びＡＣの双方）を低減させ得る。ここに記載されるように回路基板１２０に集積される例えばインダクタなどの受動デバイス１１６を設けることは、回路基板のアセンブリ後にＰＣＢ上に表面実装されるディスクリートインダクタに対して２−３％、電力効率を増大させることができ、それによって、より少ない電力消費及び関連する利益がもたらされ得る。
【0030】
一部の実施形態において、受動デバイス２１６は抵抗（抵抗器）である。出力端子２２６が入力端子２２４と抵抗結合され得る。例えば、電気ルーティング機構（例えば、第１の層２２８、入力部２２８ａ、出力部２２８ｂ、第２の層２３０、第１のビア２３２、及び第２のビア２３４）は、見て分かるように、抵抗結合によって入力端子２２４と出力端子２２６との間でダイの電力をルーティングするように構成され得る。一実施形態において、入力端子２２４がはんだボール２１２ａに接続され、出力端子２２６がはんだボール２１２ｂに接続され得る。
【0031】
電気ルーティング機構の寸法、例えば、第１の層の入力部２２８ａ及び出力部２２８ｂ、第２の層２３０、第１のビア２３２及び第２のビア２３４の長さ及び／又は高さは、この抵抗全体で所望のレジスタンス（抵抗）を実現するように設計あるいは設定され得る。例えば、ループの面積を増加させることは抵抗のレジスタンスを増大させ、ループの面積を減少させることは抵抗のレジスタンスを低減させ得る。一部の実施形態において、第１の層２２８と第２の層２３０との間で、導電材料の更なる層が第１のビア２３２及び第２のビア２３４に結合され得る。更なる層は、受動デバイス２１６のレジスタンスを低減させ得る。
【0032】
一部の実施形態において、受動デバイス２１６はキャパシタである。出力端子２２６が入力端子２２４と容量結合され得る。例えば、電気ルーティング機構（例えば、第１の層２２８、入力部２２８ａ、出力部２２８ｂ、第２の層２３０、第１のビア２３２、及び第２のビア２３４）は、見て分かるように、容量結合によって入力端子２２４と出力端子２２６との間でダイの電力をルーティングするように構成され得る。誘電体材料の薄層が、これらの電気ルーティング機構のうちの１つ以上の間に配置されて、入力端子２２４と出力端子２２６との間に該誘電体材料を横切っての容量結合を提供し得る。例えば、第１の層２２８の入力部２２８ａがキャパシタの第１のプレートとしての役割を果たし、第２の層２３０の重なり部がキャパシタの第２のプレートとしての役割を果たし得る。第２のビア２３４の高さが第１の層２２８と第２の層２３０との間の距離を定め得るようにして、第１のビア２３２が誘電体材料で置き換えられてもよい。入力端子２２４がはんだボール２１２ａに接続され、出力端子２２６がはんだボール２１２ｂに接続され得る。
【0033】
電気ルーティング機構の寸法は、このキャパシタ全体で所望のキャパシタンスを実現するように設計あるいは設定され得る。例えば、第１の層２２８及び第２の層２３０に対応する第１のプレート及び第２のプレートの面積を増加させること、及び／又は第１のプレートと第２のプレートとの間の距離を減少させることは、キャパシタのキャパシタンスを増大させ得る。
【0034】
図３は、一部の実施形態に従った、回路基板（例えば、図１の回路基板１２０）に集積される受動デバイス１１６の構成３００の斜視図を模式的に示している。構成３００の態様を不明瞭にしないよう、受動素子１１６以外の回路基板の部材は描いていない。受動デバイス１１６は、図１の受動デバイス１１６及び図２の受動デバイス２１６に関連して説明した実施形態に適合し得るものであり、その逆もまた然りである。
【0035】
図示した実施形態において、受動デバイス１１６の各々が、入力端子２２４と結合された第１の層２２８の入力部２２８ａと、出力端子２２６と結合された第１の層２２８の出力部２２８ｂと、第１のビア２３２及び第２のビア２３４によってそれぞれ入力部２２８ａ及び出力部２２８ｂと電気的に結合された第２の層２３０とを有するように構成されている。
【0036】
構成３００においては、図示のように、受動デバイス１１６の対が互い違い的に結合されており、受動デバイス１１６群の入力端子（例えば、入力端子２２４）が列を成して構成され、且つ出力端子がこの列の両側に交互に配置されるようにされている。第１の層２２８の入力部２２８ａ及び出力部２２８ｂ、並びに第２の層２３０は、図示のように、プレート構造として構成され得る。受動デバイス１１６のプレート構造は、図示のように、交互にされたジグザグ構成で、対になる形状、又は別の方法で受動デバイス１１６の近接配置を容易にする形状を有するように構成され得る。
【0037】
一部の実施形態において、図示のように、ダイパッケージアセンブリ（例えば、図１のダイパッケージアセンブリ１０５）の導電層１１８が、受動デバイス１１６の入力端子２２４と電気的に結合され得る。ダイの電力を送るように構成されたダイパッケージアセンブリの機構への受動デバイス１１６の入力端子２２４の接続を可能にするため、例えば開口２２２などの開口が導電層１１８に形成され得る。他の実施形態において、受動デバイス１１６はその他の配置で構成されてもよく、例えば、図４とともに描かれるように、受動デバイス１１６の出力端子２２６の表面を露出させるように、開口（例えば、開口１２２）が導電層１１８に形成されてもよい。
【0038】
一部の実施形態において、導電層１１８は、導電層１１８と電気的に結合（例えば、接合）されたはんだボールを有することができ、はんだボールが受動デバイスの出力端子２２６として機能するように構成される。このような実施形態において、受動デバイス１１６の入力端子２２４は、導電層１１８の開口（例えば、開口２２２）を通ってダイパッケージアセンブリの機構に取り付けられる他のはんだボールを含み得る。
【0039】
回路基板に集積された受動デバイス１１６を含めることは、回路基板の設計及び／又は適格性確認プロセスを単純化し得る。例えば、一部の実施形態において、構成３００は、モジュール設計の一例を表し得る。同一のモジュール設計（例えば、構成３００）が、（例えば、異なる顧客のための）多数の異なる回路基板設計で使用され得る。モジュール設計を再利用可能なことは、設計及び／又は適格性確認プロセスを単純化して、回路基板の設計のコスト及び適格性確認のための時間の低減をもたらし得る。
【0040】
図４は、一部の実施形態に従った、回路基板（例えば、図１の回路基板１２０）に集積される受動デバイス１１６の構成４００の斜視図を模式的に示している。構成４００の態様を不明瞭にしないよう、受動素子以外の回路基板の部材は描いていない。受動デバイス１１６は、図１の受動デバイス１１６、図２の受動デバイス２１６、及び図３の受動デバイス１１６に関連して説明した実施形態に適合し得るものであり、その逆もまた然りである。
【0041】
図示した実施形態において、受動デバイス１１６の各々が、入力端子２２４と結合された第１の層２２８の入力部２２８ａと、出力端子２２６と結合された第１の層２２８の出力部２２８ｂと、第１のビア２３２及び第２のビア２３４によってそれぞれ入力部２２８ａ及び出力部２２８ｂと電気的に結合された第２の層２３０とを有するように構成されている。受動デバイス１１６の各々は更に、第１の層２２８と第２の層２３０との間に配置された１つ以上の更なる層を含み得る。
【0042】
例えば、一部の実施形態において、受動デバイス１１６は、図示のように、入力端子２２４及び第１のビア２３２と結合された入力部２２９ａと、出力端子２２６及び第２のビア２３４と結合された出力部２２９ｂとを有する第３の層２２９を含み得る。受動デバイス１１６は更に、第１のビア２３２及び第２のビア２３４と結合された第４の層２３１を含み得る。第４の層２３１は、第１のビア２３２によって第１の層２２８の入力部２２８ａと電気的に結合され、第２のビア２３４によって第１の層２２８の出力部２２８ｂと電気的に結合され得る。一部の実施形態において、第１の層２２８、第２の層２３０、第３の層２２９及び第４の層２３１は、実質的に平面状であり且つ互いに対して平行にし得る。受動デバイス１１６がインダクタ及び／又は抵抗として機能するように構成される実施形態において、これらの更なる層（例えば、第３の層２２９及び第４の層２３１）はそれぞれインダクタンス及び／又はレジスタンスを低減させ得る。
【0044】
５０２にて、方法５００は、第１の表面（例えば、図１のＳ１）と、第１の表面の反対側の第２の表面（例えば、図１のＳ２）とを有する回路基板（例えば、図１の回路基板１２０）を形成することを含む。回路基板は、例えば、電気絶縁材料のラミネーション、導電材料の堆積、アディティブ法若しくはサブトラクティブ法による導電材料のパターニング、機械的手段、レーザドリル加工若しくはエッチングプロセスによる孔若しくはビアの作製などの技術、又はその他の技術を用いて形成され得る。
【0045】
５０４にて、この方法は更に、回路基板を形成することの一部として、回路基板に集積された受動デバイス（例えば、図１、３−４の受動デバイス１１６、又は図２の受動デバイス２１６）を形成することを含み、受動デバイスは、ダイ（例えば、図１のダイ１０２）の電力と結合するように構成された入力端子（例えば、図２−４の入力端子２２４）と、該入力端子と電気的に結合された出力端子（例えば、図２−４の出力端子２２６）と、回路基板の第１の表面と第２の表面との間に配置されるとともに、入力端子と出力端子との間で電力をルーティングするように入力端子及び出力端子と結合された電気ルーティング機構（例えば、図２−４の第１の層２２８、入力部２２８ａ、出力部２２８ｂ、第２の層２３０、第１のビア２３２、及び第２のビア２３４）とを含む。受動デバイスは、例えば、電気絶縁材料のラミネーション、導電材料の堆積、アディティブ法若しくはサブトラクティブ法による導電材料のパターニング、機械的手段、レーザドリル加工若しくはエッチングプロセスによる孔若しくはビアの作製などの技術、又はその他の好適技術を用いて形成され得る。一部の実施形態において、受動デバイスに関して説明した技術に従って、回路基板に集積して複数の受動デバイスが形成される。
【0046】
一部の実施形態において、５０４で受動デバイスを集積形成することは、回路基板の電気絶縁材料内に第１のビアを形成し、回路基板の電気絶縁材料内に第２のビアを形成することによって、電気ルーティング機構を形成することを含む。第１のビア及び第２のビアは、例えば、ドリル加工（例えば、レーザ又は機械的）又はエッチングプロセスを用いて形成され得る。一部の実施形態において、第１のビア及び第２のビアは、めっきスルーホール技術を用いて形成されてもよい。
【0047】
５０４で受動デバイスを集積形成することは更に、入力部と出力部とを有する第１の層を形成することによって、電気的な機構を形成することを含み得る。入力部は第１のビアと結合されることができ、出力部は第２のビアと結合されることができる。一部の実施形態において、入力部は、第１の層の面内で、出力部から電気絶縁されるように形成される。５０４で受動デバイスを集積形成することは更に、第１の層の入力部の上に入力端子を形成し、第１の層の出力部の上に出力端子を形成することを含み得る。
【0048】
５０４で受動デバイスを集積形成することは更に、第１のビアによって第１の層の入力部と電気的に結合され且つ第２のビアによって第１の層の出力部と電気的に結合された第２の層を形成することによって、電気ルーティング機構を形成することを含み得る。電気ルーティング機構を形成することは更に、第１の層と第２の層との間に配置された１つ以上の更なる層を形成することを含んでいてもよい。該１つ以上の更なる層は、第１のビアによって第１の層の入力部と電気的に結合されるとともに、第２のビアによって第１の層の出力部と電気的に結合され得る。
【0049】
様々な実施形態によれば、電気ルーティング機構は、インダクタ、抵抗若しくはキャパシタ、又はこれらの好適な組み合わせとして機能する受動デバイスを提供するために、誘導結合、抵抗結合若しくは容量結合、又はこれらの好適な組み合わせによって入力端子と出力端子との間で電力をルーティングするよう構成された機構を提供するように形成され得る。
【0050】
一部の実施形態において、５０２で回路基板を形成することは更に、ソルダーレジスト層（例えば、図１のソルダーレジスト層１１９）を形成することを含み得る。ソルダーレジスト層は、受動デバイスの入力端子及び／又は出力端子を露出させるように当該ソルダーレジスト層内に形成された１つ以上の開口を有し得る。ソルダーレジスト層は、一部の実施形態において、５０４で受動デバイスを形成した後に堆積され得る。
【0051】
請求項に係る主題を理解するのに最も役立つように、様々な処理を複数の別個の処理として順々に記載した。しかしながら、記載の順序は、これらの処理が必然的に順序依存であることを意味するものとして解釈されるべきではない。本開示に係る実施形態は、所望のように構成するのに適した如何なるハードウェア及び／又はソフトウェアを用いてシステムに実装されてもよい。
【0052】
図６は、本発明の一実装例に従ったコンピューティング装置６００を模式的に例示している。コンピューティング装置６００は、例えばマザーボード６０２などのボードを収容し得る。様々な実施形態によれば、マザーボード６０２は、ここに記載のように回路基板に集積された１つ以上の受動デバイス（例えば、図１の受動デバイス１１６）を有する回路基板（例えば、図１の回路基板１２０）とし得る。マザーボード６０２は、以下に限られないがプロセッサ６０４及び少なくとも１つの通信チップ６０６を含む多数のコンポーネントを含み得る。プロセッサ６０４は、マザーボード６０２に物理的且つ電気的に結合され得る。一部の実装例において、上記少なくとも１つの通信チップ６０６もマザーボードに物理的且つ電気的に結合され得る。更なる実装例において、通信チップ６０６はプロセッサ６０４の一部であってもよい。様々な実施形態によれば、コンピューティング装置６００に関連して記載されるプロセッサ６０４、通信チップ６０６又は他のコンポーネント（例えば、メモリデバイス）は、ここに記載されたような１つ以上のダイ（例えば、図１のダイ１０２）の形態にあり得る。１つ以上の受動デバイスが、該１つ以上のダイのダイシャドウ領域（例えば、図１の矢印１２３によって示される）内で、マザーボード６０２に配置され得る。
【0053】
コンピューティング装置６００は、その用途に応じて、他のコンポーネントを含むことができ、それら他のコンポーネントは、マザーボード６０２に物理的及び電気的に結合されたものであってもよいし、結合されていないものであってもよい。それら他のコンポーネントは、以下に限られないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリー、オーディオコーデック、ビデオコーディック、電力増幅器（ＡＭＰ）、グローバル・ポジショニング・システム（ＧＰＳ）デバイス、方位計、ガイガーカウンタ、加速度計、ジャイロスコープ、スピーカ、カメラ、及び大容量記憶装置（例えば、ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、等々）を含み得る。
【0054】
通信チップ６０６は、コンピューティング装置６００への、及びそれからのデータの伝送のための無線（ワイヤレス）通信を可能にし得る。用語“無線（ワイヤレス）”及びその派生形は、変調された電磁放射線を用いて非固体媒体を介してデータを伝達し得る回路、装置、システム、方法、技術、通信チャネルなどを記述するために使用され得る。この用語は、関連する装置が如何なるワイヤをも含まないことを意味するものではない（一部の実施形態では、如何なるワイヤをも含まないことがあり得る）。通信チップ６０６は、数多くある無線規格又はプロトコルのうちの何れを実装してもよい。無線規格又はプロトコルは、以下に限られないが、ＷｉＦｉ（ＩＥＥＥ８０２．１１ファミリ）、ＩＥＥＥ８０２．１６規格（例えば、ＩＥＥＥ８０２．１６−２００５補正）を含むＩＥＥＥ規格、ロングタームエボリューション（ＬＴＥ）プロジェクト及びその補正、更新及び／又は改正（例えば、アドバンストＬＴＥプロジェクト）、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（“３ＧＰＰ２”とも呼ばれている）、等々）を含む。ＩＥＥＥ８０２．１６準拠のＢＷＡネットワークは一般にＷｉＭＡＸネットワーク（ＷｉＭＡＸはワールドワイド・インターオペラビリティ・フォー・マイクロウェイブ・アクセスを表す頭文字である）と呼ばれており、これは、ＩＥＥＥ８０２．１６規格の適合性・相互運用性試験を合格した製品の証明マークとなっている。通信チップ６０６は、グローバル・システム・フォー・モバイル・コミュニケーション（ＧＳＭ）、ジェネラル・パケット・ラジオ・サービス（ＧＰＲＳ）、ユニバーサル・モバイル・テレコミュニケーション・システム（ＵＭＴＳ）、ハイ・スピード・パケット・アクセス（ＨＳＰＡ）、エボルブドＨＳＰＡ（Ｅ−ＨＳＰＡ）、又はＬＴＥネットワークに従って動作してもよい。通信チップ６０６は、エンハンスト・データレート・フォー・ＧＳＭエボリューション（ＥＤＧＥ）、ＧＳＭ ＥＤＧＥラジオ・アクセス・ネットワーク（ＧＥＲＡＮ）、ユニバーサル・テレストリアル・ラジオ・アクセス・ネットワーク（ＵＴＲＡＮ）、又はエボルブドＵＴＲＡＮ（Ｅ−ＵＴＲＡＮ）に従って動作してもよい。通信チップ６０６は、符号分割多重アクセス（ＣＤＭＡ）、時分割多重アクセス（ＴＤＭＡ）、デジタル・エンハンスト・コードレス・テレコミュニケーションズ（ＤＥＣＴ）、エボリューション・データ・オプティマイズド（ＥＶ−ＤＯ）、これらの派生形、並びに、３Ｇ、４Ｇ、５Ｇ及びそれ以降として指定されるその他の無線プロトコルに従って動作してもよい。通信チップ６０６は、他の実施形態において、その他の無線プロトコルに従って動作してもよい。
【0055】
コンピューティング装置６００は複数の通信チップ６０６を含み得る。例えば、第１の通信チップ６０６は、例えばＷｉ−Ｆｉ及び／又はＢｌｕｅｔｏｏｔｈ（登録商標）など、より短距離の無線通信用にされ、第２の通信チップ６０６は、例えばＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ及び／又はその他など、より長距離の無線通信用にされ得る。
【0056】
コンピューティング装置６００のプロセッサ６０４は、ここに記載されるようなＩＣパッケージアセンブリ（例えば、図１のＩＣパッケージアセンブリ１００）内のダイ（例えば、図１のダイ１０２）を含み得る。用語“プロセッサ”は、レジスタ及び／又はメモリからの電子データを処理して、該電子データをレジスタ及び／又はメモリに格納され得る他の電子データへと変換する如何なるデバイス又はデバイス部分をも意味し得る。
【0057】
通信チップ６０６もまた、ここに記載されるようなＩＣパッケージアセンブリ（例えば、図１のＩＣパッケージアセンブリ１００）内のダイ（例えば、図１のダイ１０２）を含み得る。更なる実装例において、コンピューティング装置６００に収容された他のコンポーネント（例えば、メモリデバイス又は他の集積回路デバイス）が、ここに記載されるようなＩＣパッケージアセンブリ（例えば、図１のＩＣパッケージアセンブリ１００）内のダイ（例えば、図１のダイ１０２）を含み得る。
【0058】
様々な実装例において、コンピューティング装置６００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、娯楽制御ユニット、デジタルカメラ、ポータブル音楽プレーヤ、又はデジタルビデオレコーダとし得る。更なる実装例において、コンピューティング装置６００は、データを処理するその他の如何なる電子装置であってもよい。
【0059】
例示した実装例の以上の説明は、要約書に記載した事項も含めて、網羅的であることや、本発明を開示そのままの形態に限定することを意図したものではない。本発明の具体的な実施形態及びその例は、例示目的でここに記載したものであり、当業者が認識するように、本発明の範囲内で様々な均等な変更が可能である。
【0060】
そのような変更は、以上の詳細な説明を踏まえて、本発明に対して為され得るものである。請求項中で使用される用語は、本発明を明細書及び特許請求の範囲にて開示された具体的な実装形態に限定するように解釈されるべきでない。むしろ、本発明の範囲はもっぱら、確立されたクレーム解釈の原則に則って解釈される以下の請求項によって決定されるものである。
【国際調査報告】