【技術分野】

【0001】

【背景技術】

【0002】

【発明の概要】

本開示の一態様によるデバイスを製作するための方法は、ｐ型デバイスを製作するために第１の材料の第１の基板を第１の熱履歴において加工するステップを含む。そのような方法はさらに、第２の材料の第２の基板を第１の基板に結合するステップを含む。方法はまた、第１の熱履歴よりも小さい第２の熱履歴においてｎ型デバイスを製作するために第２の基板を加工するステップを含む。ｐ型デバイスおよびｎ型デバイスは、協働して相補型デバイスを形成し得る。 本開示の別の態様による半導体デバイスは、第１の熱履歴を有する第１の材料の第１の基板を含む。第１の基板はｐ型デバイスを含み得る。そのようなデバイスはまた、第１の基板に結合される第２の熱履歴を有する第２の材料の第２の基板を含む。第２の基板はｎ型デバイスを含み得る。ｐ型デバイスおよびｎ型デバイスは、協働して相補型デバイスを形成し得る。 本開示の一態様による別の半導体デバイスは、第１の熱履歴を有する第１の材料の第１の基板において第１のタイプの荷電キャリアを伝導させるための第１の手段を含む。そのようなデバイスはまた、第２の基板において第２のタイプの荷電キャリアを伝導させるための第２の手段を含む。第２の基板は、第２の熱履歴を有し、第１の基板に結合される第２の材料であり得る。第１の手段および第２の手段は、協働して相補型デバイスを形成し得る。 上では、以下に続く詳細な説明がよりよく理解され得るように、本開示の特徴および技術的利点を、かなり大まかに概説してきた。本開示のさらなる特徴および利点が、以下で説明される。本開示と同じ目的を果たすための他の構造を修正または設計するための基礎として容易に利用され得ることを、当業者は理解されたい。そのような等価な構成が、添付の特許請求の範囲に記載の本開示の教示から逸脱しないことも、当業者は理解されたい。本開示の組成と動作方法の両方に関して本開示の特徴になると考えられる新規の特徴と、さらなる目的および利点がともに、添付の図と併せて検討されれば以下の説明からよりよく理解されるであろう。しかしながら、図の各々は、例示および説明を目的として提供されているに過ぎず、本開示の範囲を定めるものではないことを、明確に理解されたい。 本開示のより完全な理解のために、ここで、添付の図面と併せて以下の説明への言及が行われる。

【図面の簡単な説明】

【0008】

【図1】本開示のある態様による半導体デバイスの側面図である。

【図2】本開示のある態様における、異なる材料系の半導体デバイスに化合物半導体基板を結合することを示す図である。

【図3】本開示のある態様における、異なる材料系の半導体デバイス上に形成される化合物半導体デバイスの側面図である。

【図4】本開示のある態様に従って、共振器を作る方法を示すプロセスフロー図である。

【図5】本開示のある構成が有利に利用され得る例示的なワイヤレス通信システムを示すブロック図である。

【図6】一構成に従って、半導体コンポーネントの回路設計、レイアウト設計、および論理設計に使用される、設計用ワークステーションを示すブロック図である。

【発明を実施するための形態】

添付の図面に関して以下に記載される詳細な説明は、様々な構成の説明として意図されており、本明細書で説明される概念が実践され得る唯一の構成を表すことは意図されていない。詳細な説明は、様々な概念の完全な理解を与える目的で具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細を伴わずに実践され得ることが、当業者には明らかであろう。場合によっては、そのような概念を曖昧にすることを避けるために、よく知られている構造およびコンポーネントがブロック図の形態で示されている。本明細書で説明されるように、「および／または」という用語の使用は、「包含的論理和」を表すことが意図され、「または」という用語の使用は、「排他的論理和」を表すことが意図される。

高性能のトランジスタには、高移動度の伝導チャネルが望ましい。そのようなトランジスタは、ＩＩＩ−Ｖ族材料を使用して作られることが多い。しかしながら、ＩＩＩ−Ｖ族材料の狭いエネルギーバンドギャップは、１ｎＡ／μｍ未満の漏洩電流を実現しないことがある。低電力デバイスでは、シリコンチャネルが低漏洩電流を防ぐことができるのでシリコンチャネルが望ましいが、これらのデバイスはＩＩＩ−Ｖ族デバイスよりも性能が低いことがある。

半導体ウェハ（たとえばシリコン）へのＩＩＩ−Ｖ族チャネルの異種チャネルの統合、または同じウェハへの他の半導体材料系とのＩＩＩ−Ｖ族デバイスの統合は、困難である。類似しない材料による複雑なエピタキシャル成長プロセス、ならびに熱的ストレスおよび機械的ストレスが、異種材料の統合を複雑にする。別個の半導体材料系をＩＩＩ−Ｖ族デバイスとともに単一のウェハへと統合することは、いくつかの材料系の熱履歴（たとえば、シリコン＞１０００Ｃ）およびＩＩＩ−Ｖ族材料の熱履歴の制約（＜７００Ｃ）によりさらに困難である。

本開示のある態様は、異なるレベルまたは「階層」にある異なる半導体材料系、すなわち（たとえばＳｉおよびＩＩＩ−Ｖ族）デバイスを加工する。本開示の一態様は、従前の構造的なプロセスのステップに影響を与えることなく、同じ回路内でのシリコンのプロセスとＩＩＩ−Ｖ族プロセスとを可能にする。

図１は、本開示のある態様における半導体デバイスの側面図を示す。ウェハ１００は、第１の基板１０２、半導体デバイス１０４、インターフェース層１０６、および配線１０８を備える。ウェハ１００は多数の集積回路を備えてよく、集積回路は、ウェハ１００をさいの目状にし、分割し、または切断して断片にすることによって製造される。したがって、図１は、ウェハ１００を、またはウェハ１００の一部分である半導体チップを示し得る。

本開示の一態様は、第１の基板１０２のような半導体（たとえば、シリコン（Ｓｉ））基板を使用する。さらに、第１の基板１０２上に（またはその中に）形成され得る半導体デバイス１０４は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり得る。半導体デバイス１０４はまた、トンネリング電界効果トランジスタ（ＴＦＥＴ）であり得る。ウェハ１００は、半導体デバイス１０４を作成するために、および配線１０８を作成するために加工される。第１の基板１０２は、半導体デバイス１０４および配線がプロセスのある点に到達するまで加工される。その点は、任意の所望の時点であり得るが、局所的な配線層（たとえば、ｍｉｄｄｌｅ ｏｆ ｌｉｎｅ（ＭＯＬ））または第１の導電層（たとえば、金属１（Ｍ１））までであってよい。

インターフェース層１０６は次いで、第１の基板１０２の絶縁層１１０に結合される。インターフェース層１０６は、二酸化ケイ素（ＳｉＯ_２）のようなアモルファス層、結晶層、または、ウェハ１００への別の材料の接合または結合を助け、また後で加工されるデバイスからの基板１０２上のデバイスの電気的絶縁をもたらす、任意の他の層もしくは材料であり得る。

図２は、本開示のある態様における、半導体（たとえば、シリコン）デバイスへの化合物半導体基板の結合を示す。結合される構造２００は、第２の基板２０２がウェハ１００のインターフェース層１０６に結合されることを示す。第２の基板２０２の結合は、ウェハ１００に第２の基板２０２を結合するための接合または「スマート切断」プロセスであってよい。この結合は、酸化物対酸化物のプロセスであってもよい。第２の基板２０２の結合はまた、アニーリング、プラズマ溶接、または、ウェハ１００への第２の基板２０２の他の形態の結合を使用して実行され得る。

第２の基板２０２は、ＩＩＩ−Ｖ族材料、ＩＩ−ＶＩ族材料、または、第１の基板１０２とは熱履歴の異なる別の材料であり得る。たとえば、限定するものではないが、第１の基板１０２は、高い熱履歴が摂氏１０００度よりも高いシリコン基板であり得る。第２の基板２０２は、熱履歴が摂氏７００度よりも低いＩＩＩ−Ｖ族デバイス（たとえば、ガリウムヒ素（ＧａＡｓ）基板）であり得る。化合物ＩＩＩ−Ｖ族材料の結晶性結合および／または共有結合は、半導体プロセスに使用される高温では開裂するので、この低い熱履歴が定められている。

第１の基板１０２と第２の基板２０２との間の熱履歴の違いは、第１の基板１０２上で実行される従前のプロセスに対する実質的な影響を伴うことなく第２の基板２０２のプロセスを可能にするのに十分大きいことがある。第２の基板２０２は、インターフェース層１０６に直接結合されてよく、または、第１の基板１０２の別の層に結合されてよい。さらに、追加のステップ（たとえば、第２の基板２０２の薄型化）が、ウェハ１００に第２の基板を結合する前に、またはその後に実行され得る。

図３は、本開示のある態様における、半導体デバイス上に形成される化合物半導体デバイス３００の側面図を示す。化合物半導体デバイス３００は、第２の基板２０２上に（またはその中に）形成される半導体デバイス３０２を含む。第２の基板２０２はさらに、第２の基板２０２を貫通して、かつ第２の基板２０２に結合される追加のプロセス層を貫通して、配線１０８を延長するように加工され得る。摂氏７００度未満で実行されるＩＩＩ−Ｖ族プロセスの場合、ＭＯＳＦＥＴであり得る半導体デバイス１０４は、半導体デバイス３０２を形成した後で、電気的性能が実質的に不変である。

本開示のある態様では、半導体デバイス３０２はまた、ＭＯＳＦＥＴおよび／またはＴＦＥＴデバイスであり得る。この構成では、半導体デバイス１０４および半導体デバイス３０２は、それぞれのチャネルにおいて異なる電荷キャリアを使用する。半導体デバイス１０４および半導体デバイス３０２は次いで、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを作成するために組み合わせられ得る。

高性能のトランジスタには、高移動度の伝導チャネルが望ましい。シリコン中に製作されるときの半導体デバイス１０４の不純物の密度に応じて、電子移動度は９０ｃｍ^２／Ｖ−ｓと１５００ｃｍ^２／Ｖ−ｓとの間で変化し、正孔移動度は５０ｃｍ^２／Ｖ−ｓと４５０ｃｍ^２／Ｖ−ｓとの間で変化する。ガリウムヒ素のようなＩＩＩ−Ｖ族材料では、電子移動度は〜８５００ｃｍ^２／Ｖ−ｓであり、正孔移動度は〜４００ｃｍ^２／Ｖ−ｓで相対的に安定している。

本開示の一態様による相補型デバイスは、半導体デバイス１０４においてはｐ型キャリアを、半導体デバイス３０２においてはｎ型キャリアを使用して、キャリアの移動度の増大を実現し得る。さらに、半導体デバイス３０２のプロセスは単一の電荷キャリアのデバイスに対して適合され得るので、第２の基板２０２において使用されるＩＩＩ−Ｖ族材料の狭いエネルギーバンドギャップは、漏洩電流を１ｎＡ／μｍ未満の値に抑制するのを助けるように設計され得る。代替的に、半導体デバイス３０２は、漏洩電流が全体的な回路の機能を劣化させないような用途において使用され得る。第２の基板２０２の使用は、単一の基板材料だけから作られる同様の回路よりも、化合物半導体デバイス３００の性能を向上させ得る。

たとえば、限定するものではないが、半導体デバイス１０４はｐ型デバイス（ＰＭＯＳデバイス）であってよく、半導体デバイス３０２はｎ型デバイス（ＮＭＯＳデバイス）であってよい。半導体デバイス１０４および半導体デバイス３０２は次いで、相補型デバイス（ＣＭＯＳ）を作成するために一緒に結合され得る。次いで、半導体デバイス１０４のプロセス、および／または第１の基板１０２に使用される材料の選択が、半導体デバイス１０４中のチャネルにおける特定の電荷キャリアに対して改善され、またはさらには最適化され得る。同様に、次いで、半導体デバイス３０２のプロセス、および／または第２の基板２０２のための材料の選択が、半導体デバイス３０２中のチャネルにおける特定の電荷キャリアに対して改善され、またはさらには最適化され得る。第１の基板１０２および第２の基板２０２の使用を通じたチャネル特性の適合を可能にする。さらに、チャネルの電荷キャリアおよびデバイス性能の選択を可能にし、半導体デバイス３０２を加工する間、半導体デバイス１０４の性能を維持する。

ＩＩＩ−Ｖ族材料の場合、半導体デバイス３０２を作成するためのＩＩＩ−Ｖ族プロセスは、半導体デバイス１０４を作成するために使用されるプロセスステップに対する無視できない影響を有する温度を使用する。したがって、半導体デバイス３０２を作成することは、半導体デバイス１０４に対する無視できない影響を有する。

半導体デバイス１０４はまた、特定の使用法に割り当てられ得るが、半導体デバイス３０２は、本開示のある態様の範囲内の異なる使用法に割り当てられ得る。たとえば、半導体デバイス１０４は、モデムのような、化合物半導体デバイス３００が利用される回路全体のうちの低電力部分に使用され得る。本開示のそのような態様では、半導体デバイス３０２は、中央処理装置（ＣＰＵ）のような回路の高性能部分として使用され得る。

図４は、本開示のある態様に従って、集積デバイスを作る方法４００を示すプロセスフロー図である。ブロック４０２において、第１の材料の第１の基板は、ｐ型デバイスを製作するために第１の熱履歴において加工される。ブロック４０４において、第２の材料の第２の基板は第１の基板に結合される。ブロック４０６において、第１の熱履歴よりも低い第２の熱履歴においてｎ型デバイスを製作するために第２の基板が加工される。一構成では、ｐ型デバイスおよびｎ型デバイスは、協働して相補型デバイスを形成する。たとえば、半導体デバイス１０４はｐ型デバイス（ＰＭＯＳデバイス）であってよく、半導体デバイス３０２はｎ型デバイス（ＮＭＯＳデバイス）であってよい。半導体デバイス１０４および半導体デバイス３０２は次いで、図３に示されるように、相補型デバイス（ＣＭＯＳ）を作成するために一緒に結合され得る。

本開示のある態様による化合物デバイスは、第１の熱履歴を有する第１の材料の第１の基板において第１のタイプの荷電キャリアを伝導させるための第１の手段を含む。本開示の一態様では、第１の手段は、第１の手段によって列挙された機能を実行するように構成される半導体デバイス１０４および／または他の構造であり得る。化合物半導体デバイスはまた、第１の基板に結合された第２の熱履歴を有する第２の材料の第２の基板において第２のタイプの電荷キャリアを伝導させるための第２の手段を含む。第１の手段および第２の手段は、協働して相補型デバイスを形成し得る。本開示の一態様では、第２の手段は、第２の手段によって列挙された機能を実行するように構成される半導体デバイス３０２および／または他の構造であり得る。別の態様では、前述の手段は、前述の手段によって列挙された機能を実行するように構成される任意のモジュールまたは任意の装置であり得る。

図５は、その中で本開示のある態様が有利に利用され得る、例示的なワイヤレス通信システム５００を示すブロック図である。説明のために、図６は、３つの遠隔ユニット５２０、５３０、および５５０、ならびに２つの基地局５４０を示す。ワイヤレス通信システムは、より多くの遠隔ユニットおよび基地局を有し得ることが認識されよう。遠隔ユニット５２０、５３０および５５０は、開示されるデバイスを含むＩＣデバイス５２５Ａ、５２５Ｃ、および５２５Ｂを含む。基地局、スイッチングデバイス、およびネットワーク機器などの他のデバイスも、開示される異種チャネル材料を含み得ることが認識されるだろう。図５は、２つの基地局５４０から遠隔ユニット５２０、５３０、および５５０への順方向リンク信号５８０、ならびに遠隔ユニット５２０、５３０、および５５０から２つの基地局５４０への逆方向リンク信号５９０を示す。

図５では、遠隔ユニット５２０は携帯電話として示され、遠隔ユニット５３０はポータブルコンピュータとして示され、かつ遠隔ユニット５５０は、ワイヤレスローカルループシステムにおける固定位置の遠隔ユニットとして示されている。たとえば、遠隔ユニットは、携帯電話、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末のようなポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、検針機器のような固定位置のデータユニット、またはデータもしくはコンピュータ命令を記憶する、もしくは取り出す他のデバイス、またはそれらの組合せであってよい。図５は本開示の態様に従って遠隔ユニットを示すが、これらの示された例示的なユニットに限定されない。本開示の態様は、開示されたデバイスを含む、多くのデバイスにおいて適切に利用され得る。

図６は、上で開示されたデバイスのような、半導体コンポーネントの回路設計、レイアウト設計、および論理設計のために使用される、設計用ワークステーションを示すブロック図である。設計用ワークステーション６００は、オペレーティングシステムソフトウェア、サポートファイル、およびＣａｄｅｎｃｅまたはＯｒＣＡＤのような設計ソフトウェアを収容する、ハードディスク６０１を含む。設計用ワークステーション６００はまた、回路６１０の設計、または異種チャネル材料を有するデバイスのような半導体コンポーネント６１２の設計を容易にするためのディスプレイ６０２を含む。記憶媒体６０４は、回路６１０または半導体コンポーネント６１２の設計を有形に記憶するために提供される。回路６１０または半導体コンポーネント６１２の設計は、ＧＤＳＩＩまたはＧＥＲＢＥＲのようなファイルフォーマットで記憶媒体６０４に記憶され得る。記憶媒体６０４は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスであり得る。さらに、設計用ワークステーション６００は、記憶媒体６０４からの入力を受け入れるか、または記憶媒体６０４への出力を書き込むための駆動装置６０３を含む。

記憶媒体６０４に記録されるデータは、論理回路構成、フォトリソグラフィマスク用のパターンデータ、または電子ビームリソグラフィのような連続書込みツール用のマスクパターンデータを指定し得る。データはさらに、論理シミュレーションに関連するタイミングダイアグラムまたはネット回路のような論理検証データも含み得る。記憶媒体６０４にデータを提供すると、半導体ウェハを設計するためのプロセス数を減少させることによって、回路６１０または半導体コンポーネント６１２の設計が容易になる。

本明細書で本開示に関連して説明された様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることを当業者はさらに理解されよう。ハードウェアおよびソフトウェアのこの互換性を明確に示すために、様々な例示的なコンポーネント、ブロック、モジュール、回路、およびステップが、一般にそれらの機能の点から上で説明されてきた。そのような機能が、ハードウェアとして実装されるかソフトウェアとして実装されるかは、具体的な適用例と、システム全体に課せられる設計制約とによって決まる。当業者は、説明された機能を各特定の適用例に対して様々な方式で実装し得るが、そのような実装の決定は、本開示の範囲からの逸脱を引き起こすと解釈されるべきではない。

本明細書の開示に関連して説明される様々な例示的な論理ブロック、モジュール、および回路は、本明細書で説明される機能を実行するように設計された汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス、個別のゲートもしくはトランジスタロジック、個別のハードウェアコンポーネント、またはそれらの任意の組合せとともに、実装または実行され得る。汎用プロセッサはマイクロプロセッサであり得るが、代替的には、プロセッサは、任意の従来型プロセッサ、コントローラ、マイクロコントローラまたはステートマシンであり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、または任意の他のそのような構成として実装され得る。

本開示に関連して説明される方法またはアルゴリズムのステップは、ハードウェアで直接的に、プロセッサによって実行されるソフトウェアモジュールで、またはその２つの組合せで具現化され得る。ソフトウェアモジュールは、ＲＡＭ、フラッシュメモリ、ＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体に存在し得る。プロセッサが記憶媒体から情報を読み取ること、および記憶媒体に情報を書き込むことができるように、例示的な記憶媒体がプロセッサに結合される。代替的に、記憶媒体はプロセッサと一体化され得る。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在し得る。ＡＳＩＣは、ユーザ端末内に存在し得る。代替的に、プロセッサおよび記憶媒体は、ユーザ端末内に個別のコンポーネントとして存在し得る。

１つまたは複数の例示的な設計では、説明される機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアに実装される場合、機能は、１つあるいは複数の命令またはコードとしてコンピュータ可読媒体に記憶されてもよく、それを介して送信されてもよい。コンピュータ可読媒体は、コンピュータ記憶媒体と、コンピュータプログラムの１つの場所から別の場所への転送を容易にする任意の媒体を含む通信媒体との両方を含む。記憶媒体は、汎用または特殊用途コンピュータによってアクセスされ得る任意の使用可能な媒体であってもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、命令もしくはデータ構造の形態の指定されたプログラムコード手段を搬送または格納するために使用され、汎用もしくは専用コンピュータ、または汎用もしくは専用プロセッサによってアクセスされ得る任意の他の媒体を含み得る。また、任意の接続が適切にコンピュータ可読媒体と呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線（「ＤＳＬ」）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用してウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用される場合、ディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザディスク（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）、フロッピーディスク（ｄｉｓｋ）およびブルーレイディスク（ｄｉｓｃ）を含み、ディスク（ｄｉｓｋ）は、通常、データを磁気的に再生し、ディスク（ｄｉｓｃ）は、データをレーザで光学的に再生する。の組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。

本開示の前述の説明は、当業者が本開示を作成または使用できるようにするために提供される。本開示に対する様々な修正が当業者には容易に明らかとなり、本明細書で定義される一般原理は、本開示の趣旨または範囲から逸脱することなく、他の変形形態に適用され得る。したがって、本明細書で説明される例および設計に限定されるものではなく、本明細書で開示される原理および新規の特徴に合致する最も広い範囲を与えられるべきである。

【符号の説明】

【0037】