特表2017-517895(P2017-517895A)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

ホーム > 特許ランキング > ユニスト（ウルサン ナショナル インスティテュート オブ サイエンス アンド テクノロジー）

このエントリーをはてなブックマークに追加

知財求人 - 知財ポータルサイト「IP Force」

▶ ユニスト（ウルサン　ナショナル　インスティテュート　オブ　サイエンス　アンド　テクノロジー）の特許一覧

特表2017-517895表面ラフネス散乱を最小化または無くした高性能低電力電界効果トランジスタ素子の製造方法
<>
  • 特表2017517895-表面ラフネス散乱を最小化または無くした高性能低電力電界効果トランジスタ素子の製造方法 図000003
  • 特表2017517895-表面ラフネス散乱を最小化または無くした高性能低電力電界効果トランジスタ素子の製造方法 図000004
  • 特表2017517895-表面ラフネス散乱を最小化または無くした高性能低電力電界効果トランジスタ素子の製造方法 図000005
  • 特表2017517895-表面ラフネス散乱を最小化または無くした高性能低電力電界効果トランジスタ素子の製造方法 図000006
< >
Copyright © 2010-2024 Science Impact Inc. All Rights Reserved.