特表 2018-531525 イメージセンシングチップパッケージ構造およびそのパッケージ方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】特表2018-531525(P2018-531525A)

(43)【公表日】2018年10月25日

(54)【発明の名称】イメージセンシングチップパッケージ構造およびそのパッケージ方法

(51)【国際特許分類】

   H01L 25/065 2 A20060101AFI20180928 2 C07C 275/

   H01L 25/07 2 A20060101ALI20180928 2 C07C 275/

   H01L 25/18 2 A20060101ALI20180928 2 C07C 275/

【ＦＩ】

   H01L25/08 D

【審査請求】有

【予備審査請求】未請求

【全頁数】18

(21)【出願番号】特願2018-540203(P2018-540203)

(86)(22)【出願日】2016年12月26日

(85)【翻訳文提出日】2018年4月20日

(86)【国際出願番号】CN2016112080

(87)【国際公開番号】WO2017114353

(87)【国際公開日】20170706

(31)【優先権主張番号】201511008692.5

(32)【優先日】2015年12月29日

(33)【優先権主張国】CN

(31)【優先権主張番号】201521117238.9

(32)【優先日】2015年12月29日

(33)【優先権主張国】CN

(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ

(71)【出願人】

【識別番号】518140391

【氏名又は名称】チャイナ ウェーハ レベル シーエスピー カンパニー リミテッド

(74)【代理人】

【識別番号】100130513

【弁理士】

【氏名又は名称】鎌田 直也

(74)【代理人】

【識別番号】100074206

【弁理士】

【氏名又は名称】鎌田 文二

(74)【代理人】

【識別番号】100130177

【弁理士】

【氏名又は名称】中谷 弥一郎

(72)【発明者】

【氏名】ワン ジチィ

(72)【発明者】

【氏名】シェン ジジエ

(72)【発明者】

【氏名】チェン ジィアウエイ

(57)【要約】

イメージセンシングチップパッケージ構造およびそのパッケージ方法。イメージセンシングチップパッケージ構造はイメージセンシングチップと、イメージセンシングチップ制御用の制御チップを備えている。イメージセンシングチップパッケージ構造はさらに、第１の面及び第２の面を互いに反対側に有する基板を備えている。イメージセンシングチップは基板に電気的に接続され、基板の第１の面に設けられている。制御チップは基板に電気的に接続され、基板の第２の面に設けられている。イメージセンシングチップのパッケージングにスタックパッケージング技術を応用することで、イメージセンシングチップのパッケージ構造の小サイズ化、およびイメージセンシングチップの集積度の向上が図れる。
【選択図】図１

【特許請求の範囲】

【請求項1】

イメージセンサチップと、
前記イメージセンサチップを制御するように構成されている制御チップと、
第１の面及び第２の面を互いに反対側に有する基板を備え、
前記イメージセンサチップは、前記基板に電気的に接続され、前記基板の前記第１の面に設けられており、
前記制御チップは前記基板に電気的に接続され、前記基板の前記第２の面に設けられているイメージセンサチップパッケージ。

【請求項2】

前記イメージセンサチップが第１の面及び第２の面を互いに反対側に有し、前記イメージセンサチップの前記第１の面に、感光領域と、前記感光領域以外の部分に接触パッドとが設けられており、前記イメージセンサチップの前記第２の面には、前記接触パッドに電気的に接続されたはんだボールが設けられており、前記イメージセンサチップが前記はんだボールを介して前記基板に電気的に接続されている、請求項１に記載のイメージセンサチップパッケージ。

【請求項3】

前記イメージセンサチップの前記第１の面が、保護カバー板で覆われており、密封されたキャビティが前記保護カバー板と前記イメージセンサチップとの間に形成されており、前記感光領域が前記密封されたキャビティ内にある、請求項２に記載のイメージセンサチップパッケージ。

【請求項4】

前記保護カバー板が反射防止ガラス製である、請求項３に記載のイメージセンサチップパッケージ。

【請求項5】

前記基板の前記第２の面に、外部回路との電気的接続用のはんだバンプブロックが設けられており、前記はんだバンプブロックの高さが前記制御チップの高さよりも大きく、前記はんだバンプブロックが前記外部回路に電気的に接続された際、前記制御チップと前記外部回路の間に空間が形成される、請求項１に記載のイメージセンサチップパッケージ。

【請求項6】

前記制御チップがフリップチップ法により前記基板に電気的に接続されている、請求項１に記載のイメージセンサチップパッケージ。

【請求項7】

前記制御チップが糸はんだを介して前記基板に電気的に接続されている、請求項１に記載のイメージセンサチップパッケージ。

【請求項8】

イメージセンサチップと、前記イメージセンサチップを制御するように構成されている制御チップを準備する工程と、
第１の面及び第２の面を互いに反対側に有する基板を準備する工程と、
前記制御チップを前記基板の前記第２の面に電気的に接続する工程と、
前記イメージセンサチップを前記基板の前記第１の面に電気的に接続する工程を含む、イメージセンサチップのパッケージ方法。

【請求項9】

前記イメージセンサチップを前記基板に電気的に接続する前記工程の前に、
それぞれが第１の面及び第２の面を互いに反対側に有し、前記第１の面に感光領域と、前記感光領域以外の部分に接触パッドとが設けられている所定の配列のイメージセンサチップを含むウェーハを準備し、
前記イメージセンサチップと一対一で対応する所定の配列の支持ユニットが表面に設けられた、前記ウェーハと同一サイズの保護カバー板を準備し、
各イメージセンサチップと前記保護カバー板との間に密封されたキャビティが形成され、このキャビティ内に前記感光領域が位置するように、前記ウェーハを前記保護カバー板に位置を合わせて積層し、
前記イメージセンサチップの前記第２の面に、前記接触パッドと一対一で対応する複数の貫通シリコンビアを、前記接触パッドが前記貫通シリコンビアの底部から露出するように貫通シリコンビア法により形成し、
前記貫通シリコンビア内に金属配線層を形成し、この金属配線層は前記接触パッドに電気的に接続するものであり、
前記イメージセンサチップの前記第２の面にはんだボールを形成し、このはんだボールは前記金属配線層に電気的に接続するものであり、
前記イメージセンサチップ及び前記保護カバー板を切断し、互いに接続しているイメージセンサチップを分離させる、請求項８に記載のイメージセンサチップのパッケージ方法。

【請求項10】

前記保護カバー板が反射防止ガラス製である、請求項９に記載のイメージセンサチップのパッケージ方法。

【請求項11】

前記制御チップが、フリップチップ法により前記基板に電気的に接続されている、請求項８に記載のイメージセンサチップのパッケージ方法。

【請求項12】

前記制御チップが、ワイヤボンディング法により前記基板に電気的に接続されている、請求項８に記載のイメージセンサチップのパッケージ方法。

【請求項13】

前記基板の前記第２の面に、外部回路への電気的接続用のはんだバンプブロックを設ける工程をさらに含み、このはんだバンプブロックの高さが前記制御チップの高さより大きく、前記はんだバンプブロックが前記外部回路に電気的に接続された際、前記制御チップと前記外部回路との間に隙間が形成される、請求項８に記載のイメージセンサチップのパッケージ方法。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、２０１５年１２月２９日に中華人民共和国国家知的財産局に提出された「イメージセンシングチップパッケージ構造およびイメージセンシングチップパッケージ方法」（IMAGE SENSING CHIP PACKAGING STRUCTURE AND IMAGE SENSING CHIP PACKAGING METHOD）と題する中国特許出願No. 201511008692.5、および２０１５年１２月２９日に中華人民共和国国家知的財産局に提出された「イメージセンシングチップパッケージ構造」（IMAGE SENSING CHIP PACKAGING STRUCTURE）と題する中国特許出願No. 201521117238.9の優先権を主張する。

【0002】

本発明は、半導体チップのパッケージ技術、特にイメージセンサチップのパッケージ技術に関するものである。

【背景技術】

【0003】

画像取得用の機能チップとしてのイメージセンサは、電子機器のカメラに通常用いられている。カメラフォンの急速および継続的な技術革新に伴い、イメージセンサチップに対する市場の需要は今後も増大し続けることが見込まれる。また、スカイプ（Skype）などのリアルタイムのコミュニケーションサービスの流行や、セキュリティ監視市場の成長や、地球規模の自動車エレクトロニクスの急速な技術革新なども、イメージセンサチップの大規模な発展を後押ししている。同時に、イメージセンサチップのパッケージ技術も急速に成長している。

【0004】

パッケージ・オン・パッケージ（ＰＯＰ）技術は、スマートフォンやタブレットコンピュータなどのモバイル機器のＩＣパッケージ用に開発され、システムインテグレーションに応用可能な、よく用いられている三次元スタッキング技術の一つである。

【0005】

このパッケージ・オン・パッケージ技術を、イメージセンサチップのパッケージングにどのように応用するかが、当業者の技術的課題となっている。

【発明の概要】

【課題を解決するための手段】

【0006】

本発明は、パッケージ・オン・パッケージ技術をイメージセンサチップのパッケージングに応用した、新規なイメージセンサチップパッケージおよび新規なイメージセンサチップのパッケージ方法を提供する。本発明により、イメージセンサチップパッケージの小サイズ化およびイメージセンサチップの集積度の向上が図れる。

【0007】

本発明に係るイメージセンサチップパッケージは、イメージセンサチップと、前記イメージセンサチップを制御するように構成されている制御チップと、第１の面及び第２の面を互いに反対側に有する基板とを備えている。前記イメージセンサチップは、前記基板に電気的に接続され、前記基板の前記第１の面に設けられており、前記制御チップは前記基板に電気的に接続され、前記基板の前記第２の面に設けられている。

【0008】

前記イメージセンサチップが第１の面と、第１の面と反対側に第２の面を有し、前記イメージセンサチップの前記第１の面に、感光領域と、前記感光領域以外の部分に接触パッドが設けられており、前記イメージセンサチップの前記第２の面には、前記接触パッドに電気的に接続されたはんだボールが設けられており、前記イメージセンサチップが前記はんだボールを介して前記基板に電気的に接続されている構造を採用することができる。

【0009】

前記イメージセンサチップの前記第１の面が、保護カバー板で覆われており、密封されたキャビティが前記保護カバー板と前記イメージセンサチップとの間に形成されており、前記感光領域が前記密封されたキャビティ内にある構成を採用することができる。

【0010】

前記保護カバー板を反射防止ガラス製とすることができる。

【0011】

前記基板の前記第２の面に、外部回路との電気的接続用のはんだバンプブロックが設けられており、前記はんだバンプブロックの高さが前記制御チップの高さよりも大きく、前記はんだバンプブロックが前記外部回路に電気的に接続された際、前記制御チップと前記外部回路の間に空間が形成される構成とすることができる。

【0012】

前記制御チップがフリップチップ法により前記基板に電気的に接続されている構成を採用することができる。

【0013】

前記制御チップが糸はんだを介して前記基板に電気的に接続されている構成を採用することができる。

【0014】

本発明に係るイメージセンサチップのパッケージ方法は、イメージセンサチップと、前記イメージセンサチップを制御するように構成されている制御チップを準備する工程と、第１の面及び第２の面を互いに反対側となるように有する基板を準備する工程と、前記制御チップを前記基板の前記第２の面に電気的に接続する工程と、前記イメージセンサチップを前記基板の前記第１の面に電気的に接続する工程を含む。

【0015】

前記イメージセンサチップを前記基板に電気的に接続する前記工程の前に、第１の面及び第２の面を互いに反対側となるように有し、前記第１の面に感光領域と、前記感光領域以外の部分に接触パッドが設けられているイメージセンサチップが配列されたウェーハを準備し、前記イメージセンサチップと一対一で対応する所定の配列の支持ユニットが表面に設けられた、前記ウェーハと同一サイズの保護カバー板を準備し、各イメージセンサチップと前記保護カバー板の間に密封されたキャビティが形成され、このキャビティ内に前記感光領域が位置するように、前記ウェーハを前記保護カバー板に位置を合わせて積層し、前記イメージセンサチップの前記第２の面に、前記接触パッドと一対一で対応する複数の貫通シリコンビアを、前記接触パッドが前記貫通シリコンビアの底部から露出するように貫通シリコンビア法により形成し、前記貫通シリコンビア内に金属配線層を形成し、この金属配線層を前記接触パッドに電気的に接続し、前記イメージセンサチップの前記第２の面にはんだボールを形成し、このはんだボールを前記金属配線層に電気的に接続し、イメージセンサチップ及び保護カバー板を切断して互いに接続しているイメージセンサチップを分離させる構成を採用することができる。

【0016】

前記保護カバー板は反射防止ガラス製とすることができる。

【0017】

前記制御チップが、フリップチップ法により前記基板に電気的に接続されている構成を採用することができる。

【0018】

前記制御チップが、ワイヤボンディング法により前記基板に電気的に接続されている構成を採用することができる。

【0019】

前記基板の前記第２の面に、外部回路への電気的接続用のはんだバンプブロックを設ける工程をさらに含み、このはんだバンプブロックの高さが前記制御チップの高さより大きく、前記はんだバンプブロックが前記外部回路に電気的に接続された際、前記制御チップと前記外部回路の間に隙間が形成される構成を採用することができる。

【発明の効果】

【0020】

パッケージ・オン・パッケージ技術をイメージセンサチップのパッケージングに応用した、本発明の実施例に係る新規なイメージセンサチップパッケージおよびイメージセンサチップのパッケージ方法によれば、イメージセンサチップパッケージの小サイズ化、およびイメージセンサチップの集積度の向上が図れる。

【図面の簡単な説明】

【0021】

【図1】本発明の実施例に係るイメージセンサチップパッケージの概略図

【図2(a)】本発明の実施例に係る、イメージセンサチップのパッケージ方法を示す概略図。

【図2(b)】本発明の実施例に係る、イメージセンサチップのパッケージ方法を示す概略図。

【図2(c)】本発明の実施例に係る、イメージセンサチップのパッケージ方法を示す概略図。

【図2(d)】本発明の実施例に係る、イメージセンサチップのパッケージ方法を示す概略図。

【図2(e)】本発明の実施例に係る、イメージセンサチップのパッケージ方法を示す概略図。

【図2(f)】本発明の実施例に係る、イメージセンサチップのパッケージ方法を示す概略図。

【図2(g)】本発明の実施例に係る、イメージセンサチップのパッケージ方法を示す概略図。

【発明を実施するための形態】

【0022】

次に、図面を参照しながら本発明の実施例を詳細に説明する。実施例は本発明を限定することを意図したものではなく、実施例に基づき当業者が行うことができる構造上、方法上、機能上の変形はすべて本発明の保護の範囲内と見なされる。

【0023】

また添付の図面は本発明の実施例を理解しやすくすることのみを目的とするものであり、本発明を不当に限定するものと理解されるべきではない。より明確に発明を理解できるように、図面の縮尺比は実物とは異なっている。例えば部分的に拡大したり、縮小している場合がある。さらに長さ、幅、深さを有する三次元のサイズは、実際の製品のものと理解すべきである。

【0024】

図１は、本発明の一の実施例のイメージセンサチップパッケージの概略図である。このイメージセンサチップパッケージは、イメージセンサチップ１０と、制御チップ２０と、基板３０を備えている。基板３０は、お互いに反対側にある第１の面３１及び第２の面３２を有する。イメージセンサチップ１０は基板３０に電気的に接続され、基板３０の第１の面３１上に配置されている。制御チップ２０は基板３０に電気的に接続され、基板３０の第２の面３１上に配置されている。イメージセンサチップ１０と制御チップ２０が基板３０を挟んで反対側に設けられることで、イメージセンサチップはパッケージ・オン・パッケージ構造を有する。

【0025】

このパッケージ・オン・パッケージ構造により、イメージセンサチップの集積度が向上し、パッケージのサイズを小さくすることができる。

【0026】

イメージセンサチップ１０は、少なくともイメージセンシングユニットを有する半導体チップである。イメージセンシングユニットとしてはＣＭＯＳセンサやＣＣＤセンサを用いることができる。イメージセンサチップ１０は、イメージセンシングユニットに接続される結合回路（associative circuit）をさらに備えている。

【0027】

制御チップ２０はイメージセンサチップ１０を制御する。制御チップ２０は、電気信号を制御チップ２０とイメージセンサチップ１０との間で送信可能なものでさえあれば、すなわちここでいう「制御」が可能なものであれば、その機能は限定されない。ここでは基板３０は電気的相互接続構造３４を備え、イメージセンサチップ１０は、この電気的相互接続構造３４を介して制御チップ２０に接続されている。

【0028】

実施例のイメージセンサチップ１０はＣＭＯＳセンサを備えた半導体チップであり、第１の面１０１と、第１の面１０１と反対側の第２の面１０２を有する。第１の面１０１には、感光領域１０３と、感光領域１０３以外の部分に接触パッド１０４が設けられている。接触パッド１０４は、感光領域１０３に電気的に接続されている（接続部は図１には示されていない）。

【0029】

イメージセンサチップ１０は基板３０に電気的に接続され、基板３０の第１の面３１上に配置されている。イメージセンサチップ１０の第２の面１０２には、接触パッド１０４に電気的に接続されたはんだボール１０５が形成されている。イメージセンサチップ１０は、はんだボール１０５を基板３０に溶接することで基板３０に電気的に接続されている。

【0030】

イメージセンサチップ１０の保護、および感光領域１０３のほこりなどによる汚染防止の目的で、イメージセンサチップ１０の第１の面１０１は、保護カバー板１０６で覆われている。保護カバー板１０６とイメージセンサチップ１０との間に密封されたキャビティ１０７が形成されており、このキャビティ１０７内に感光領域１０３が収容され、ほこりなどによる感光領域１０３の汚染を防止している。実施例では、支持ユニット１０８が保護カバー板１０６の表面に形成されている。支持ユニット１０８は、保護カバー板１０６とイメージセンサチップ１０の間に位置し、キャビティ１０７は支持ユニット１０８と、保護カバー板１０６と、イメージセンサチップ１０とによって取り囲まれている。

【0031】

保護カバー板１０６は透光性の素材で形成する。一つの実施形態としては、光が感光領域１０３に届きやすくするために、保護カバー板１０６は、透光性の高い反射防止ガラス製としている。

【0032】

一つの実施形態としては、支持ユニット１０８はフォトレジスト製であり、保護カバー板１０６の表面に露光現像（exposure developing）法で形成されている。

【0033】

制御チップ２０は基板３０に電気的に接続され、基板３０の第２の面３２に設けられている。制御チップ２０は複数の電気接続パッド２１を備え、はんだバンプスポット２２が各電気接続パッド２１に形成されている。はんだバンプスポット２２は金、スズ鉛合金、あるいは他の鉛フリー金属材料製とすることができる。電気接続パッド２１はフリップチップ（flip-chip）法により、はんだバンプスポット２２を介して基板３０に電気的に接続され、これにより制御チップ２０は基板３０に電気的に接続されている。

【0034】

別の実施形態としては、制御チップ２０はワイヤボンディングにより、すなわち糸はんだを介して、基板３０に電気的に接続する。糸はんだの素材としては、銅、タングステン、アルミニウム、金、銀などの金属が挙げられる。また制御チップ２０と糸はんだとを保護するために、制御チップ２０と糸はんだとをパッケージすることでパッケージが形成される。

【0035】

一つの実施形態としては、基板３０はプラスチック材料製である。応力の影響をなくすために、イメージセンサチップ１０と制御チップ２０とは、アンダーフィル法により基盤３０に電気的に接続してもよい。すなわち図１に示すように、アンダーフィル材２３を制御チップ１０と基板３０との間のスペースに充填するとともに、制御チップ２０をアンダーフィル材２３で包み込む。

【0036】

イメージセンサチップパッケージを他の外部回路に電気的に接続するために、基板３０の第２の面３２には、外部回路との電気的接続用のはんだバンプブロック３３が設けられている。はんだバンプブロック３３を外部回路に電気的に接続した際に、制御チップ２０と外部回路の間に隙間ができるように、はんだバンプブロック３３の高さは、制御チップ２０の高さよりも大きくなっている。

【0037】

電気的相互接続構造３４は基板３０に設けられている。イメージセンサチップ１０と、制御チップ２０と、はんだバンプブロック３３とは、電気的相互接続構造３４を介して互いに電気的に接続されている。

【0038】

図２（ａ）〜図２（ｆ）は本発明の実施形態に係るイメージセンサチップのパッケージ方法を示す概略図である。

【0039】

図２（ａ）に示すように、イメージセンサチップ１０と、制御チップ２０と、基板３０とを準備する。制御チップ２０はイメージセンサチップ１０を制御するものであり、基板３０は第１の面３１と、第１の面３１と反対側に第２の面３２を有する。

【0040】

図２（ｂ）に示すように、制御チップ２０を基板３０の第２の面３２に電気的に接続する。制御チップ２０は複数の電気接続パッド２１を有し、はんだバンプスポット２２が電気接続パッド２１に形成されている。はんだバンプスポット２２は、金、スズ鉛合金、あるいは他の鉛フリー金属材料製とすることができる。電気接続パッド２１はフリップチップ（flip-chip）法により、はんだバンプスポット２２を介して基板３０に電気的に接続され、これにより制御チップ２０は基板３０に電気的に接続される。

【0041】

図２（ｃ）に示すように、アンダーフィル法を用いて、アンダーフィル材２３を制御チップ１０と基板３０の間のスペースに充填するとともに、制御チップ２０をアンダーフィル材２３で包み込む。

【0042】

別の実施形態としては、制御チップ２０はワイヤボンディングにより、すなわち糸はんだを介して、基板３０に電気的に接続する。糸はんだの素材としては、銅、タングステン、アルミニウム、金、銀などの金属が挙げられる。また制御チップ２０と糸はんだを保護するために、制御チップ２０と糸はんだをパッケージすることでパッケージを形成する。

【0043】

図２（ｄ）に示すように、制御チップを基板の第２の面に電気的に接続した後で、且つイメージセンサチップを基板の第１の面に接続する前に、外部回路との電気的接続用のはんだバンプブロック３３を、はんだボール（soldering ball）法により、基板３０の第２の面３２に設ける。はんだバンプブロック３３を外部回路に電気的に接続した際に、制御チップ２０と外部回路との間に隙間ができるように、はんだバンプブロック３３の高さは、制御チップ２０の高さよりも大きくする。

【0044】

図２（ｅ）に示すように、イメージセンサチップ１０を保護カバー板１０６で覆う。

【0045】

一つの実施形態としては、イメージセンサチップ１０はＣＭＯＳセンサを備える半導体チップであり、第１の面１０１及び第２の面１０２を互いに反対側に有する。第１の面１０１には、感光領域１０３と、感光領域１０３以外の部分に接触パッド１０４とを設ける。接触パッド１０４は、感光領域１０３に電気的に接続する。

【0046】

具体的には、図２（ｅ）の方法は、以下の工程を含む。

【0047】

所定の配列の（複数の）イメージセンサチップ１０を含むウェーハを準備する工程。

【0048】

ウェーハと同一サイズの保護カバー板１０６を準備する工程。保護カバー板の表面に、イメージセンサチップ１０と一対一で対応するように所定の配列で支持ユニット１０８を形成する工程。

【0049】

保護カバー板１０６とイメージセンサチップ１０との間に支持ユニット１０８を介在させた状態で、保護カバー板１０６をイメージセンサチップ１０の第１の面１０１に位置を合わせて積層する工程。ここで、保護カバー板１０６と個々のイメージセンサチップ１０との間に密封されたキャビティ１０７が形成され、このキャビティ１０７内に感光領域１０３が収容され、ほこりなどによる感光領域１０３の汚染を防止する。

【0050】

保護カバー板１０６は透光性の素材で形成する。一つの実施形態としては、光が感光領域１０３に届きやすくするために、保護カバー板１０６は、透光性の高い反射防止ガラス製とする。

【0051】

支持ユニット１０８はフォトレジスト製とすることができる。

【0052】

図２（ｆ）に示すように、イメージセンサチップ１０の第２の面１０２にはんだボール１０５を形成し、このはんだボール１０５を接触パッド１０４に電気的に接続する。具体的に言うと、イメージセンサチップ１０の第２の面１０２に、貫通シリコンビア（via）法で、複数の貫通シリコンビアを、接触パッド１０４と一対一で対応するように形成し、接触パッド１０４を貫通シリコンビアの底部から露出させる。金属配線層１００を貫通シリコンビア内に形成し、これを接触パッド１０４に電気的に接続する。金属配線層１００はイメージセンサチップ１０の第２の面１０２まで延びている。はんだボール１０５をイメージセンサチップ１０の第２の面１０２に形成し、これを金属配線層１００に電気的に接続する。

【0053】

ウェーハ及び保護カバー板を切断し、互いに接続している複数のイメージセンサチップ１０を分離する。

【0054】

図２（ｇ）に示すように、はんだボール１０５を基板３０に溶接することで、イメージセンサチップ１０を基板３０の第１の面３１に電気的に接続し、イメージセンサチップ１０を基板３０に電気的に接続する。イメージセンサチップ１０は制御チップ２０の反対側に位置する。

【0055】

上記実施形態は、本発明に係る新規なイメージセンサチップパッケージと、新規なイメージセンサチップのパッケージ方法を提供する。ここではイメージセンサチップパッケージングにパッケージ・オン・パッケージ技術を用いており、これによりイメージセンサチップパッケージのサイズの小サイズ化と、イメージセンサチップの集積度の向上が図れる。

【0056】

ここで開示した各実施形態は一つの独立した技術的課題の解決手段と理解すべきである。上記の説明は発明を明確に開示することが唯一の目的であり、当業者は明細書を全体としてみるべきであり、当業者が本明細書から理解できる他の実施例は、これらの実施例の技術的解決手段を適切に組み合わせることで形成されるかもしれない。

【0057】

上記の発明の詳細な説明は、本発明の実施形態の説明に過ぎず、本発明の保護の範囲を限定することを意図したものではない。本発明の主旨から外れない均等な実施形態や変更は、本発明の保護の範囲内であると解釈されなければならない。

【図1】

【図2(a)】

【図2(b)】

【図2(c)】

【図2(d)】

【図2(e)】

【図2(f)】

【図2(g)】

【手続補正書】

【提出日】2018年4月20日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】００１５

【補正方法】変更

【補正の内容】

【0015】

前記イメージセンサチップを前記基板に電気的に接続する前記工程の前に、第１の面及び第２の面を互いに反対側となるように有し、前記第１の面に感光領域と、前記感光領域以外の部分に接触パッドが設けられているイメージセンサチップが配列されたウェーハを準備し、前記イメージセンサチップと一対一で対応する所定の配列の支持ユニットが表面に設けられた、前記ウェーハと同一サイズの保護カバー板を準備し、各イメージセンサチップと前記保護カバー板の間に密封されたキャビティが形成され、このキャビティ内に前記感光領域が位置するように、前記ウェーハを前記保護カバー板に位置を合わせて積層し、前記イメージセンサチップの前記第２の面に、前記接触パッドと一対一で対応する複数の貫通シリコンビアを、前記接触パッドが前記貫通シリコンビアの底部から露出するように貫通シリコンビア法により形成し、前記貫通シリコンビア内に金属配線層を形成し、この金属配線層を前記接触パッドに電気的に接続し、前記イメージセンサチップの前記第２の面にはんだボールを形成し、このはんだボールを前記金属配線層に電気的に接続し、ウェーハ及び保護カバー板を切断して互いに接続しているイメージセンサチップを分離させる構成を採用することができる。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】００２４

【補正方法】変更

【補正の内容】

【0024】

図１は、本発明の一の実施例のイメージセンサチップパッケージの概略図である。このイメージセンサチップパッケージは、イメージセンサチップ１０と、制御チップ２０と、基板３０を備えている。基板３０は、お互いに反対側にある第１の面３１及び第２の面３２を有する。イメージセンサチップ１０は基板３０に電気的に接続され、基板３０の第１の面３１上に配置されている。制御チップ２０は基板３０に電気的に接続され、基板３０の第２の面３２上に配置されている。イメージセンサチップ１０と制御チップ２０が基板３０を挟んで反対側に設けられることで、イメージセンサチップはパッケージ・オン・パッケージ構造を有する。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】００３５

【補正方法】変更

【補正の内容】

【0035】

一つの実施形態としては、基板３０はプラスチック材料製である。応力の影響をなくすために、イメージセンサチップ１０と制御チップ２０とは、アンダーフィル法により基盤３０に電気的に接続してもよい。すなわち図１に示すように、アンダーフィル材２３を制御チップ２０と基板３０との間のスペースに充填するとともに、制御チップ２０をアンダーフィル材２３で包み込む。

【手続補正4】

【補正対象書類名】特許請求の範囲

【補正対象項目名】請求項９

【補正方法】変更

【補正の内容】

【請求項9】

前記イメージセンサチップを前記基板に電気的に接続する前記工程の前に、
それぞれが第１の面及び第２の面を互いに反対側に有し、前記第１の面に感光領域と、前記感光領域以外の部分に接触パッドとが設けられている所定の配列のイメージセンサチップを含むウェーハを準備し、
前記イメージセンサチップと一対一で対応する所定の配列の支持ユニットが表面に設けられた、前記ウェーハと同一サイズの保護カバー板を準備し、
各イメージセンサチップと前記保護カバー板との間に密封されたキャビティが形成され、このキャビティ内に前記感光領域が位置するように、前記ウェーハを前記保護カバー板に位置を合わせて積層し、
前記イメージセンサチップの前記第２の面に、前記接触パッドと一対一で対応する複数の貫通シリコンビアを、前記接触パッドが前記貫通シリコンビアの底部から露出するように貫通シリコンビア法により形成し、
前記貫通シリコンビア内に金属配線層を形成し、この金属配線層を前記接触パッドに電気的に接続するものであり、
前記イメージセンサチップの前記第２の面にはんだボールを形成し、このはんだボールを前記金属配線層に電気的に接続するものであり、
前記ウェーハ及び前記保護カバー板を切断し、互いに接続しているイメージセンサチップを分離させる、請求項８に記載のイメージセンサチップのパッケージ方法。

【国際調査報告】