特表2018-533838 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ ジュスン　エンジニアリング　カンパニー　リミテッドの特許一覧

特表2018-533838キャパシタ堆積装置及びこれを用いた誘電体膜の堆積方法

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】特表2018-533838(P2018-533838A)

(43)【公表日】2018年11月15日

(54)【発明の名称】キャパシタ堆積装置及びこれを用いた誘電体膜の堆積方法

(51)【国際特許分類】

H01L 21/31 20060101AFI20181019BHJP

H01L 21/822 20060101ALI20181019BHJP

H01L 27/04 20060101ALI20181019BHJP

H01L 21/8242 20060101ALI20181019BHJP

H01L 27/108 20060101ALI20181019BHJP

H01L 21/314 20060101ALI20181019BHJP

【ＦＩ】

H01L21/31 B

H01L27/04 C

H01L27/108 651

H01L21/314 M

【審査請求】未請求

【予備審査請求】未請求

【全頁数】22

(21)【出願番号】特願2018-504180(P2018-504180)

(86)(22)【出願日】2016年7月18日

(85)【翻訳文提出日】2018年3月2日

(86)【国際出願番号】KR2016007783

(87)【国際公開番号】WO2017018706

(87)【国際公開日】20170202

(31)【優先権主張番号】10-2015-0106099

(32)【優先日】2015年7月27日

(33)【優先権主張国】KR

(31)【優先権主張番号】10-2015-0155265

(32)【優先日】2015年11月5日

(33)【優先権主張国】KR

(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JP,KE,KG,KN,KP,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ

(71)【出願人】

【識別番号】504210651

【氏名又は名称】ジュスンエンジニアリングカンパニーリミテッド

(74)【代理人】

【識別番号】100083138

【弁理士】

【氏名又は名称】相田伸二

(74)【代理人】

【識別番号】100189625

【弁理士】

【氏名又は名称】鄭元基

(74)【代理人】

【識別番号】100196139

【弁理士】

【氏名又は名称】相田京子

(72)【発明者】

【氏名】ソドンウォン

(72)【発明者】

【氏名】クワジェチャン

(72)【発明者】

【氏名】チョビョンハ

【テーマコード（参考）】

5F038

5F045

5F058

5F083

【Ｆターム（参考）】

5F038AC05

5F038AC16

5F038AC18

5F038EZ11

5F038EZ14

5F038EZ17

5F038EZ20

5F045AB31

5F045AB32

5F045AB37

5F045AD07

5F045AD08

5F045AE01

5F045AF10

5F045BB16

5F045DC52

5F045DQ17

5F045EH01

5F045HA24

5F045HA25

5F058BA11

5F058BA20

5F058BB10

5F058BD02

5F058BD04

5F058BD05

5F058BE10

5F058BJ10

5F083AD21

5F083AD60

5F083GA27

5F083JA02

5F083JA06

5F083JA14

5F083JA40

5F083PR00

5F083PR33

(57)【要約】

高誘電率を有するキャパシタの製造方法に関し、該方法は、誘電体層の表面が、真空破壊により劣化するのを防止し、かつ、半導体基板のロード、アンロード時に発生する物理的ストレスにより、誘電体層の品質が劣化するのを防止する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１誘電体層、第２誘電体層及び第３誘電体層を、上に電極が形成された基板上に形成する第１チャンバ、
前記第３誘電体層上に金属層を形成する第２チャンバ、及び
前記第１チャンバ及び前記第２チャンバを真空状態に接続する第３チャンバからなる、キャパシタ堆積装置。

【請求項2】

第１誘電体層を、上に電極が形成された基板上に形成し、
第２誘電体層を、前記第１誘電体層上に形成し、
第３誘電体層を、前記第２誘電体層上に形成し、
前記第１誘電体層の形成、前記第２誘電体層の形成、前記第３誘電体層の形成を同一のチャンバで実行することを特徴とする、誘電体層を堆積させる方法。

【請求項3】

第１誘電体層を、上に電極が形成された基板上に形成し、
第２誘電体層を、前記第１誘電体層上に形成し、
第３誘電体層を、前記第２誘電体層上に形成し、
金属層を、前記第３誘電体層上に形成し、
前記第１〜第３誘電体層及び前記金属層を、空気に晒さずに形成することを特徴とする、誘電体層を堆積させる方法。

【請求項4】

前記第１誘電体層の形成、前記第２誘電体層の形成及び前記第３誘電体層の形成を繰り返し実行することを特徴とする、請求項３記載の方法。

【請求項5】

前記第１誘電体層及び前記第３誘電体層は、同一の材料で形成することを特徴とする、請求項３記載の方法。

【請求項6】

前記第１誘電体層及び前記第２誘電体層は、同一の材料で形成することを特徴とする、請求項３記載の方法。

【請求項7】

前記第２誘電体層及び前記第３誘電体層は、同一の材料で形成することを特徴とする、請求項３記載の方法。

【請求項8】

前記第１〜第３誘電体層はそれぞれ、熱処理工程、第１プラズマ処理工程、及び該第１プラズマ処理工程のプラズマ出力より高いプラズマ出力でプラズマ処理を行う第２プラズマ処理工程のうちの１つを介して形成することを特徴とする、請求項３記載の方法。

【請求項9】

第１〜第３誘電体層のそれぞれを、酸化物堆積工程及び窒化物堆積工程のいずれかを介して形成することを特徴とする、請求項３記載の方法。

【請求項10】

前記第１誘電体層の形成及び前記第２誘電体層の形成の間に、前記第１誘電体層にプラズマ処理を実行することを特徴とする、請求項３記載の方法。

【請求項11】

前記第２誘電体層の形成及び前記第３誘電体層の形成の間に、前記第２誘電体層にプラズマ処理を実行することを特徴とする、請求項３記載の方法。

【請求項12】

前記第１誘電体層の形成及び該第１誘電体層に対するプラズマ処理の実行を繰り返すことを特徴とする、請求項１０記載の方法。

【請求項13】

前記第２誘電体層の形成及び該第２誘電体層に対するプラズマ処理の実行を繰り返すことを特徴とする、請求項１１記載の方法。

【請求項14】

前記第１〜第３誘電体層は、異なる結晶性構造を有することを特徴とする、請求項３記載の方法。

【請求項15】

1以上の前記第１〜第３誘電体層を繰り返し堆積することを特徴とする、請求項１４記載の方法。

【請求項16】

誘電体層堆積処理及びプラズマ処理工程を前記第１チャンバ内で実行することを特徴とする、請求項１記載のキャパシタ堆積装置。

【請求項17】

前記第１〜第３誘電体層のそれぞれは、SiO₂, Al₂O₃, GeO₂, SrO, HfSiOx, Y₂O₃, ZrO₂, Ta₂O₅, CeO₂, La₂O₃, LaAlO₃, NMD, TiO₂及びSTOの内の１つであることを特徴とする、請求項２又は請求項３記載の方法。

【請求項18】

前記第３誘電体層の形成及び前記金属層の形成の間に、前記第３誘電体層にプラズマ処理を実行することを特徴とする、請求項３記載の方法。

【請求項19】

前記第３誘電体層の形成及び、前記第３誘電体層に対するプラズマ処理の実行を繰り返すことを特徴とする、請求項１８記載の方法。

【請求項20】

前記第１誘電体層の形成及び前記第３誘電体層の形成は、同一のチャンバ内で実行することを特徴とする、請求項３記載の方法。

【請求項21】

第１誘電体層及び第３誘電体層を、上に電極が形成された基板上に形成する第１チャンバ、
第１誘電体層及び第３誘電体層間に第２誘電体層を形成する第２チャンバ、
金属層を、前記第３誘電体層上に形成する第３チャンバ、及び
前記第１〜第３チャンバを真空状態に連結する第４チャンバからなることを特徴とする、キャパシタ堆積装置。

【請求項22】

前記第１チャンバの処理温度と、前記第２チャンバの処理温度とは異なることを特徴とする、請求項２１記載のキャパシタ堆積装置。

【請求項23】

前記第１チャンバの処理温度は、３５０℃であり、前記第２チャンバの処理温度は４１０℃であることを特徴とする、請求項２２記載のキャパシタ堆積装置。

【請求項24】

前記第１〜第３誘電体層及び前記金属層は、空気に晒さずに形成することを特徴とする、請求項２１記載のキャパシタ堆積装置。

【請求項25】

誘電体層堆積工程及びプラズマ処理工程は、前記第１チャンバ及び前記第２チャンバのそれぞれで実行することを特徴とする、請求項２１記載のキャパシタ堆積装置。

【請求項26】

前記第１〜第３誘電体層のそれぞれは、SiO₂, Al₂O₃, GeO₂, SrO, HfSiOx, Y₂O₃, ZrO₂, Ta₂O₅, CeO₂, La₂O₃, LaAlO₃, NMD, TiO₂及びSTOの内の１つであることを特徴とする、請求項１又は請求項２１記載のキャパシタ堆積装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、キャパシタ堆積装置及び、該装置を用いた誘電体層堆積方法に関する。

【背景技術】

【0002】

半導体装置の集積度が進歩的に増加するにつれ、装置が占有する面積は進歩的に減少している。半導体メモリ装置、例えば、ダイナミック・ランダム・アクセスメモリ(ＤＲＡＭ)においては、装置面積は減少しているが、基本的に必要なキャパシタ容量は確保すべきである。それ故、装置の面積の減少によるキャパシタの容量を補完すべく、各種方法が研究されている。
キャパシタの容量は、次の式で表現定義される。

【0003】

【数1】

ここで、εは、誘電体層の誘電率、Ａは、電極の面積、またｔは、誘電体層の厚さを示す。キャパシタの容量を増加させるためには、誘電体層として、誘電率の高い材料を使うか、誘電体層を薄く形成するか、又は電極の面積を増やすかである。しかしながら、上述したように半導体装置の集積度が増加していることにより、装置の面積は最近減少しているので、電極の面積を大きくすることは困難である。この理由により、誘電体層を薄く形成するか、高い誘電体率を有する誘電体層を使用するかによって、キャパシタの容量を増やすことになる。

【0004】

キャパシタは、下側電極である第１電極、上側電極である第２電極、及び第1及び第２電極の間に形成された誘電体層を有する。第１電極、誘電体層及び第２電極は、それぞれ異なるチャンバで形成される。このため、誘電体層を形成した後、第２電極を形成するまでに、真空破壊が起きる。この場合、誘電体層は、真空破壊されている間、空気に晒されることになり、これにより誘電層の酸化又は劣化が起きてしまう。

【0005】

更に、半導体基板のアンロード及びロードを繰り返す回数が増すと、半導体基板に印加する物理的ストレスが増加し、誘電体層の質の劣化が起きる。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の第１の観点は、キャパシタ堆積装置及び、該装置を用いた誘電体層堆積方法を提供し、これにより、真空破壊による誘電体層の表面が劣化するのを防止する。

【0007】

本発明の第２の観点は、キャパシタ堆積装置及び、該装置を用いた誘電体層堆積方法を提供し、これにより、半導体基板をロードし、アンロードする際に発生する物理的ストレスにより、誘電体層の質の低下を防止する。

【課題を解決するための手段】

【0008】

本発明の観点では、第１誘電体層、第２誘電体層及び第３誘電体層を、上に電極が形成された基板上に形成する第１チャンバ、
前記第３誘電体層上に金属層を形成する第２チャンバ、及び
前記第１チャンバ及び前記第２チャンバを真空状態に接続する第３チャンバからなる、キャパシタ堆積装置が提供される。

【0009】

本発明の別の観点では、第１誘電体層を、上に電極が形成された基板上に形成し、
第２誘電体層を、前記第１誘電体層上に形成し、
第３誘電体層を、前記第２誘電体層上に形成し、
前記第１誘電体層の形成、前記第２誘電体層の形成、前記第３誘電体層の形成を同一のチャンバで実行することを特徴とする、誘電体層を堆積させる方法が提供される。

【0010】

本発明の更に別の観点では、第１誘電体層を、上に電極が形成された基板上に形成し、
第２誘電体層を、前記第１誘電体層上に形成し、
第３誘電体層を、前記第２誘電体層上に形成し、
金属層を、前記第３誘電体層上に形成し、
前記第１〜第３誘電体層及び前記金属層を、空気に晒さずに形成することを特徴とする、誘電体層を堆積させる方法が提供される。

【0011】

前記第１誘電体層の形成、前記第２誘電体層の形成及び前記第３誘電体層の形成を繰り返し実行する。

【0012】

前記第１誘電体層及び前記第３誘電体層は、同一の材料で形成する。

【0013】

前記第１誘電体層及び前記第２誘電体層は、同一の材料で形成する。

【0014】

前記第２誘電体層及び前記第３誘電体層は、同一の材料で形成する。

【0015】

前記第１〜第３誘電体層は、熱処理工程、第１プラズマ処理工程、及び該第１プラズマ処理工程のプラズマ出力より高いプラズマ出力でプラズマ処理を行う第２プラズマ処理工程のうちの１つを介して形成する。

【0016】

前記第１〜第３誘電体層のそれぞれを、酸化物堆積工程及び窒化物堆積工程のいずれかを介して形成する。

【0017】

該方法は、更に、前記第１誘電体層の形成及び前記第２誘電体層の形成の間に、前記第１誘電体層にプラズマ処理を実行する。

【0018】

該方法は、更に、前記第２誘電体層の形成及び前記第３誘電体層の形成の間に、前記第２誘電体層にプラズマ処理を実行する。

【0019】

該方法は、更に、前記第１誘電体層の形成及び該第１誘電体層に対するプラズマ処理の実行を繰り返す。

【0020】

該方法は、更に、前記第２誘電体層の形成及び該第２誘電体層に対するプラズマ処理の実行を繰り返す。

【0021】

前記第１〜第３誘電体層は、異なる結晶構造を有する。

【0022】

1以上の前記第１〜第３誘電体層を繰り返し堆積する。

【0023】

誘電体層堆積工程及びプラズマ処理工程を前記第１チャンバ内で実行する。

【0024】

前記第１〜第３誘電体層のそれぞれは、SiO₂, Al₂O₃, GeO₂, SrO, HfSiOx, Y₂O₃, ZrO₂, Ta₂O₅, CeO₂, La₂O₃, LaAlO₃, NMD, TiO₂及びSTOの内の１つである。

【0025】

該方法は、更に、前記第３誘電体層の形成及び前記金属層の形成の間に、前記第３誘電体層にプラズマ処理を実行する。

【0026】

該方法は、更に、前記第３誘電体層の形成及び前記第３誘電体層に対するプラズマ処理の実行を繰り返す。

【0027】

前記第１誘電体層の形成及び前記第３誘電体層の形成は、同一のチャンバ内で実行する。

【0028】

本発明の別の観点は、第１誘電体層及び第３誘電体層を、上に電極が形成された基板上に形成する第１チャンバ、
前記第１誘電体層及び前記第３誘電体層間に第２誘電体層を形成する第２チャンバ、
金属層を、前記第３誘電体層上に形成する第３チャンバ、及び
前記第１〜第３チャンバを真空状態に連結する第４チャンバからなることを特徴とする、キャパシタ堆積装置が提供される。

【0029】

前記第１チャンバの処理温度と、前記第２チャンバの処理温度とは異なる。

【0030】

前記第１チャンバの処理温度は、３５０℃であり、前記第２チャンバの処理温度は４１０℃である。

【0031】

前記第１〜第３誘電体層及び前記金属層は、空気に晒さずに形成する。

【0032】

誘電体層堆積工程及びプラズマ処理工程は、前記第１チャンバ及び前記第２チャンバのそれぞれで実行する。

【0033】

前記第１〜第３誘電体層のそれぞれは、SiO₂, Al₂O₃, GeO₂, SrO, HfSiOx, Y₂O₃, ZrO₂, Ta₂O₅, CeO₂, La₂O₃, LaAlO₃, NMD, TiO₂及びSTOの内の１つである。

【発明の効果】

【0034】

本発明の実施例によると、真空状態から逸れた状態に対応した真空破壊は、第３誘電帯体層の形成処理及び第２電極の形成処理の間では発生し得ない。その結果、真空破壊により誘電体層の表面の劣化を防止することが出来る。従って、第３誘電体層と第２電極間の界面特性が減じるのを防止出来、これによりキャパシタの容量の減少を防止することが出来る。

【0035】

更に、本発明の実施例によると、真空状態から逸れた状態に対応した真空破壊は、第１誘電帯体層の形成処理、第２誘電帯体層の形成処理、第３誘電帯体層の形成処理、及び第２電極の形成処理の間では発生し得ない。その結果、真空破壊により第１〜第３誘電体層のそれぞれの表面の劣化を防止することが出来る。従って、第１誘電体層と第２誘電体層間、第２誘電体層と第３誘電体層間、第３誘電体層と第２電極間の界面特性が減じるのを防止出来、これによりキャパシタの容量の減少を防止することが出来る。

【0036】

更に、本発明の実施例によると、第１〜第３誘電帯体層を同一のチャンバで形成するため、第１〜第３誘電体層をそれぞれ異なるチャンバ内で形成する場合と比べて、半導体基板のロード及びアンロードを繰り返す回数を減らすことが出来る。従って、半導体基板のロード及びアンロード時に発生する物理的ストレスにより、誘電体層の質の劣化を防止することが出来る。

【0037】

更に、本発明の実施例によると、第１〜第３誘電帯体層を同一のチャンバで形成し、この場合、第２誘電帯体層を第２温度ではなく、第１温度で形成することが出来る。また、第２温度で第２誘電体層を形成する方が好ましいが、第２誘電体層を第１温度で形成するため、第１温度と第２温度間の差に対応する温度エネルギを補償するためには、第２誘電体層にプラズマ処理を実行することが出来る。特に、第２誘電体層には酸素を供給し、第２誘電体層にプラズマ処理を実行するため、温度エネルギが補償され、第２誘電体層の界面は固くなる。

【0038】

更に、本発明の実施例によると、半導体基板上に形成した第１電極の表面に、Ｎ_２プラズマ処理を実行することができる。従って、第１電極の表面の界面は向上し、これにより、第１電極と第１誘電体層間の界面特性を向上させることが出来る。

【図面の簡単な説明】

【0039】

【図1】図１は、本発明の一実施例による半導体装置のキャパシタを図示した断面図である。

【図2】図２は、本発明の一実施例による高誘電率を有するキャパシタの製造方法を説明するフローチャートである。

【図3】図３は、本発明の一実施例による高誘電率を有するキャパシタの製造方法に適用する堆積装置を示す模式図である。

【図4】図４は、本発明の他の実施例による高誘電率を有するキャパシタの製造方法を説明するフローチャートである。

【図5】本発明の他の実施例による高誘電率を有するキャパシタの製造方法に適用する堆積装置を示す模式図である。

【発明を実施するための形態】

【0040】

本発明の例示実施例を、添付の図面で説明しつつ、詳細に言及する。可能な限り、同一又は同様な部分には、同一の符号を、図面を通して使用することにする。

【0041】

本発明の利点や特徴、及び本発明の実行方法を、以下に示す実施例を介して、添付図面に言及しつつ明らかにする。しかしながら、本発明は異なる形態で具現化されることがあり、ここに示す実施例に限定されるものと解釈すべきではない。むしろ、開示したものが完全完璧なものであり、当該技術に精通した者に本発明の範囲が十分に伝達されるよう、実施例が提供される。更に、本発明は、クレームの範囲によってのみ定義される。

【0042】

本発明の実施例を説明するために図面に開示した、形、大きさ、比率、角度及び数字は、単たる例示であり、よって、本発明は、説明した詳細に限定されない。全体を通して、同様の符号は同様の要素を示している。以下、関連する公知の機能や公知の形態の詳細な説明は、本発明の重要点をむだに不明確にするものであり、その詳細な説明は省略する。本明細書において、「から構成される」、「有する」、「含む」なる語は、「〜だけ」の語が使われない限り、別の部分が存在する場合がある。単数形の語は、そうでないとの記載がない限り、複数形を含む場合がある。

【0043】

要素等を解釈するに当たり、該要素等は、明確な記述がない限り、エラー範囲を含むものと解釈される。

【0044】

位置関係を記述する際、例えば、「の上に」、「から上に」、「の下に」、「の次に」の２つの部分間の位置関係の記述は、「ちょうど」や「向けて」が使われない限り、１以上の部分が、２つの部分の間に配置される場合がある。

【0045】

時間関係を記述する際、例えば、時間的順序を、「の後に」、「に続いて」、「の前に」と記述した際は、「ちょうど」、「直接」を使用しない限り、連続的でないケースを含むことがある。

【0046】

各種要素を記述するために、「第１の」、「第２の」等の記述を用いても、これら要素がこの言葉により制限されるわけではない。これらの記述は、１つの要素を他の要素と区別するためだけに使用するものである。例えば、第１要素は、本発明の範囲から逸脱しない限り、第２要素であり得る。同様に、第２要素は、第１要素であり得る。

【0047】

本発明の各種実施例の特徴は、部分的に、又は全体に亘り互いに連結し得る。また、それらは互いに作用することもあり、更に、それら特徴をその技術の熟練者に十分に理解することが技術的にできるようになる。本発明の実施例は、互いに独立して実行でき、或いは、共同依存的な関係をもって共に実行することが出来る。

【0048】

以下、本発明の例示的実施例を、添付の図面を参照して詳細に記述する。

【0049】

図１は、本発明の実施例による半導体装置のキャパシタ１００を示す断面図である。図１では、本発明の実施例による半導体装置のキャパシタ１００は、第１電極１１０、第２電極１２０及び誘電体層１３０を有する。

【0050】

第１電極１１０は、下側電極であり、第２電極１２０は、上側電極である。第1及び第２電極１１０、１２０のそれぞれは、ある特定のパターンでパターン化される電極である。第１及び第２電極１１０、１２０は、窒化チタン（ＴｉＮ）で形成されるが、これに限定されない。

【0051】

誘電体層１３０は、複数の高Ｋ誘電体層を有している。例えば、図１に示すように、誘電体層１３０は、第１〜第３誘電体層１３１−１３３を有する。

【0052】

第１及び第３誘電体層１３１及び１３３が同一の高−K A材料で形成されており、第２誘電体層１３２は、高−K B材料で形成されている例に言及しているが、本実施例はこれに限定されない。他の実施例では、第１及び第２誘電体層１３１及び１３２が同一の高−K A材料で形成されており、第３誘電体層１３３は、高−K B材料で形成されている。更に他の実施例では、第２及び第３誘電体層１３２及び１３３が同一の高−K A材料で形成されており、第１誘電体層１３１は、高−K B材料で形成されている。

【0053】

高−K A材料及び高−K B材料はそれぞれ、SiO₂, Al₂O₃, GeO₂, SrO, HfSiOx, Y₂O₃, ZrO₂, Ta₂O₅, CeO₂, La₂O₃, LaAlO₃, NMD, TiO₂及びSTOの内の１つである。即ち、第１〜第３誘電体層１３１〜１３３は、酸化物堆積工程又は窒化物堆積工程を介して形成することが出来る。

【0054】

第１誘電体層１３１は、第１電極１１０上に形成することが出来る。第１誘電体層１３１は、厚さが約６０Åであり、四角形の結晶性層として形成することが出来る。

【0055】

第２誘電体層１３２は、第１誘電体層１３１上に形成することが出来る。第２誘電体層１３２は、厚さが約５Å〜８Åである。

【0056】

第３誘電体層１３３は、第誘電体層１３２上に形成することが出来る。第３誘電体層１３３は、厚さが約２０Å〜３０Åであり、非晶質層として形成することが出来る。

【0057】

誘電体層１３０が、本発明の１実施例として、四角形の結晶性層を有する第１誘電体層１３１、第２誘電体層１３２、非晶質層を有する第３誘電体層１３３からなる３層構造から形成されるとすれば、キャパシタ１００は、等式（１）に示すように高誘電率を有し、これによりキャパシタ１００の容量を増やすことが出来る。

【0058】

第１誘電体層１３１は、ある温度で実行する熱処理を介して形成することが出来、第２誘電体層１３２は、ある温度で実行する第１プラズマ処理を介して形成することが出来、第３誘電体層１３３は、ある温度で実行する第２プラズマ処理を介して形成することが出来る。或いは、第１誘電体層１３１は、ある温度で実行する熱処理を介して形成することが出来、第２誘電体層１３２は、ある温度で実行する第２プラズマ処理を介して形成することが出来、第３誘電体層１３３は、ある温度で実行する第１プラズマ処理を介して形成することが出来る。第２プラズマ処理は、第１プラズマ処理よりも高いプラズマ出力で実行することが出来る。プラズマ出力に基づいて、誘電体層の密度を変化させることが出来るし、不純物の含有量を変化させることも出来る。不純物の含有量に基づく結晶化の差や、誘電体層の密度の差により、誘電体層の漏れ電流特性に差が生じる。

【0059】

更に、第１〜第３誘電体層１３１〜１３３を、繰り返し堆積させることが出来る。或いは、これら第１〜第３誘電体層１３１〜１３３の内のいずれかを繰り返し堆積させることが出来る。

【0060】

図２は、本発明の一実施例による高誘電率を有するキャパシタの製造方法を説明するフローチャートである。図３は、本発明の一実施例による高誘電率を有するキャパシタの製造方法に適用する堆積装置を示す模式図である。

【0061】

図３において、第２堆積装置２００は、第１及び第２チャンバ２１０、２２０、搬送チャンバに対応する第３チャンバ（搬送チャンバ）２４０及び第４チャンバ２３０を有する。第１チャンバ２１０は、第１及び第３誘電体層１３１、１３３を形成するためのチャンバである。第１及び第３誘電体層１３１、１３３は同一の物質で形成されているので、これら第１及び第３誘電体層１３１、１３３は同一のチャンバ、即ち、第１チャンバで形成することが出来る。第２チャンバ２２０は、第２誘電体層１３２を形成するためのチャンバである。第１及び第２チャンバ２１０、２２０は、誘電体層堆積工程及びプラズマ処理工程を実行することができるチャンバである。第３チャンバ（搬送チャンバ）２４０は、半導体基板を、第１、第２及び第４チャンバ２１０、２２０、２３０に搬送し、第１、第２及び第４チャンバ２１０、２２０、２３０を真空状態に連結するためのチャンバである。第４チャンバ２３０は、第２電極１２０を形成するためのチャンバである。第１〜第４チャンバ２１０、２２０、２４０、２３０は、真空状態にある。ここで、説明の便宜上、第３チャンバ２４０を搬送チャンバと呼ぶことにする。

【0062】

更に、本発明の実施例による高誘電率を有するキャパシタの製造方法を、図2及び図３を用いて説明する。説明の便宜上、第１及び第３誘電体層１３１及び１３３が同一の高−K A材料で形成されており、第２誘電体層１３２は、高−K B材料で形成されている例で説明する。

【0063】

第１に、図２に示すように、第１電極１１０を、第１堆積装置を用いて、真空状態で半導体基板上に形成する。第１電極１１０はTiNで形成されているが、これに限定されない。

【0064】

第１電極１１０は、ある形状にパターン化されたパターン電極であり、上に第１電極１１０が形成された半導体基板は、微粒子及び／又はそれと同様な異物を排除するためにウエット洗浄されている。また、その上に第１電極が形成された半導体基板がウエット洗浄された後、第１電極１１０の表面の界面を向上させるために、N₂プラズマ処理を行うことが出来る。N₂プラズマ処理を実行することで第１電極１１０の表面の界面を向上させる際、第１電極１１０と第１誘電体層１３１間の界面特性が向上する（図２のS１０１）。

【0065】

第２に、上に第１電極１１０が形成された半導体基板を、図３に示すように、第１誘電体層１３１を形成するために、第２堆積装置２００の第１チャンバ２１０に搬送する。図２に示すように、第１誘電体層１３１は、真空状態にある第１チャンバ２１０内で第１電極１１０上に形成する。第１誘電体層１３１は、厚さが約６０Åで、四角形の結晶性層であるが、これに限定されない。

【0066】

第１誘電体層１３１は、第１温度、例えば、約３５０℃の高温で形成することが出来る。第１誘電体層１３１を繰り返し堆積させることが出来る。

【0067】

第１誘電体層１３１を堆積させている間に、又は第１誘電体層１３１を堆積させた後に、プラズマ処理を実行する第１プラズマ処理は、処理S１０２とS１０３の間に実行することができる。この場合、第１誘電体層１３１を堆積する処理を繰り返し、第１誘電体層１３１にプラズマ処理を実行することで第１誘電体層１３１を形成することが出来る（図２のS１０２）。

【0068】

第３に、上に第１誘電体層１３１が形成されている半導体基板を、第２誘電体層１３２を形成するために、図３に示すように、第１チャンバ２１０から第２チャンバ２２０へ搬送する。詳述すると、上に第１誘電体層１３１が形成されている半導体基板を、搬送チャンバ２４０を介して、第１チャンバ２１０から第２チャンバ２２０へ搬送する。ここで、搬送チャンバ２４０は真空状態にあるので、真空状態から逸れた状態に対応した真空破壊を被らずに、上に第１誘電体層１３１が形成された半導体基板を、第１チャンバ２１０から第２チャンバ２２０へ搬送することが出来る。

【0069】

図２に示すように、真空状態にある第２チャンバ２２０内で、第２誘電体層１３２を第１誘電体層１３１上に形成する。第２誘電体層１３２の厚さは、約５Å〜８Åである。第２誘電体層１３２は、第１温度よりも高い第２温度（例えば、約４５０℃）で形成することが出来る。第２誘電体層１３２を繰り返し堆積させることが出来る。

【0070】

或いは、第２誘電体層１３２を第１温度で形成することが出来る。第２誘電体層１３２を第２温度（例えば、約４５０℃）で形成することが出来る。第２誘電体層１３２を第１温度で形成する場合、第１及び第２温度の差に対応した温度エネルギを補償する必要がある。第１及び第２温度の差に対応した温度エネルギを補償するためには、第２誘電体層１３２を堆積させている間に、又は第２誘電体層１３２を堆積させた後に、プラズマ処理を実行する第２プラズマ処理は、処理S１０３とS１０４の間に実行することができる。関連技術においては、第２誘電体層１３２を形成する工程と、プラズマ処理とは、異なるチャンバ内で行う。しかしながら、本発明の実施例では、第２誘電体層１３２を形成する工程と、プラズマ処理工程とは全て第１チャンバ３１０内で行うことが出来る。例えば、第１チャンバ内３１０は、第２誘電体層１３２を形成する際、２０秒から３００秒、１ｋｗの無線周波数（RF）出力でプラズマ処理を実行することが出来、これにより温度エネルギを補償することが出来る。温度エネルギは、RF出力を調整することで補償することが出来る。この場合、第２誘電体層１３２を堆積させる処理を繰り返し、第２誘電体層１３２にプラズマ処理を実行することで、第２誘電体層１３２を形成することが出来る（図２のS１０３）。

【0071】

第４に、上に第２誘電体層１３２が形成されている半導体基板を、第３誘電体層１３３を形成するために、図３に示すように、第２チャンバ２２０から第１チャンバ２１０へ再度搬送する。詳述すると、上に第２誘電体層１３２が形成されている半導体基板を、搬送チャンバ２４０を介して、第２チャンバ２２０から第１チャンバ２１０へ搬送する。ここで、搬送チャンバ２４０は真空状態にあるので、真空状態から逸れた状態に対応した真空破壊を被らずに、上に第２誘電体層１３２が形成された半導体基板を、第２チャンバ２２０から第１チャンバ２１０へ搬送することが出来る。

【0072】

図２に示すように、真空状態にある第１チャンバ２１０内で、第３誘電体層１３３を第２誘電体層１３２上に形成する。第３誘電体層１３３の厚さは、約２０Å〜３０Åであり、非晶質層であるが、これに限定されない。

【0073】

第３誘電体層１３３は、第１温度、例えば、約３５０℃の高温で形成することが出来る。第３誘電体層１３３を繰り返し堆積させることが出来る。

【0074】

第３誘電体層１３３を堆積させている間に、又は第３誘電体層１３３を堆積させた後に、プラズマ処理を実行する第３プラズマ処理は、処理S１０４とS１０５の間に実行することができる。この場合、第３誘電体層１３３を堆積させる処理を繰り返し、第３誘電体層１３３にプラズマ処理を実行することで第３誘電体層１３３を形成することが出来る（図２のS１０４）。

【0075】

第５に、上に第３誘電体層１３３が形成されている半導体基板を、第２誘電体層１３２を形成するために、図３に示すように、第１チャンバ２１０から第４チャンバ２３０へ搬送する。詳述すると、上に第３誘電体層１３３が形成されている半導体基板を、搬送チャンバ２４０を介して、第１チャンバ２１０から第４チャンバ２３０へ搬送する。ここで、搬送チャンバ２４０は真空状態にあるので、真空状態から逸れた状態に対応した真空破壊を被らずに、上に第３誘電体層１３３が形成された半導体基板を、第１チャンバ２１０から第４チャンバ２３０へ搬送することが出来る。

【0076】

図２に示すように、真空状態にある第４チャンバ２３０内で、第２電極１２０を第３誘電体層１３３上に形成する。第２電極１２０はTiNで形成されているが、これに限定されない。上に第２電極１２０が形成された半導体基板を、図３に示すように第４チャンバ２３０から搬送装置に搬送させる（図２のS１０５）。

【0077】

上述したように、本発明の実施例において、第１〜第３誘電体層１３１〜１３３及び第２電極１２０を、真空状態にある第１、第２、第４チャンバ２１０、２２０、２３０及び第３チャンバ（搬送チャンバ）２４０を有する第２堆積装置２００で形成することが出来る。このため、本発明の実施例において、第１〜第３誘電体層１３１〜１３３及び第２電極１２０を形成する際、真空状態から逸れた状態に対応する真空破壊は存在しない。即ち、第１〜第３誘電体層１３１〜１３３は、製造過程において空気に晒されずに形成することが出来る。それ故、本発明の実施例においては、第１〜第３誘電体層１３１〜１３３は、空気に晒されず、劣化しない。これにより、第１〜第３誘電体層１３１〜１３３間の界面特性が減じるのを防止することが出来る。

【0078】

特に、関連技術においては、第１〜第３誘電体層１３１〜１３３のそれぞれは、第１〜第３誘電体層１３１〜１３３間の界面特性の減少を防ぐため、厚く設定され、このため、上述した式（１）に示すように、キャパシタ１００の容量は減少する。一方、本発明の実施例においては、第１〜第３誘電体層１３１〜１３３間の界面特性の劣化が防止され、第１〜第３誘電体層１３１〜１３３のそれぞれの厚さは、関連技術よりも薄く設定され、これによりキャパシタ１００の容量が減少する問題を解消することが出来る。

【0079】

図４は、本発明の他の実施例による高誘電率を有するキャパシタの製造方法を説明するフローチャートである。また、図５は、本発明の他の実施例による高誘電率を有するキャパシタの製造方法に適用する堆積装置を示す模式図である。

【0080】

図５において、第２堆積装置３００は、第１チャンバ３１０、第２チャンバ３２０、第３チャンバ（搬送チャンバ）３４０を有している。第１チャンバ３１０は、第１及び第３誘電体層１３１、１３３及び第２誘電体層１３２を形成するためのチャンバである。即ち、第１及び第３誘電体層１３１、１３３及び第２誘電体層１３２は、同一のチャンバ、即ち第１チャンバ３１０内で形成することが出来る。第１チャンバ３１０は、誘電体層堆積工程及びプラズマ処理工程を実行することができるチャンバである。第２チャンバ３２０は、第２電極１２０を形成するためのチャンバである。第３チャンバ（搬送チャンバ）３４０は、半導体基板を、第１、第２チャンバ３１０、３２０に搬送し、第１、第２チャンバ３１０、３２０を真空状態に連結するためのチャンバである。第１〜第３チャンバ３１０、３２０、２３０は、真空状態にある。これからは、説明の便宜上、第３チャンバ３４０を搬送チャンバと呼ぶことにする。

【0081】

更に、本発明の他の実施例による高誘電率を有するキャパシタの製造方法を、図４及び図５を用いて説明する。説明の便宜上、第１及び第３誘電体層１３１及び１３３が同一の高−K A材料で形成されており、第２誘電体層１３２は、高−K B材料で形成されている例で説明する。

【0082】

第１に、図４に示すように、第１電極１１０を、第１堆積装置を用いて真空状態で半導体基板上に形成する。第１電極１１０はTiNで形成されているが、これに限定されない。

【0083】

第１電極１１０は、ある形状にパターン化されたパターン電極であり、その上に第１電極１１０が形成された半導体基板は、微粒子及び／又はそれと同様な異物を排除するためにウエット洗浄されている。また、その上に第１電極１１０が形成された半導体基板がウエット洗浄された後、第１電極１１０の表面の界面を向上させるために、N₂プラズマ処理を行うことが出来る。第１電極１１０の表面の界面にN₂プラズマ処理を実行することで向上させる際、第１電極１１０と第１誘電体層１３１間の界面特性が向上する（図４のS２０１）。

【0084】

第２に、上に第１電極１１０が形成された半導体基板を、図５に示すように、第１誘電体層１３１を形成するために第２堆積装置３００の第１チャンバ３１０に搬送する。図４に示すように、第１誘電体層１３１、第２誘電体層１３２、第３誘電体層１３３は、真空状態にある第１チャンバ３１０内で、第１電極１１０上に順番に形成する。このため、第１〜第３誘電体層１３１〜１３３を、製造工程において空気に晒さずに形成することが出来る。

【0085】

まず、第１誘電体層１３１を第１電極１１０上に形成する。第１誘電体層１３１の厚さは、約６０Åであり、四角形の水晶性層であるが、これに限定されない。第１誘電体層１３１は、第１温度、例えば、約３００℃の高温で形成することが出来る。第１誘電体層１３１を繰り返し堆積させることが出来る。

【0086】

第１誘電体層１３１を堆積させている間に、又は第１誘電体層１３１を堆積させた後に、プラズマ処理を実行することができる。この場合、第１誘電体層１３１を堆積させる処理を繰り返し、第１誘電体層１３１にプラズマ処理を実行することで第１誘電体層１３１を形成することが出来る。

【0087】

引き続き、第２誘電体層１３２を第１誘電体層１３１上に形成する。第２誘電体層１３１の厚さは、約５Å〜８Åであるが、これに限定されない。図５に示すように、第２誘電体層１３２を、第１誘電体層１３１を形成したチャンバと同一の第１チャンバ３１０内で形成する場合は、第２誘電体層１３２を第１温度で形成することが出来る（例えば、約３００℃の高温）。

【0088】

第２誘電体層１３２を第２温度（例えば、約４００℃）で形成することが出来る。よって、第２誘電体層１３２を第１温度で形成する場合、第１及び第２温度の差に対応した温度エネルギを補償する必要がある。第１及び第２温度の差に対応した温度エネルギを補償するためには、本実施例においては、第２誘電体層１３２を第１チャンバ３１０内で形成した後、これに酸素（Ｏ_２）含有ガスを供給し、第２誘電体層１３２にプラズマ処理を実行する。
関連技術においては、第２誘電体層１３２を形成する工程と、プラズマ処理とは、異なるチャンバ内で行う。しかしながら、本発明の実施例では、第２誘電体層１３２を形成する工程と、プラズマ処理工程とは全て第１チャンバ３１０内で行うことが出来る。例えば、第１チャンバ内３１０は、第２誘電体層１３２を形成する際、２０秒から３００秒、１ｋｗの無線周波数（RF）出力でプラズマ処理を実行することが出来、これにより、温度エネルギを補償することが出来る。温度エネルギは、無線周波数（RF）出力を調整することにより補償することが出来る。

【0089】

第２誘電体層１３２を繰り返し堆積することが出来る。例えば、第２誘電体層１３２を、第１温度で堆積する処理を繰り返し、第２誘電体層１３２にプラズマ処理を実行することで、第２誘電体層１３２を形成することが出来る。

【0090】

続いて、第２誘電体層１３２上に、第３誘電体層１３３を形成する。第３誘電体層１３３は、厚さが約２０Å〜３０Åで、非晶質層であるが、これに限定されない。第３誘電体層１３３を繰り返し堆積することが出来る。

【0091】

第３誘電体層１３３を堆積させている間に、又は第３誘電体層１３３を堆積させた後に、プラズマ処理を実行することが出来る。この場合、第３誘電体層１３３を体積させる処理を繰り返し、第３誘電体層１３３にプラズマ処理を実行することで第３誘電体層１３３を形成することが出来る（図４のS２０２）。

【0092】

第３に、上に第１〜第３誘電体層１３１〜１３３が形成されている半導体基板を、第２電極１２０を形成するために、図５に示すように、第１チャンバ３１０から第２チャンバ３２０へ搬送する。詳述すると、上に第１〜第３誘電体層１３１〜１３３が形成されている半導体基板を、搬送チャンバ３４０を介して、第１チャンバ３１０から第２チャンバ３２０へ搬送する。ここで、搬送チャンバ３４０は真空状態にあるので、真空状態から逸れた状態に対応した真空破壊を被らずに、上に第１〜第３誘電体層１３１〜１３３が形成された半導体基板を、第１チャンバ３１０から第２チャンバ３２０へ搬送することが出来る。

【0093】

図４に示すように、真空状態にある第２チャンバ３２０内で、第２電極１２０を第３誘電体層１３３上に形成する。第２電極１２０はTiNで形成されているが、これに限定されない。上に第２電極１２０が形成された半導体基板を、図５に示すように第２チャンバ３２０から搬送装置に搬送させる（図４のS２０３）。

【0094】

上述したように、本発明の実施例において、第１〜第３誘電体層１３１〜１３３及び第２電極１２０を、真空状態にある第１、第２チャンバ３１０、３２０及び第３チャンバ（搬送チャンバ）３４０を有する第２堆積装置３００で形成することが出来る。このため、本発明の実施例において、第１〜第３誘電体層１３１〜１３３及び第２電極１２０を形成する際、真空状態から逸れた状態に対応する真空破壊は存在しない。即ち、第１〜第３誘電体層１３１〜１３３を、製造過程において空気に晒されずに形成することが出来る。それ故、本発明の実施例においては、第１〜第３誘電体層１３１〜１３３は、空気に晒されず、劣化しない。これにより、第１〜第３誘電体層１３１〜１３３間の界面特性が減じるのを防止することが出来る。

【0095】

特に、関連技術においては、第１〜第３誘電体層１３１〜１３３のそれぞれは、第１〜第３誘電体層１３１〜１３３間の界面特性が減じるのを防止するために厚く設定される。このため、上述した式（１）に示すように、キャパシタ１００の容量は減少する。一方、本発明の実施例においては、第１〜第３誘電体層１３１〜１３３間の界面特性の劣化が防止され、第１〜第３誘電体層１３１〜１３３のそれぞれは、関連技術よりも薄く設定され、これによりキャパシタ１００の容量が減少する問題を解消することが出来る。

【0096】

更に、本実施例によると、第１〜第３誘電体層１３１〜１３３は、同一のチャンバ（即ち第１チャンバ３１０）内で形成するため、半導体基板のアンロード及びロードを繰り返す回数を、第１〜第３誘電体層１３１〜１３３をそれぞれ異なるチャンバ内で形成する場合と比べて、減らすことが出来る。従って、半導体基板のアンロード及びロード時に発生する物理的ストレスにより、誘電体層の質の劣化を防止することが出来る。

【0097】

本発明の真意及び範囲を逸脱しない限り、本発明の中で、種々の変形、修正が可能であることは、当業者にとって明らかである。よって、本発明は、添付のクレームの範囲及びこれと同等の範囲内で、本発明の変形修正をカバーしている。

【図1】