特表 2018-534782 イメージセンシングチップパッケージ構造および方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】特表2018-534782(P2018-534782A)

(43)【公表日】2018年11月22日

(54)【発明の名称】イメージセンシングチップパッケージ構造および方法

(51)【国際特許分類】

   H01L 23/12 20060101AFI20181026BHJP

   H01L 25/065 20060101ALI20181026BHJP

   H01L 25/07 20060101ALI20181026BHJP

   H01L 25/18 20060101ALI20181026BHJP

   H01L 31/02 20060101ALI20181026BHJP

【ＦＩ】

   H01L23/12 501B

   H01L25/08 Z

   H01L31/02 B

【審査請求】有

【予備審査請求】未請求

【全頁数】15

(21)【出願番号】特願2018-523467(P2018-523467)

(86)(22)【出願日】2016年11月22日

(85)【翻訳文提出日】2018年5月8日

(86)【国際出願番号】CN2016106768

(87)【国際公開番号】WO2017088729

(87)【国際公開日】20170601

(31)【優先権主張番号】201510845832.8

(32)【優先日】2015年11月27日

(33)【優先権主張国】CN

(31)【優先権主張番号】201520964409.5

(32)【優先日】2015年11月27日

(33)【優先権主張国】CN

(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JP,KE,KG,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA

(71)【出願人】

【識別番号】518140391

【氏名又は名称】チャイナ ウェーハ レベル シーエスピー カンパニー リミテッド

(74)【代理人】

【識別番号】100130513

【弁理士】

【氏名又は名称】鎌田 直也

(74)【代理人】

【識別番号】100074206

【弁理士】

【氏名又は名称】鎌田 文二

(74)【代理人】

【識別番号】100130177

【弁理士】

【氏名又は名称】中谷 弥一郎

(72)【発明者】

【氏名】ワン ジチィ

(72)【発明者】

【氏名】シェン ジジエ

(72)【発明者】

【氏名】チェン ジィアウエイ

【テーマコード（参考）】

5F849

【Ｆターム（参考）】

5F849AA15

5F849BA25

5F849BA28

5F849BB03

5F849JA09

5F849JA10

5F849XB02

(57)【要約】

イメージセンシングチップパッケージ構造および方法。イメージセンシングチップパッケージ構造（１）はイメージセンシングチップ（１０）と、イメージセンシングチップ制御用の制御チップ（２０）と、第１の基板（１１）と、第２の基板（２１）を備えている。イメージセンシングチップは第１の基板に電気的に接続されている。制御チップは第２の基板に電気的に接続されている。第１の基板は第２の基板の上方に設けられ、第２の基板に電気的に接続されている。イメージセンシングチップのパッケージングに積層パッケージング技術を応用することで、イメージセンシングチップのパッケージ構造の小サイズ化、およびイメージセンシングチップの集積度の向上が図れる。
【選択図】図１

【特許請求の範囲】

【請求項1】

イメージセンサチップと、
前記イメージセンサチップを制御するように構成されている制御チップと、
前記イメージセンサチップに電気的に接続されている第１の基板と、
前記制御チップに電気的に接続されている第２の基板とを備え、
前記第１の基板は、前記第２の基板の上方に積み重ねられるとともに、前記第２の基板に電気的に接続されているイメージセンサチップパッケージ。

【請求項2】

前記イメージセンサチップと前記制御チップとの両方が、前記第１の基板と前記第２の基板との間に設けられている、請求項１に記載のイメージセンサチップパッケージ。

【請求項3】

前記イメージセンサチップの一方の面に感光領域と、この感光領域以外の領域に接触パッドとが設けられており、この接触パッドは前記第１の基板に電気的に接続されており、前記第１の基板は前記第１の基板を貫通する開口を有し、前記感光領域がこの開口から露出している、請求項１に記載のイメージセンサチップパッケージ。

【請求項4】

前記イメージセンサチップの他方の面に黒色の接着剤層が設けられている、請求項３に記載のイメージセンサチップパッケージ。

【請求項5】

前記開口を覆う保護カバープレートをさらに備え、前記開口が前記保護カバープレートと前記イメージセンサチップとの間に配置されている、請求項３に記載のイメージセンサチップパッケージ。

【請求項6】

前記制御チップが糸はんだを介して前記第２の基板に電気的に接続されている、請求項１に記載のイメージセンサチップパッケージ。

【請求項7】

前記第１の基板が第１のはんだバンプブロックを介して前記第２の基板に電気的に接続されている、請求項１に記載のイメージセンサチップパッケージ。

【請求項8】

前記第２の基板の、前記第１の基板に電気的に接続されていない面に、第２のはんだバンプブロックが設けられている、請求項１に記載のイメージセンサチップパッケージ。

【請求項9】

イメージセンサチップと、前記イメージセンサチップを制御するように構成されている制御チップとを準備する工程と、
第１の基板を準備し、前記イメージセンサチップを前記第１の基板に電気的に接続する工程と、
第２の基板を準備し、前記制御チップを前記第２の基板に電気的に接続する工程と、
前記第２の基板の上方に前記第１の基板を積み重ね、前記第１の基板を前記第２の基板に電気的に接続する工程を含む、
イメージセンサチップのパッケージ方法。

【請求項10】

前記第１の基板を前記第２の基板の上方に積み重ねる際、前記イメージセンサチップと前記制御チップとの両方を、前記第１の基板と前記第２の基板との間に配置する、請求項９に記載のイメージセンサチップのパッケージ方法。

【請求項11】

前記イメージセンサチップを前記第１の基板に電気的に接続する前に、前記第１の基板を貫通する開口を前記第１の基板に設ける工程をさらに含み、前記イメージセンサチップの一方の面には感光領域と、この感光領域以外の領域に接触パッドとが設けられており、前記イメージセンサチップを前記第１の基板に電気的に接続すると、前記感光領域が前記開口から露出する、請求項９に記載のイメージセンサチップのパッケージ方法。

【請求項12】

前記開口を保護カバープレートで覆う工程をさらに含み、前記開口が前記保護カバープレートと前記イメージセンサチップとの間に設けられている、請求項１１に記載のイメージセンサチップのパッケージ方法。

【請求項13】

黒色の接着剤層を、コーティング法により、前記イメージセンサチップの他方の面にコーティングする工程をさらに含む、請求項１１に記載のイメージセンサチップのパッケージ方法。

【請求項14】

前記イメージセンサチップがフリップフロップ法により、前記第１の基板に電気的に接続されている、請求項９に記載のイメージセンサチップのパッケージ方法。

【請求項15】

前記制御チップが、ワイヤボンディングにより前記第２の基板に電気的に接続されている、請求項９に記載のイメージセンサチップのパッケージ方法。

【請求項16】

前記第１の基板または前記第２の基板に、第１のはんだバンプブロックが設けられており、前記第１の基板が、リフローはんだ付け法で前記第１のはんだバンプブロックを介して前記第２の基板に電気的に接続されている、請求項９に記載のイメージセンサチップのパッケージ方法。

【請求項17】

前記制御チップを前記第２の基板に電気的に接続する前に、第２のはんだバンプブロックを、前記第２の基板の、前記第１の基板に電気的に接続されていない面に設ける工程をさらに含む、請求項９に記載のイメージセンサチップのパッケージ方法。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、２０１５年１１月２７日に中華人民共和国国家知的財産局に提出された「イメージセンシングチップパッケージ構造および方法」（IMAGE SENSING CHIP PACKAGING STRUCTURE AND METHOD）と題する中国特許出願No. 201510845832.8、および２０１５年１1月２７日に中華人民共和国国家知的財産局に提出された「イメージセンシングチップパッケージ構造」（IMAGE SENSING CHIP PACKAGING STRUCTURE）と題する中国特許出願No. 201520964409.5の優先権を主張する。

【0002】

本発明は、半導体チップのパッケージ技術、特にイメージセンサチップのパッケージ技術に関するものである。

【背景技術】

【0003】

画像取得用の機能チップとしてのイメージセンサは、電子機器のカメラに通常用いられている。カメラフォンの急速および継続的な技術革新に伴い、イメージセンサチップに対する市場の需要は今後も増大し続けることが見込まれる。また、スカイプ（Skype）などのリアルタイムのコミュニケーションサービスの流行や、セキュリティ監視市場の成長や、地球規模の自動車エレクトロニクスの急速な技術革新なども、イメージセンサチップの大規模な発展を後押ししている。同時に、イメージセンサチップのパッケージ技術も急速に成長している。

【0004】

パッケージ・オン・パッケージ（ＰＯＰ）技術は、スマートフォンやタブレットコンピュータなどのモバイル機器のＩＣパッケージ用に開発され、システムインテグレーションに応用可能な、よく用いられている三次元スタッキング技術の一つである。２００７年にアップルがアイフォン(ｉＰｈｏｎｅ)を発表した際、ｉＰｈｏｎｅの中身が公開され、ＰＯＰ技術も公開された。それ以降ＰＯＰ技術中の極薄パッケージ技術は現在のパッケージ技術のホットスポットとなり、また市場の高集積化の要求にも合致するものである。

【0005】

このパッケージ・オン・パッケージ技術を、市場の要求を満たすようにイメージセンサチップのパッケージングにどのように応用するかが、当業者の技術的課題となっている。

【発明の概要】

【課題を解決するための手段】

【0006】

本発明は、パッケージ・オン・パッケージ技術をイメージセンサチップのパッケージングに応用した、新規なイメージセンサチップパッケージおよび新規なイメージセンサチップのパッケージ方法を提供する。本発明により、イメージセンサチップパッケージの小サイズ化およびイメージセンサチップの集積度の向上が図れる。

【0007】

本発明はイメージセンサチップパッケージを提供する。イメージセンサチップパッケージはイメージセンサチップと、前記イメージセンサチップを制御するように構成されている制御チップと、第１の基板と、第２の基板とを備えている。前記第１の基板は前記イメージセンサチップに電気的に接続され、前記第２の基板は前記制御チップに電気的に接続され、前記第１の基板は前記第２の基板の上方に設けられるとともに、前記第２の基板に電気的に接続されている。

【0008】

前記イメージセンサチップと前記制御チップの両方が、前記第１の基板と前記第２の基板の間に設けられている構成とすることができる。

【0009】

前記イメージセンサチップの一方の面に感光領域と、この感光領域以外の領域に接触パッドが設けられており、この接触パッドは前記第１の基板に電気的に接続されており、前記第１の基板は前記第１の基板を貫通する開口を有し、前記感光領域がこの開口から露出している構成を採用することができる。

【0010】

前記イメージセンサチップの他方の面に黒色の接着剤層が設けられている構成とすることができる。

【0011】

前記開口を覆う保護カバープレートをさらに備え、前記開口が前記保護カバープレートと前記イメージセンサチップの間に設けられている構成を採用することができる。

【0012】

前記制御チップが糸はんだを介して前記第２の基板に電気的に接続されている構成とすることができる。

【0013】

前記第１の基板が第１のはんだバンプブロックを介して前記第２の基板に電気的に接続されている構成を採用することができる。

【0014】

前記第２の基板の、第１の基板に電気的に接続されていない面に、第２のはんだバンプブロックが設けられている構成を採用することができる。

【0015】

本発明はさらにイメージセンサチップのパッケージ方法を提供する。この方法は、イメージセンサチップと、前記イメージセンサチップを制御するように構成されている制御チップとを準備する工程と；第1の基板を準備し、前記イメージセンサチップを前記第１の基板に電気的に接続する工程と；第２の基板を準備し、前記制御チップを前記第２の基板に電気的に接続する工程と；前記第２の基板の上方に前記第１の基板を積み重ね、前記第１の基板を前記第２の基板に電気的に接続する工程を含む。

【0016】

前記第１の基板を前記第２の基板の上方に積み重ねる際、前記イメージセンサチップと前記制御チップとの両方を、前記第１の基板と前記第２の基板との間に配置することができる。

【0017】

この方法は、前記イメージセンサチップを前記第１の基板に電気的に接続する前に、前記第１の基板を貫通する開口を前記第１の基板に設ける工程をさらに含んでいてもよい。その場合、イメージセンサチップの一方の面には感光領域と、この感光領域以外の領域に接触パッドとを設け、前記イメージセンサチップを前記第１の基板に電気的に接続したとき、前記感光領域が前記開口から露出するようにする。

【0018】

またこの方法は、前記開口を保護カバープレートで覆う工程をさらに含んでいてもよい。その場合、前記開口は前記保護カバープレートと前記イメージセンサチップとの間に配置される。

【0019】

この方法は、黒色の接着剤層を、コーティング法により、前記イメージセンサチップの前記他方の面にコーティングする工程をさらに含んでいてもよい。

【0020】

前記イメージセンサチップがフリップフロップ法により、前記第１の基板に電気的に接続される構成とすることができる。

【0021】

前記制御チップが、ワイヤボンディングにより前記第２の基板に電気的に接続されている構成とすることができる。

【0022】

前記第１の基板または前記第２の基板に、第１のはんだバンプブロックが設けられ、前記第１の基板が、リフローはんだ付け法で前記第１のはんだバンプブロックを介して前記第２の基板に電気的に接続される構成を採用することができる。

【0023】

この方法は、前記制御チップを前記第２の基板に電気的に接続する前に、第２のはんだバンプブロックを、前記第２の基板の、前記第１の基板に電気的に接続されていない面に設ける工程をさらに含んでいてもよい。

【発明の効果】

【0024】

パッケージ・オン・パッケージ技術をイメージセンサチップのパッケージングに応用した、本発明の実施例に係る新規なイメージセンサチップパッケージおよびイメージセンサチップのパッケージ方法によれば、イメージセンサチップパッケージの小サイズ化、およびイメージセンサチップの集積度の向上が図れる。

【図面の簡単な説明】

【0025】

【図1】本発明の実施形態に係るイメージセンサチップパッケージの概略図

【図2(a)】本発明の実施形態に係る、イメージセンサチップのパッケージ方法を示す概略図。

【図2(b)】本発明の実施形態に係る、イメージセンサチップのパッケージ方法を示す概略図。

【図2(c)】本発明の実施形態に係る、イメージセンサチップのパッケージ方法を示す概略図。

【図2(d)】本発明の実施形態に係る、イメージセンサチップのパッケージ方法を示す概略図。

【図2(e)】本発明の実施形態に係る、イメージセンサチップのパッケージ方法を示す概略図。

【図2(f)】本発明の実施形態に係る、イメージセンサチップのパッケージ方法を示す概略図。

【発明を実施するための形態】

【0026】

次に、図面を参照しながら本発明の実施形態を詳細に説明する。実施形態は本発明を限定することを意図したものではなく、実施形態に基づき当業者が行うことができる構造上、方法上、機能上の変形はすべて本発明の保護の範囲内と見なされる。

【0027】

また添付の図面は本発明の実施形態を理解しやすくすることのみを目的とするものであり、本発明を不当に限定するものと理解されるべきではない。より明確に発明を理解できるように、図面の縮尺比は実物とは異なっている。例えば部分的に拡大したり、縮小している場合がある。さらに、長さ、幅、及び深さを含む三次元のサイズは、実際の製品のものと理解すべきである。

【0028】

図１は、本発明の一の実施例のイメージセンサチップパッケージの概略図である。このイメージセンサチップパッケージ１は、イメージセンサチップ１０と、制御チップ２０と、第１の基板１１と、第２の基板２１とを備えている。イメージセンサチップ１０は第１の基板１１に電気的に接続されている。制御チップ２０は第２の基板２１に電気的に接続されている。第１の基板１１は第２の基板２１の上方に積み重ねられるとともに、第２の基板２１に電気的に接続されている。このためイメージセンサチップのパッケージ・オン・パッケージ構造が形成される。

【0029】

このパッケージ・オン・パッケージ構造により、イメージセンサチップの集積度が向上し、パッケージのサイズを小さくすることができる。

【0030】

一つの実施形態では、イメージセンサチップ１０は、少なくともイメージセンシングユニットを有する半導体チップである。前記イメージセンシングユニットとしてはＣＭＯＳセンサやＣＣＤセンサを用いることができる。イメージセンサチップ１０は、前記イメージセンシングユニットに接続される結合回路（associative circuit）をさらに備えていてもよい。

【0031】

制御チップ２０はイメージセンサチップ１０を制御する。制御チップ２０は、電気信号を制御チップ２０とイメージセンサチップ１０との間で送信可能なものでさえあれば、すなわちここでいう「制御」が可能なものであれば、その機能は限定されない。

【0032】

実施形態のイメージセンサチップ１０はＣＭＯＳセンサを備えた半導体チップであり、互いに反対側にある第１の面１０１と第２の面１０２とを有する。第１の面１０１には、感光領域１０３と、感光領域１０３以外の部分に接触パッド１０４とが設けられている。接触パッド１０４は、感光領域１０３に電気的に接続されている（接続部は図１には示されていない）。

【0033】

イメージセンサチップ１０は第１の基板１１に電気的に接続されている。第１の基板１１は第１のはんだ接合部を有し、はんだバンプスポット１０５が接触パッド１０４または前記第１のはんだ接合部に形成されている。はんだバンプスポット１０５は、金、スズ鉛合金、あるいは他の鉛フリー金属材料製とすることができる。接触パッド１０４はフリップチップ（flip-chip）法により、はんだバンプスポット１０５を介して前記第１のはんだ接合部に電気的に接続され、これによりイメージセンサチップ１０は第１の基板１１に電気的に接続されている。

【0034】

イメージセンサチップパッケージの厚みをさらに小さくし、集積度をさらに向上させるために、イメージセンサチップ１０と制御チップ２０との両方が、第１の基板１１と第２の基板２１との間に設けられている。

【0035】

実施形態では、イメージセンサチップ１０の感光領域１０３と接触パッド１０４との両方が、イメージセンサチップ１０の第１の面１０１上に設けられており、イメージセンサチップ１０はフリップフロップ法により第１の基板１１に電気的に接続されている。
感光領域１０３が外部の光線に反応するように、第１の基板１１には開口１０６が形成されている。開口１０６は第１の基板１１を貫通し、感光部１０３は開口１０６から露出している。

【0036】

光線との干渉を避けるために、黒色の接着剤層１０７が少なくともイメージセンサチップ１０の第２の面１０２に設けられている。図１に示すように、イメージセンサチップ１０の第２の面１０２と側面とは、黒色の接着剤層１０７で被覆されている。

【0037】

開口１０６は、保護カバープレート１０８で覆われ、この保護カバープレート１０８とイメージセンサチップ１０との間に位置している。このためイメージセンサチップ１０は保護され、感光領域１０３がダストなどで汚染されるのを防いでいる。

【0038】

開口１０６は、シーリング材を介して保護カバープレート１０８によって覆われている。イメージセンサチップ１０の第２の面１０２と側面とは、黒色の接着剤層１０７によって、密封状態で覆われており、これにより密封されたキャビティが保護カバープレート１０８と、開口１０６と、イメージセンサ１０によって取り囲まれ、感光領域１０３がダストなどで汚染されるのを防いでいる。

【0039】

実施形態では、光線が感光領域１０３に届きやすいように、保護カバープレート１０８は透光性の高い光学ガラス製である。保護カバープレート１０８の光学性能をさらに向上させるために、光学フィルムを保護カバープレートの表面上に設けることは当業者なら容易に考えられるはずである。例えば反射防止フィルムを保護カバープレート１０８の表面上に設けることができる。

【0040】

制御チップ２０は第２の基板２１に電気的に接続されている。一つの実施形態では、制御チップ２０は接着剤により第２の基板２１に固定する。制御チップ２０は接続端２０１を有し、第２の基板２１は第１の接続パッドを有する。接続端２０１はワイヤボンディングにより、すなわち糸はんだ２０２を介して、前記第１の接続パッドに接続され、これにより制御チップ２０が第２の基板２１に電気的に接続される。糸はんだ２０１の素材としては、銅、タングステン、アルミニウム、金、銀などの金属が挙げられる。

【0041】

パッケージ２０３は、保護チップ２０と糸はんだ２０２をパッケージして、制御チップ２０と糸はんだ２０２を保護することで形成される。

【0042】

第１の基板１１は第２の基板２１の上方に積み重ねられ、第２の基板２１に電気的に接続されている。一つの実施形態では、第１の基板１１は第１の金属ワイヤ層１１０と、この第１の金属ワイヤ層１１０に電気的に接続された第１のはんだ接合部と、第１の金属ワイヤ層１１０に電気的に接続された第２のはんだ接合部とを有する。前記第１のはんだ接合部と前記第２のはんだ接合部とは、第１の基板１１の第１の金属ワイヤ層１１０の露出部とすることができる。第２の基板２１は第２の金属ワイヤ層２１０と、この第２の金属ワイヤ層２１０に電気的に接続された第１の接続パッドと、第２の金属ワイヤ層２１０に電気的に接続された第２の接続パッドとを有する。前記第１の接続パッドと前記第２の接続パッドは、第２の基板２１の第２の金属ワイヤ層２１０の露出部とすることができる。前記第２のはんだ接合部または前記第２の接続パッドは第１のはんだバンプブロック３１を備えている。前記第２のはんだ接合部は、第１のはんだバンプブロック３１を介して前記第２の接続パッドに電気的に接続され、第１の基板１１を第２の基板２１に電気的に接続している。

【0043】

実施形態では、イメージセンサチップ１０と制御チップ２０との両方が、第１の基板１１と第２の基板２１の間に設けられており、これによりイメージセンサチップパッケージのサイズをさらに小さくすることができる。イメージセンサチップ１０が制御チップ２０または制御チップ２０のパッケージ２０３と接触する状況を避けるために、第１のはんだバンプブロック３１の大きさは、第１のはんだバンプブロック３１が第１の基板１１と第２の基板２１との間に隙間ができる状態で両者を支持するように設定されている。このため、イメージセンサチップ１０と制御チップ２０または制御チップ２０のパッケージ２０３との間に隙間が形成される。実施形態では、イメージセンサチップ１０の厚さは約１５０μｍ、はんだバンプスポット１０５の厚さは約２０μｍ、制御チップ２０のパッケージ２０３の厚さは約２５０μｍ、第一のはんだバンプブロック３１の厚さは約５００μｍである。

【0044】

制御チップ２０は、第２の基板２１の、第１の基板１１に電気的に接続されていない面に設けてももちろん構わない。すなわち制御チップ２０を第１の基板１１と第２の基板２１の間に設ける必要はない。

【0045】

イメージセンサチップパッケージを他の外部回路に電気的に接続するために、実施形態では第２のはんだバンプブロック３２が、第２の基板２１の、第１の基板１１に電気的に接続されていない面に設けられており、この第２のはんだバンプブロック３２が第２の金属ワイヤ層２１０に電気的に接続されており、第２の基板２１が第２のはんだバンプブロック３２を介して前記外部回路に電気的に接続されている。

【0046】

一つの実施形態では、熱応力の影響を小さくするために、第２のはんだバンプブロック３２の大きさは第１のはんだバンプブロック３１の大きさと同一に設定している。

【0047】

図２（ａ）〜２（ｆ）は本発明の一つの実施例のイメージセンサチップのパッケージ方法を示す概略図である。

【0048】

図２（ａ）に示すように、イメージセンサチップ１０と第１の基板１１を準備し、イメージセンサチップ１０を第１の基板１１に電気的に接続する。イメージセンサチップ１０は互いに反対側に位置する第１の面１０１と第２の面１０２とを有する。第１の面１０１に、感光領域１０３と、感光領域１０３以外の領域に位置する接触パッド１０４とを設ける。接触パッド１０４を感光領域１０３に電気的に接続する。第１の基板１１は第１の金属ワイヤ層１１０と、第１の金属ワイヤ層１１０に電気的に接続された第１のはんだ接合部と、第１の金属ワイヤ層１１０に電気的に接続された第２のはんだ接合部とを有する。はんだバンプスポット１０５を接触パッド１０４または第１のはんだ接合部に形成する。接触パッド１０４をフリップフロップ法によりはんだバンプスポット１０５を介して前記第１のはんだ接合部に電気的に接続することにより、イメージセンサチップ１０を第１の基板１１に電気的に接続する。第１の基板１１には第１の基板１１を貫通する開口１０６を、この開口１０６から感光領域１０３が露出するように設ける。

【0049】

図２（ｂ）に示すように、光線からの干渉を避けるために、黒色の接着剤層１０７を少なくともイメージセンサチップ１０の第２の面１０２に設ける。実施例では、イメージセンサチップ１０の第２の面１０２と側面を、ディスペンシング（ｄｉｓｐｅｎｓｉｎｇ）法により、黒色の接着剤層１０７で被覆する。

【0050】

図２（ｃ）に示すように、開口１０６は保護カバープレート１０８で覆われ、保護カバープレート１０８とイメージセンサチップ１０との間に設けられている。これにより、イメージセンサチップ１０を保護するとともに、ダストなどによる感光領域１０３の汚染を防いでいる。実施形態では、保護カバー板１０８は接着剤で第１の基板１１に固定する。

【0051】

図２（ｄ）に示すように、制御チップ２０と第２の基板２１を準備し、制御チップ２０を第２の基板２１に電気的に接続する。制御チップは接着剤で第２の基板２１に固定する。制御チップ２０は接続端２０１を有する。第２の基板２１は、第２の金属ワイヤ層２１０と、第２の金属ワイヤ層２１０に電気的に接続された第１の接続パッドと、第２の金属ワイヤ層２１０に電気的に接続された第２の接続パッドとを有する。接続端２０１はワイヤボンディングにより糸はんだ２０２を介して前記第１の接続パッドに電気的に接続することにより、制御チップ２０を第２の基板２１に電気的に接続する。

【0052】

図２（ｅ）に示すように、パッケージ２０３を、保護チップ２０と糸はんだ２０２をパッケージして形成し、制御チップ２０と糸はんだ２０２を保護する。

【0053】

図２（ｆ）に示すように、第１の基板１１を第２の基板２１の上方に積み重ね、第２の基板２１に電気的に接続する。イメージセンサチップ１０と制御チップ２０との両方を、第１の基板１１と第２の基板２１との間に配置する。前記第２のはんだ接合部または第２の接続パッドに第１のはんだバンプブロック３１を設ける。第２のはんだ接合部をリフロー（reflow）はんだ付け法で第１のはんだバンプブロック３１を介して第２の接続パッドに接続し、第一の基板１１を第二の基板２１に電気的に接続する。

【0054】

上記実施形態は、本発明に係る新規なイメージセンサチップパッケージと、新規なイメージセンサチップのパッケージ方法を提供する。ここではイメージセンサチップパッケージングにパッケージ・オン・パッケージ技術を用いており、これによりイメージセンサチップパッケージの小サイズ化と、イメージセンサチップの集積度の向上が図れる。

【0055】

ここで開示した各実施形態は一つの独立した技術的課題の解決手段と理解すべきである。上記の説明は発明を明確に開示することが唯一の目的であり、当業者は明細書を全体としてみるべきであり、当業者が本明細書から理解できる他の実施例は、これらの実施例の技術的解決手段を適切に組み合わせることで形成されるかもしれない。

【0056】

上記の発明の詳細な説明は、本発明の実施形態の説明に過ぎず、本発明の保護の範囲を限定することを意図したものではない。本発明の主旨から外れない均等な実施形態や変更は、本発明の保護の範囲内であると解釈されなければならない。

【図1】

【図2(a)】

【図2(b)】

【図2(c)】

【図2(d)】

【図2(e)】

【図2(f)】

【国際調査報告】