特表2019-536285(P2019-536285A)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ クゥアルコム・インコーポレイテッドの特許一覧
特表2019-536285集積回路のための適応的多階層電力分配グリッド
<>
  • 特表2019536285-集積回路のための適応的多階層電力分配グリッド 図000003
  • 特表2019536285-集積回路のための適応的多階層電力分配グリッド 図000004
  • 特表2019536285-集積回路のための適応的多階層電力分配グリッド 図000005
  • 特表2019536285-集積回路のための適応的多階層電力分配グリッド 図000006
  • 特表2019536285-集積回路のための適応的多階層電力分配グリッド 図000007
  • 特表2019536285-集積回路のための適応的多階層電力分配グリッド 図000008
  • 特表2019536285-集積回路のための適応的多階層電力分配グリッド 図000009
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】特表2019-536285(P2019-536285A)
(43)【公表日】2019年12月12日
(54)【発明の名称】集積回路のための適応的多階層電力分配グリッド
(51)【国際特許分類】
   H01L 21/82 20060101AFI20191115BHJP
   H01L 21/822 20060101ALI20191115BHJP
   H01L 27/04 20060101ALI20191115BHJP
【FI】
   H01L21/82 L
   H01L27/04 D
【審査請求】有
【予備審査請求】有
【全頁数】20
(21)【出願番号】特願2019-526319(P2019-526319)
(86)(22)【出願日】2017年10月26日
(85)【翻訳文提出日】2019年7月11日
(86)【国際出願番号】US2017058550
(87)【国際公開番号】WO2018093548
(87)【国際公開日】20180524
(31)【優先権主張番号】62/424,289
(32)【優先日】2016年11月18日
(33)【優先権主張国】US
(31)【優先権主張番号】15/432,431
(32)【優先日】2017年2月14日
(33)【優先権主張国】US
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JO,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT
(71)【出願人】
【識別番号】595020643
【氏名又は名称】クゥアルコム・インコーポレイテッド
【氏名又は名称原語表記】QUALCOMM INCORPORATED
(74)【代理人】
【識別番号】100108855
【弁理士】
【氏名又は名称】蔵田 昌俊
(74)【代理人】
【識別番号】100109830
【弁理士】
【氏名又は名称】福原 淑弘
(74)【代理人】
【識別番号】100158805
【弁理士】
【氏名又は名称】井関 守三
(74)【代理人】
【識別番号】100112807
【弁理士】
【氏名又は名称】岡田 貴志
(72)【発明者】
【氏名】チョン、ジュン・ヒョン
(72)【発明者】
【氏名】ポポビッチ、ミカイル
(72)【発明者】
【氏名】レッディ、グドール
【テーマコード(参考)】
5F038
5F064
【Fターム(参考)】
5F038BH19
5F038CD02
5F038CD06
5F038CD09
5F038CD12
5F038CD13
5F038CD14
5F038CD16
5F038EZ09
5F038EZ20
5F064EE09
5F064EE10
5F064EE19
5F064EE23
5F064EE27
5F064EE32
5F064EE42
5F064EE43
5F064EE45
5F064EE47
5F064EE52
5F064EE54
5F064HH06
5F064HH10
(57)【要約】
複数のタイルを含むハードマクロのための配置およびルートは、タイルのうちのいくつかが、よりロバスト性の高い電力グリッド階層を割り当てられるように、およびタイルのうちの他の複数のタイルがよりロバスト性の低い電力グリッド階層を割り当てられるように、修正される。
【特許請求の範囲】
【請求項1】
集積回路モジュールであって、
第1の複数のタイルと、
第2の複数のタイルと、ここにおいて、前記集積回路モジュールは、半導体ダイ上のフットプリントを占有し、前記フットプリントは、前記第1の複数のタイルを含み、前記第2の複数のタイルの中にあり、
前記第1の複数のタイル中のタイルごとの第1の電力グリッド階層と、
前記第2の複数のタイル中のタイルごとの第2の電力グリッド階層と、ここにおいて、前記第1の電力グリッド階層は、前記集積回路モジュールのための電力レールおよび接地レールを定義する金属層間で拡張するビアに関して前記第2の電力グリッド階層よりも高いビア密度を有する、
を備える、集積回路。
【請求項2】
前記第1の電力グリッド階層のための複数の電力レールおよび接地レールは、前記第2の電力グリッド階層のための複数の電力レールおよび接地レールに関する幅よりも大きい幅を有する、請求項1に記載の集積回路モジュール。
【請求項3】
前記第1の電力グリッド階層のための複数の電力レールおよび接地レールは、前記第2の電力グリッド階層のための複数の電力レールおよび接地レールに関するピッチよりも小さいピッチを有する、請求項1に記載の集積回路モジュール。
【請求項4】
前記集積回路モジュールは、単一のハードマクロを備える、請求項1に記載の集積回路モジュール。
【請求項5】
前記第1の電力グリッド階層は、異なるビア密度を有する複数の電力グリッド階層を備える、請求項1に記載の集積回路モジュール。
【請求項6】
前記第1の電力グリッド階層は、前記第2の電力グリッド階層よりも多い数のパワースイッチを含む、請求項1に記載の集積回路モジュール。
【請求項7】
前記単一のハードマクロの大部分は、最低密度のビアを有する電力グリッド階層を有する、請求項4に記載の集積回路モジュール。
【請求項8】
集積回路に関するハードマクロのための物理的設計の方法であって、前記ハードマクロは、複数のタイルを含み、前記方法は、
前記複数のタイル中のタイルの第1のサブセットを第1の電力グリッド階層に割り当てることと、
前記ハードマクロのための配置およびルートステージ中に、クロックツリー合成の後に、電力供給電圧降下領域(ホットスポット)を有するタイルの前記第1のサブセット中の前記タイルのうちの第1の複数のタイルを識別することと、各第1のタイルが第1の修正されたホットスポットを有するように前記第1のタイルのためのクロックドライバをデクラスタリングすることと、ここにおいて、前記第1の修正されたホットスポットは、前記ホットスポットよりも小さい、
前記ハードマクロのための電力供給電圧の閾値パーセンテージよりも大きい電力供給電圧降下を有する前記第1のタイルのうちの複数のタイルを識別することと、各々が第2の修正されたホットスポットを有する第2のタイルを形成するために、前記第1の電力グリッド階層と比較して増加された数のパワースイッチを有する第2の電力グリッド階層を有するように、前記識別された第1のタイルを調整することと、ここにおいて、前記第2の修正されたホットスポットは、前記第1の修正されたホットスポットよりも小さい、
を備える、方法。
【請求項9】
第1の閾値よりも大きい電力供給電圧降下を有する前記第2のタイルのうちの複数のタイルを識別することと、第3の修正されたホットスポットを有する第3のタイルを形成するために、前記第2の電力グリッド階層と比較して低部金属層のセット中のその電力および接地レールに関してより大きい幅を有する第3の電力グリッド階層を有するように、前記識別された第2のタイルを調整することと、をさらに備え、ここにおいて、前記第3の修正されたホットスポットは、前記第2の修正されたホットスポットよりも小さい、請求項8に記載の方法。
【請求項10】
前記第1の閾値よりも小さい第2の閾値よりも大きい電力供給電圧降下を有する、前記第3のタイルうちの複数のタイルを識別することと、第4の修正されたホットスポットを有する第4のタイルを形成するために、前記第3の電力グリッド階層と比較して上部金属層のセット中のその電力および接地レールに関してより大きい幅を有する第4の電力グリッド階層を有するように、前記識別された第3のタイルを調整することと、請求項9に記載の方法。
【請求項11】
次にタイミング分析が続く前記ハードマクロ上の寄生抵抗および寄生キャパシタンス抽出を行うことをさらに備える、請求項8に記載の方法。
【請求項12】
最終電力供給電圧降下分析を前記ハードマクロ上で行うことをさらに備える、請求項8に記載の方法。
【請求項13】
前記ホットスポットを有する前記第1のタイルを識別することは、前記ハードマクロのための電力供給電圧の10%よりも大きい電力供給電圧降下を有する前記第1のタイルを識別することを備える、請求項8に記載の方法。
【請求項14】
前記第1の閾値は、約10mVである、請求項9に記載の方法。
【請求項15】
前記第2の閾値は、約5mVである、請求項10に記載の方法。
【請求項16】
低部金属層の前記セットは、最低部の第1の金属層から第4の金属層までを備える、請求項9に記載の方法。
【請求項17】
上部金属層の前記セットは、第5の金属層から最上部の第8の金属層までを備える、請求項10に記載の方法。
【請求項18】
集積回路モジュールであって、
少なくとも1つのクリティカルパスと、
非クリティカルパス部分と、
前記少なくとも1つのクリティカルパスのための第1の電力グリッド階層と、
前記非クリティカルパス部分のための第2の電力グリッド階層と
を備え、前記第1の電力グリッド階層および第2の電力グリッド階層の両方は、複数の金属層において定義された電力レールおよび接地レールを含み、前記第1の電力グリッド階層における前記電力レールおよび接地レールのための幅は、前記第2の電力グリッド階層における前記電力レールおよび接地レールのための幅よりも大きい、
集積回路モジュール。
【請求項19】
前記集積回路モジュールは、単一のハードマクロを備える、請求項18に記載の集積回路モジュール。
【請求項20】
前記第2の電力グリッド階層は、複数の電力グリッド階層を備える、請求項18に記載の集積回路モジュール。
【発明の詳細な説明】
【関連出願の相互参照】
【0001】
[0001] 本願は、2016年11月18日付で出願された、米国仮特許出願第62/424,289号の利益を主張する、2017年2月14日付で出願された、米国特許出願第15/432,431号に対する優先権を主張する。
【技術分野】
【0002】
[0002] 本願は、集積回路のための電力分配に関し、より具体的には、集積回路の適応的多階層電力分配グリッド(adaptive multi-tier power distribution grid)に関する。
【背景技術】
【0003】
[0003] 電力分配は、集積回路設計における重要な要素である。例えば、システムオンチップ(SoC)などのマイクロプロセッサ集積回路は、アイドル状態からアクティブに切り替えを行うようシフトし得る多数のトランジスタを含む。多数のトランジスタのアクティブ状態への急な移行は、トランジスタへの電力供給電圧を変動させる。このような変動のために、電力供給電圧降下が最小の要求値を下回った場合、システムは、リセットされるかまたはエラーを経験し得る。電力供給電圧を提供する電力グリッドの抵抗は、回路モジュールの急な起動に応答して電圧降下を最小化することに関して、重要な要素である。例えば、回路モジュール中の電力レールから様々なトランジスタへのビアの数(ビア密度)は、電力要求に応じて他のモジュールと比較して増加し得る。加えて、電力レールの幅および密度が増加され得る。同様に、1つの電力領域のレールをメインの電力レールに結合するヘッドスイッチ(head switch)の数は、所与の回路モジュールの電力要求に応じて変化し得る。最終的に、所与の電力領域の電力レールをサポートするデカプリングキャパシタの数および密度もまた変化し得る。
【0004】
[0004] よって、複数の電力グリッド階層(power-grid tier)を含むようにSoCを設計することが従来から行われている。各階層は、ビア密度、電力レール幅および密度、ヘッドスイッチ密度、並びにデカプリングキャパシタ密度の要素などの、電力グリッド要素の特定のセットに対応する。これらの電力グリッド要素は、図1に示されるような集積回路の従来の物理的設計(PD:physical design)のための処理フローを参照して、より良く理解されるだろう。処理は、様々なハードマクロ(回路モジュール)のための論理機能が入力に基づいて所与の電力グリッド階層に割り当てられるロバストな電力グリッドプランを実行するために、所望されたネットリスト、UPF(unified power format)、タイミング制約、マルチ電圧(MV)アイランド制約(multi-voltage island constraints)、およびピン選好(pin preferences)などの様々な入力を受け取るブロックフロアプランフロー100から始まる。電力グリッドプランニングは、対応する電力グリッド階層に所与のハードマクロが割り当てられ、したがって、結果としてもたらされる電圧レールがハードマクロ全体を通じて同じビア密度および他の電力グリッド階層要素を有するという点で、「ロバスト」であるとみなされる。電力グリッド階層が割り当てられた状態で、従来のセル配置(cell placement)、クロックツリー合成、ルーティング、およびフィニッシング(設計変更指示(ECO:engineering change order)並びに製造容易性設計(DFM:design-for-manufacturing)サブステップを含む、配置およびルートステップ105が行われる。これら処理は、寄生抵抗およびキャパシタンス(RC:resistance and capacitance)抽出ステップ115を継続し、次にタイミング、ノイズ、および電力分析120が続く。最終的に、設計は、電力供給電圧が望ましくないほど降下した領域をハードマクロが有するかどうかを決定する、電流*抵抗(IR)降下分析125を受ける(subjected to)。設計がIR降下分析を満たさない場合、電力グリッドプランニングステップ100、配置およびルートステップ10
5、RC抽出ステップ110、並びにタイミング、ノイズ、および電力分析ステップ120は、設計変更指示(ECO)を通じて、必要な設計修正に適合させるために必要に応じて繰り返される。
【0005】
[0005] 従来のSoC設計処理は、密度低減および関連するコスト問題もまた満たさなければならない。よって、適切な電力グリッド階層を所与の回路モジュールに割り当てることは、非常に難しい。電力グリッド階層が、対応する回路モジュールの電力要求に関してあまりにもロバストである場合、密度が損なわれる。反対に、電力グリッド階層が不適当である場合、回路モジュールは、不適当な電力供給電圧のためにリセットされるおよび/またはうまく機能しない可能性がある。加えて、非線形抵抗スケーリング、オンチップリソースの不足、増加されたパフォーマンス要件、密度、およびルータビリティなどの要素が、電力グリッドの設計を複雑にする。例えば、図2は、図1に関して説明された処理フローに従って設計された、従来のハードマクロに関する電力供給電圧降下(power supply voltage drops)(IR降下)を図示する。この例では、全体のハードマクロに関して第3の階層電力グリッド(PG3)が選択されている。この設計は、クリティカルパスの近くに大きいドライブ強度を有するクロック(CLK)ドライバの様々なクラスタ200をもたらし、それは、望ましくない局所的な電力供給電圧降下(localized power supply voltage drops)を引き起こす。しかし、ハードマクロのかなりの部分が領域205などのようにPG3を用いており、それは、ルータビリティ(routability)を低くし、コストを増加させる。
【0006】
[0006] 従って、集積回路のための改善された電力グリッドアーキテクチャに関する技術の必要性が存在する。
【発明の概要】
【0007】
[0007] ハードマクロが複数の電力グリッド階層割り当てを受け取る、改善された電力グリッド階層設計処理が提供される。本明細書で使用されるとき、「ハードマクロ」という用語は、ハードマクロを通じて実装された回路モジュールを含む半導体ダイの製造中に半導体マスキングステップにおいて実装される用意がある、十分にルーティングされた設計を指す。ハードマクロは、半導体ダイ上の全体のフットプリントを占有する。このフットプリントは、複数の回路タイルを含み、ここにおいて、各タイルは、そのフットプリント内の特定の量のダイ空間を占有する。ハードマクロのためのクリティカルパスの実例を示すものなどのタイルのうちのいくつかは、よりロバスト性の高い(more robust)電力グリッド階層を割り当てられるが、一方、ハードマクロ中のタイルの残りの部分(remainder)は、それらの予測される電力供給電圧降下に応じて、よりロバスト性の低い(less robust)電力グリッド階層を受け取る。特に、よりロバスト性の低い電力グリッド階層が与えられたときにタイルがあまりにも高い電力供給電圧降下を有すると決定された場合、タイルは、よりロバスト性の高い電力グリッド階層を割り当てられる。この方法において、ハードマクロへの従来の固定された電力グリッド割り当てがもたらす密度の問題、並びに局所的な低減された電力供給電圧の問題が解消される。
【0008】
[0008]これらのおよびさらなる利点が、以下の詳細な説明を通じてより良く理解され得る。
【図面の簡単な説明】
【0009】
図1】[0009] 図1は、従来の物理的設計処理に関するフローチャートである。
図2】[0010] 図2は、図1の処理に従って設計されたハードマクロのためのフロアプランを図示する。
図3】[0011] 図3は、本開示の態様に従った、ハードマクロのための適応的電力グリッド階層割り当てを提供する物理的設計処理に関するフローチャートである。
図4】[0012] 図4は、図3の処理に従って設計された、図2のハードマクロのためのフロアプランである。
図5A】[0013] 図5Aは、ハードマクロの一部分のための電力グリッド階層PG2およびPG3に関する金属層M1〜M4のビア密度の平面図である。
図5B】[0014] 図5Bは、電力グリッド階層のPG4へのアップグレードの後の、図5Aのハードマクロ部分の平面図である。
図6】[0015] 図6は、本開示の態様に従った、ハードマクロのための電力グリッド階層を割り当てる例示的な方法に関するフローチャートである。
【0010】
[0016] 本発明の実施形態およびこれらの利点は、下記の詳細な説明を参照することによって、最も良く理解される。類似する参照番号が、図面の1つまたは複数に図示された類似する要素を識別するために使用されることが理解されるべきである。
【発明の詳細な説明】
【0011】
[0017] クロックドライバなどの回路素子内の抵抗損(ohmic loss)(電流*抵抗(IR))によって引き起こされる電力供給電圧降下の局所的なエリアを適合させるために、およびダイ領域に関する追加の電力グリッドリソースを提供するために、設計段階中に、ハードマクロのための電力グリッドプランニングが緩和される(relaxed)、集積回路のための適応的多階層電力グリッドが提供される。ハードマクロは、そのフットプリントとして本明細書に表記されるその半導体ダイ上の特定の量のダイ空間を占有する。ハードマクロを形成するデバイスの機能的態様に応じて、フットプリントは、複数のタイルに分割される。タイルのサイズは、それらが実装している対応する機能の必要性に応じて変化し得る。本明細書で使用されるとき、タイル中の顕著な局所的な電力供給電圧降下の領域は、「ホットスポット」と表記される。電力グリッドプランニングの緩和は、異なる電力グリッド階層にフットプリント内の様々なタイルが割り当てられるように、個々のハードマクロが複数の電力グリッド階層を含むことを可能にする。比較的小さな局所的な電力供給電圧降下を有するこれらのタイルは、よりロバスト性の低い電力グリッド階層を割り当てられる。反対に、より顕著な電力供給電圧降下を有するタイルは、よりロバスト性の高い電力グリッド階層を割り当てられる。この方法では、電力グリッド割り当ては、ハードマクロ中にクリティカルパスを組み込むタイルがよりロバスト性の高い電力グリッド階層を受け取り得るが、一方、非クリティカルタイルは、よりロバスト性の低い電力グリッド階層を受け取り得るという点で最適化される。特定の領域における不適当な電力グリッド階層と、他の領域における過度にロバストな電力グリッド階層との両方を有する別個のハードマクロの問題が解消される。
【0012】
[0018] 本明細書で使用されるとき、電力グリッド階層は、回路モジュール中の電力レールから様々なトランジスタへのビアの数(ビア密度)、回路モジュールのための電力レールの幅および密度、回路モジュールのための電力領域をメインの電力レールに結合するヘッドスイッチの数、および回路モジュールのための電力レールによる電力搬送をサポートするデカプリングキャパシタの数および密度、などの要素の各々への特定の割り当てを指す。特に、電力グリッド階層は、これらの要素のうちの少なくとも1つへの特定の割り当てを指す。1つの電力グリッド階層は次いで、これらのうちの少なくとも1つがより少ない電力供給電圧降下を生成するように変更された場合、別の電力グリッド階層と比較してロバスト性が高いと分類され得る。一般に、設計者は、その要素がそれらの最低値を有する最低階層から、その要素がそれらの最高値を有する最高階層に及ぶ、複数の電力グリッド階層からの選択を行い得る。
【0013】
[0019] 特定の領域における不適当な電力グリッド階層と、他の領域における過度にロバストな電力グリッド階層との両方を有する別個のハードマクロの問題を解消するために、ハードマクロのためのクリティカルパスタイルが物理的設計処理中の配置およびルートのステップ中に識別される。クリティカルパスタイルは次いで、よりロバスト性の高い電力グリッド階層を割り当てられ得る。ハードマクロを形成するタイルの残りの部分についてのデフォルト状態は、より緩和された電力グリッド階層であり、それは、より高い密度をもたらす。クリティカルパスが識別された状態で、そのクロックドライバは、サイズ超過がなく、不必要に大きくないクロックドライバ(no oversized, unnecessarily large clock drivers)が配置およびルートステージ中に使用される必要があるように、配置およびルートステップ中にデクラスタリングされ(de-clustered)得る。クロックドライバのこのデクラスタリングは、IR降下(局所的なホットスポット)問題を改善する。
【0014】
[0020] これらの利点の結果を得るための、例となる物理的設計フロー300が、図3に示される。図1のステージ100に関して説明されるように、従来のネットリスト、UPF(unified power format)、タイミング制約、マルチ電圧(MV)アイランド制約、およびピン選好の制約に応じた電力グリッドプランニングステージ305から処理が始まる。しかしながら、ステージ305がクリティカルパスタイルの識別を通じて所与のハードマクロのための電力グリッド階層の適応的割り当てを含むという点で、ステージ305は、ステージ100と比較してより緩和される。よって、クリティカルパスタイルは、よりロバスト性の高い電力グリッド階層を割り当てられ、一方、ハードマクロの残りの部分を形成するタイルは、よりロバスト性の低い電力グリッド階層を割り当てられる。先に記載したように、各電力グリッド階層は、ビアサイズ、エンクロージャ(enclosure)、ビアピッチおよび密度、電力および接地レールの幅およびピッチ、パワースイッチ(power switch)の密度およびピッチ、並びに、デカプリングキャパシタの密度の、特定の割り当てを含む。
【0015】
[0021] 後に続く配置およびルートステージ310は、従来のセル配置およびクロックツリー合成を含む。しかし、これらの従来の分析は、クロックツリー合成およびタイミング最適化の後、その後に、IRボトルネック(ホットスポット)の識別を含む、電力供給電圧降下(IR)ホットスポット分析および電力グリッド調整ステップ330が続く。例えば、ホットスポットは、設計のシミュレーションで交差した(crossed)電力供給電圧降下閾値を通じて識別される。ホットスポットを有するタイルのためのクロックドライバは次いで、ステージ335においてデクラスタリングされる。ホットスポット領域内に電力供給電圧ドループの特定の残りの集中部分(certain remaining concentration)(例えば、電力供給電圧の10パーセントよりも高い)が存在する場合、影響を受けるタイルに関する電力グリッド階層は、パワースイッチの増加した密度を有する電力グリッド階層を割り当てることによって、ステップ340において調整され得る。ホットスポットタイル内で結果として生じた電力供給電圧降下が、10mVよりも大きい偏差(deviation)のような、閾値ぶんのVDDからのいくらかの偏差を引き起こす場合、影響を受けるホットスポットタイルのための電力グリッド階層は、動作345において電力および接地(PG)レールのためのより多くのロバストな低金属層ピッチおよび幅を有する電力グリッド階層を割り当てることによって、さらに調整され得る。それに関して、半導体処理は通常、半導体ダイの近傍の最低部金属層から、半導体ダイから最も遠い最上部金属層にわたって分布している(ranging)、複数の金属層を提供する。動作345は、ピッチを減少させること、および低部金属層中の電力および接地(PG)レールのための幅を増加させることに向けられる。ホットスポットタイル内で結果として生じた電力供給電圧降下が、5mVよりも大きい電力供給電圧降下のような、動作345と比較して電力供給電圧からいくらか低減された閾値偏差を未だに有する場合、影響を受けるタイルは、動作350においてPGレールのための増加された幅および減少された上部金属層ピッチを有する、さらによりロバスト性の高い電力グリッド階層を割り当てられ得る。例えば、8つの金属層を有する実施形態では、4つの最低部金属層は動作345によって影響を受け得るが、一方、4つの最上部金属層は動作350によって影響を受け得る。従来のルーティングおよびフィニッシング動作は次いで、配置およびルートステージ310を完了するために、次に電力グリッド階層の任意の必要な日和見的調整(necessary opportunistic adjustment)が続いて行われ得る。
【0016】
[0022] 従来のRC抽出ステージ320、タイミング、ノイズ、および電力分析ステージ325、並びにIR降下分析330は、配置およびルートステージ310に後続する。しかし、配置およびルートステージ310、並びに初期のプランニングステージ305における電力グリッド階層の調整のために、さらなる設計変更指示(ECO)は、もはや必要ではない(処理が電力グリッドプランニングステージ305において新たに始まるような、IR降下分析330からのECO)ことに留意されたい。図2で使用されたのと同じハードマクロに関する電力グリッド階層の結果としてもたらされた適応が図4中に示される。タイル400に関する局所的なホットスポットは、サイズが著しく低減され、最もロバストな電力グリッド階層(PG4)を割り当てられている。タイル400と比較してより低減された電力供給電圧降下を有するタイル405は、2番目に高い電力グリッド階層(PG3)を割り当てられている。しかしながら、ハードマクロの大部分が、より緩和された電力グリッド階層(PG2)を受け取っている。対照的に、図2に関して説明されたのと同じ従来の技法を使用して設計されたハードマクロは、全体のハードマクロにわたってより多くの発展型電力グリッド階層(advanced power-grid tier)PG3を使用し、それは、より多くの悪化したホットスポット200をもたらし、密度をさらに低くする。対照的に、図4のハードマクロは、改善された金属層利用、より高い密度、および低減された製造コストを有する。
【0017】
[0023] いくつかの例示的な電力グリッド階層がここで説明される。1つの実施形態では、電力グリッド階層PG2およびPG3は、低部金属層M1〜M4中のビアの同じ密度を共有する。例えば、ビア密度は、PG2またはPG3電力グリッド階層割り当てのいずれかを有するハードマクロタイルのための金属層M1〜M4に関して、図5A中に示されている。ビア505は、電力レールVDDおよび接地レールVSSの両方に関して金属層M3から金属層M1まで拡張し、金属シールド510に囲まれている。同様に、ビア515は、電力レールVDDおよび接地レールVSSの両方に関して金属層M4から金属層M2まで拡張し、金属シールド520に囲まれている。同じタイルが電力グリッド階層PG4にアップグレードされたとき、図5Bに示されるように、ビア505および515の密度は、(それぞれ、対応する金属シールド510および520の密度のように)効率的に二倍される。この方式では、タイルのための局所的なホットスポットは、よりロバスト性の高い電力グリッド階層の割り当てを通じてサイズが低減され得る。ハードマクロのための電力グリッド階層を割り当てる例示的な方法がここで説明される。
【0018】
[0024] 図6は、本開示の態様に従った、ハードマクロのための電力グリッド階層を割り当てる方法に関するフローチャートである。方法は、第1の電力グリッド階層にハードマクロのための複数のタイル中のタイルの第1のサブセットを割り当てる動作600を含む。動作305におけるクリティカルパスタイルへの電力グリッド階層の割り当ては、動作600の例である。加えて、方法は、ハードマクロのための配置およびルートステージ中に、クロックツリー合成の後に、電力供給電圧降下領域(ホットスポット)を有するタイルの第1のサブセット中のタイルのうちの第1の複数のタイルを識別することと、各第1のタイルが第1の修正されたホットスポットを有するように、第1のタイルのためのクロックドライバをデクラスタリングすることと、ここにおいて、第1の修正されたホットスポットは、前記ホットスポットよりも小さい、605を含む。動作605のためのこのような識別の例は、図3に関して説明された電力グリッドプランニングステージ305において発生する。図3のステップ335に関して説明されるような、ホットスポットを含むタイル中のクロックドライバのデクラスタリングが、動作605の例である。最後に、方法は、ハードマクロのための電力供給電圧の閾値パーセンテージよりも大きい電力供給電圧降下を有する第1のタイルのうちの複数のタイルを識別することと、修正された第2のホットスポットを有する第2のタイルを形成するために、第1の電力グリッド階層と比較して増加された数のパワースイッチを有する第2の電力グリッド階層を有するように、識別された第1のタイルを調整することと、ここにおいて、第2の修正されたホットスポットは、第1の修正されたホットスポットよりも小さい、動作610を含む。ステップ340に関して説明されるような、顕著な電力供給電圧降下を有するそれらタイルへのさらなるパワースイッチの追加が、動作610の例である。
【0019】
[0025] 当業者は、近い将来、特定のアプリケーションに依存して、多くの修正、置き換え、およびバリエーションが、その精神および範囲から逸脱することなく、本開示のデバイスの使用の材料、装置、構成および方法においておよびそれらのために作成され得ることを、今や理解するだろう。この観点から、本開示の範囲は、それらが単にそれらのいくつかの例であるとして本明細書で図示され説明された特定の実施形態のものに限定されるべきではなく、むしろ、以下に添付される特許請求の範囲およびそれらの機能的均等物のものと十分に一致するべきである。
図1
図2
図3
図4
図5A
図5B
図6
【手続補正書】
【提出日】2019年7月11日
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
集積回路モジュールであって、
第1の複数のタイルと、
第2の複数のタイルと、ここにおいて、前記集積回路モジュールは、半導体ダイ上のフットプリントを占有し、前記フットプリントの第1の部分は、前記第1の複数のタイルを含み、前記フットプリントの第2の部分は、前記第2の複数のタイルを含み、
前記第1の複数のタイル中のタイルごとの第1の電力グリッド階層と、
前記第2の複数のタイル中のタイルごとの第2の電力グリッド階層と、ここにおいて、前記第1の電力グリッド階層は、前記集積回路モジュールのための電力レールおよび接地レールを定義する金属層間で拡張するビアに関して前記第2の電力グリッド階層よりも高いビア密度を有する、
を備える、集積回路。
【請求項2】
前記第1の電力グリッド階層のための複数の電力レールおよび接地レールは、前記第2の電力グリッド階層のための複数の電力レールおよび接地レールに関する幅よりも大きい幅を有する、請求項1に記載の集積回路モジュール。
【請求項3】
前記第1の電力グリッド階層のための複数の電力レールおよび接地レールは、前記第2の電力グリッド階層のための複数の電力レールおよび接地レールに関するピッチよりも小さいピッチを有する、請求項1に記載の集積回路モジュール。
【請求項4】
前記集積回路モジュールは、単一のハードマクロを備える、請求項1に記載の集積回路モジュール。
【請求項5】
前記第1の電力グリッド階層は、異なるビア密度を有する複数の電力グリッド階層を備える、請求項1に記載の集積回路モジュール。
【請求項6】
前記第1の電力グリッド階層は、前記第2の電力グリッド階層よりも多い数のパワースイッチを含む、請求項1に記載の集積回路モジュール。
【請求項7】
前記単一のハードマクロの大部分は、最低密度のビアを有する電力グリッド階層を有する、請求項4に記載の集積回路モジュール。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0019
【補正方法】変更
【補正の内容】
【0019】
[0025] 当業者は、近い将来、特定のアプリケーションに依存して、多くの修正、置き換え、およびバリエーションが、その精神および範囲から逸脱することなく、本開示のデバイスの使用の材料、装置、構成および方法においておよびそれらのために作成され得ることを、今や理解するだろう。この観点から、本開示の範囲は、それらが単にそれらのいくつかの例であるとして本明細書で図示され説明された特定の実施形態のものに限定されるべきではなく、むしろ、以下に添付される特許請求の範囲およびそれらの機能的均等物のものと十分に一致するべきである。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[C1]
集積回路モジュールであって、
第1の複数のタイルと、
第2の複数のタイルと、ここにおいて、前記集積回路モジュールは、半導体ダイ上のフットプリントを占有し、前記フットプリントは、前記第1の複数のタイルを含み、前記第2の複数のタイルの中にあり、
前記第1の複数のタイル中のタイルごとの第1の電力グリッド階層と、
前記第2の複数のタイル中のタイルごとの第2の電力グリッド階層と、ここにおいて、前記第1の電力グリッド階層は、前記集積回路モジュールのための電力レールおよび接地レールを定義する金属層間で拡張するビアに関して前記第2の電力グリッド階層よりも高いビア密度を有する、
を備える、集積回路。
[C2]
前記第1の電力グリッド階層のための複数の電力レールおよび接地レールは、前記第2の電力グリッド階層のための複数の電力レールおよび接地レールに関する幅よりも大きい幅を有する、C1に記載の集積回路モジュール。
[C3]
前記第1の電力グリッド階層のための複数の電力レールおよび接地レールは、前記第2の電力グリッド階層のための複数の電力レールおよび接地レールに関するピッチよりも小さいピッチを有する、C1に記載の集積回路モジュール。
[C4]
前記集積回路モジュールは、単一のハードマクロを備える、C1に記載の集積回路モジュール。
[C5]
前記第1の電力グリッド階層は、異なるビア密度を有する複数の電力グリッド階層を備える、C1に記載の集積回路モジュール。
[C6]
前記第1の電力グリッド階層は、前記第2の電力グリッド階層よりも多い数のパワースイッチを含む、C1に記載の集積回路モジュール。
[C7]
前記単一のハードマクロの大部分は、最低密度のビアを有する電力グリッド階層を有する、C4に記載の集積回路モジュール。
[C8]
集積回路に関するハードマクロのための物理的設計の方法であって、前記ハードマクロは、複数のタイルを含み、前記方法は、
前記複数のタイル中のタイルの第1のサブセットを第1の電力グリッド階層に割り当てることと、
前記ハードマクロのための配置およびルートステージ中に、クロックツリー合成の後に、電力供給電圧降下領域(ホットスポット)を有するタイルの前記第1のサブセット中の前記タイルのうちの第1の複数のタイルを識別することと、各第1のタイルが第1の修正されたホットスポットを有するように前記第1のタイルのためのクロックドライバをデクラスタリングすることと、ここにおいて、前記第1の修正されたホットスポットは、前記ホットスポットよりも小さい、
前記ハードマクロのための電力供給電圧の閾値パーセンテージよりも大きい電力供給電圧降下を有する前記第1のタイルのうちの複数のタイルを識別することと、各々が第2の修正されたホットスポットを有する第2のタイルを形成するために、前記第1の電力グリッド階層と比較して増加された数の電力切り替えを有する第2の電力グリッド階層を有するように、前記識別された第1のタイルを調整することと、ここにおいて、前記第2の修正されたホットスポットは、前記第1の修正されたホットスポットよりも小さい、
を備える、方法。
[C9]
第1の閾値よりも大きい電力供給電圧降下を有する前記第2のタイルのうちの複数のタイルを識別することと、第3の修正されたホットスポットを有する第3のタイルを形成するために、前記第2の電力グリッド階層と比較して低部金属層のセット中のその電力および接地レールに関してより大きい幅を有する第3の電力グリッド階層を有するように、前記識別された第2のタイルを調整することと、をさらに備え、ここにおいて、前記第3の修正されたホットスポットは、前記第2の修正されたホットスポットよりも小さい、C8に記載の方法。
[C10]
前記第1の閾値よりも小さい第2の閾値よりも大きい電力供給電圧降下を有する、前記第3のタイルうちの複数のタイルを識別することと、第4の修正されたホットスポットを有する第4のタイルを形成するために、前記第3の電力グリッド階層と比較して上部金属層のセット中のその電力および接地レールに関してより大きい幅を有する第4の電力グリッド階層を有するように、前記識別された第3のタイルを調整することと、C9に記載の方法。
[C11]
次にタイミング分析が続く前記ハードマクロ上の寄生抵抗および寄生キャパシタンス抽出を行うことをさらに備える、C8に記載の方法。
[C12]
最終電力供給電圧降下分析を前記ハードマクロ上で行うことをさらに備える、C8に記載の方法。
[C13]
前記ホットスポットを有する前記第1のタイルを識別することは、前記ハードマクロのための電力供給電圧の10%よりも大きい電力供給電圧降下を有する前記第1のタイルを識別することを備える、C8に記載の方法。
[C14]
前記第1の閾値は、約10mVである、C9に記載の方法。
[C15]
前記第2の閾値は、約5mVである、C10に記載の方法。
[C16]
低部金属層の前記セットは、最低部の第1の金属層から第4の金属層までを備える、C9に記載の方法。
[C17]
上部金属層の前記セットは、第5の金属層から最上部の第8の金属層までを備える、C10に記載の方法。
[C18]
集積回路モジュールであって、
少なくとも1つのクリティカルパスと、
非クリティカルパス部分と、
前記少なくとも1つのクリティカルパスのための第1の電力グリッド階層と、
前記非クリティカルパス部分のための第2の電力グリッド階層と
を備え、前記第1の電力グリッド階層および第2の電力グリッド階層の両方は、複数の金属層において定義された電力レールおよび接地レールを含み、前記第1の電力グリッド階層における前記電力レールおよび接地レールのための幅は、前記第2の電力グリッド階層における前記電力レールおよび接地レールのための幅よりも大きい、
集積回路モジュール。
[C19]
前記集積回路モジュールは、単一のハードマクロを備える、C18に記載の集積回路モジュール。
[C20]
前記第2の電力グリッド階層は、複数の電力グリッド階層を備える、C18に記載の集積回路モジュール。
【国際調査報告】