特表 2020-506608 裏面照射型グローバルシャッターイメージングアレイ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】特表2020-506608(P2020-506608A)

(43)【公表日】2020年2月27日

(54)【発明の名称】裏面照射型グローバルシャッターイメージングアレイ

(51)【国際特許分類】

   H04N 5/359 20110101AFI20200131BHJP

   H04N 5/3745 20110101ALI20200131BHJP

   H04N 5/374 20110101ALI20200131BHJP

【ＦＩ】

   H04N5/359

   H04N5/3745

   H04N5/374

【審査請求】有

【予備審査請求】未請求

【全頁数】16

(21)【出願番号】特願2019-540376(P2019-540376)

(86)(22)【出願日】2017年1月25日

(85)【翻訳文提出日】2019年9月9日

(86)【国際出願番号】US2017014983

(87)【国際公開番号】WO2018140015

(87)【国際公開日】20180802

(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ

(71)【出願人】

【識別番号】518332608

【氏名又は名称】ビーエイイー・システムズ・イメージング・ソリューションズ・インコーポレイテッド

(74)【代理人】

【識別番号】100108855

【弁理士】

【氏名又は名称】蔵田 昌俊

(74)【代理人】

【識別番号】100103034

【弁理士】

【氏名又は名称】野河 信久

(74)【代理人】

【識別番号】100179062

【弁理士】

【氏名又は名称】井上 正

(74)【代理人】

【識別番号】100199565

【弁理士】

【氏名又は名称】飯野 茂

(74)【代理人】

【識別番号】100153051

【弁理士】

【氏名又は名称】河野 直樹

(74)【代理人】

【識別番号】100162570

【弁理士】

【氏名又は名称】金子 早苗

(72)【発明者】

【氏名】ドゥー、ハン・ティー．

(72)【発明者】

【氏名】ゴン、チェンウアン

(72)【発明者】

【氏名】マグナニ、アルバート・エム．

【テーマコード（参考）】

5C024

【Ｆターム（参考）】

5C024CX11

5C024CX61

5C024GX14

5C024GX16

5C024GX18

5C024GY31

5C024GY39

5C024GY41

(57)【要約】

グローバルシャッターを利用する裏面照射型イメージングアレイに適しているイメージングアレイ及びそれを使用するための方法が開示される。イメージングアレイは、画素センサの順序付けられたアレイを有する複数の画素センサを含む。各画素センサは、主要フォトダイオード及び補正フォトダイオードを含む。コントローラは、全ての画素センサについて同じである第１の時間において全ての主要フォトダイオードをリセットし、第１の時間の後の、全ての画素センサについて同じである第２の時間において全ての補正フォトダイオードをリセットし、及び画素センサを連続的に読み出す。画素センサは、複数の画素センサのうちの異なるものについて異なる第３の時間において読み出される。異なる読み出し時間を補正する補正電荷が測定される。

【特許請求の範囲】

【請求項1】

画素センサの順序付けられたアレイを備える複数の画素センサを備え、各画素センサが、画素センサの前記順序付けられたアレイにおける位置によって特徴付けられる装置であって、該装置は、
主要フォトダイオードと、
補正フォトダイオードと、
を備え、
前記装置はさらに、コントローラを備え、前記コントローラは、
全ての前記複数の画素センサについて同じである第１の時間において、全ての前記主要フォトダイオードをリセットすることと、
前記第１の時間の後の、全ての前記画素センサについて同じである第２の時間において、全ての前記補正フォトダイオードをリセットすることと、
前記画素センサを連続的に読み出すことと、を行い、
前記複数の画素センサの各々は第３の時間において読み出され、前記第３の時間は前記複数の画素センサのうちの異なる画素センサについて異なり、且つ複数の画素センサの前記順序付けられたアレイにおける前記画素センサの位置に依存するものであり、
前記複数の画素センサの各々の前記読み出しは、
前記第３の時間と前記第２の時間との間にその画素センサの中の前記補正フォトダイオードに蓄積された補正電荷を測定することと、
前記第３の時間においてその画素センサの中の前記主要フォトダイオードに蓄積されたトータル電荷を測定することと、
前記第２の時間において前記主要フォトダイオードに蓄積された電荷を表す画素センサ露光値を計算することと、
を含む、装置。

【請求項2】

前記補正フォトダイオードは第１の光変換効率によって特徴付けられ、前記主要フォトダイオードは第２の光変換効率によって特徴付けられ、前記第１の光変換効率は前記第２の光変換効率より低い、請求項１に記載の装置。

【請求項3】

前記主要フォトダイオードは、光を光電子に変換するシリコンの第１のエリアによって特徴付けられ、前記補正フォトダイオードは、光を光電子に変換するシリコンの第２のエリアによって特徴付けられ、シリコンの前記第１のエリアはシリコンの前記第２のエリアより大きい、請求項２に記載の装置。

【請求項4】

各画素センサが、
浮遊拡散ノードと、
第１の転送信号に応答して前記主要フォトダイオードを前記浮遊拡散ノードに接続する第１の転送ゲートと、
前記補正フォトダイオードを前記浮遊拡散ノードに接続する第２の転送ゲートと、
を備える、請求項１に記載の装置。

【請求項5】

ビット線をさらに備え、各画素センサが、
増幅器出力における信号を生み出すために、前記浮遊拡散ノードにおける電圧を増幅する増幅器と、
行選択信号に応答して前記増幅器出力を前記ビット線に接続するビット線ゲートと、
リセット信号に応答して前記浮遊拡散ノードを第１のリセット電圧源に接続するリセットゲートと、
を備える、請求項４に記載の装置。

【請求項6】

前記主要フォトダイオード及び前記補正フォトダイオードが、それぞれ前記第１の転送ゲート及び前記第２の転送ゲートによって前記浮遊拡散ノードに対して並列に接続されている、請求項４に記載の装置。

【請求項7】

前記主要フォトダイオード及び前記補正フォトダイオードが、前記浮遊拡散ノードに対して直列に接続され、前記主要フォトダイオードが、前記第１の転送ゲートによって前記補正フォトダイオードに接続され、前記補正フォトダイオードが、前記第２の転送ゲートによって浮遊拡散ノードに接続されている、請求項４に記載の装置。

【請求項8】

前記コントローラが、前記浮遊拡散ノードをリセットすること及び前記浮遊拡散ノードをリセットした後に前記浮遊拡散ノードにおける第１の電圧を測定し、前記第３の時間において前記補正フォトダイオードを前記浮遊拡散ノードに接続した後に前記浮遊拡散ノードにおける第２の電圧を測定し、前記主要フォトダイオードが前記浮遊拡散ノードに接続された後に前記浮遊拡散ノードにおける第３の電圧を測定することによって、前記トータル電荷を測定する、請求項４に記載の装置。

【請求項9】

画素センサの順序付けられたアレイを備えるイメージングシステムを動作させるための方法であって、各画素センサが、画素センサの前記順序付けられたアレイにおける位置によって特徴付けられ、各画素センサが、画像露光の間に光を受光する主要フォトダイオードを備え、前記方法が、
第１の時間において全ての前記主要フォトダイオードをリセットすることと、
前記画像露光の終わりを示す第２の時間を定義することと、
画素センサの前記順序付けられたアレイにおける前記画素センサの位置に依存する第３の時間においてその画素センサの中の前記主要フォトダイオードに蓄積されたトータル電荷を連続的に測定することと、ここで、前記第３の時間は、前記複数の画素センサのうちの異なる画素センサについて異なるものであり、
前記第２の時間において前記主要フォトダイオードに蓄積されたグローバルシャッター電荷の推定値を取得するために、前記第２の時間と第３の時間との間の時間期間において前記主要フォトダイオードに蓄積された電荷についての前記トータル電荷を補正することと、
を備える、方法。

【請求項10】

前記イメージングシステム中の各画素センサが補正フォトダイオードをさらに備え、前記方法が、
前記第２の時間において前記補正フォトダイオードをリセットすることと、
前記第３の時間において前記補正フォトダイオードにおける補正電荷を測定することと、
前記グローバルシャッター電荷を取得するために前記補正電荷に基づいて前記トータル電荷を補正することと、
を備える、請求項９に記載の方法。

【請求項11】

各画素センサが浮遊拡散ノードをさらに備え、前記複数の画素センサのうちの１つの画素センサについての前記グローバルシャッター電荷の推定値を取得することが、
前記第３の時間において前記画素センサのうちのその１つの画素センサの前記浮遊拡散ノードをリセットし、前記複数の画素センサのうちのその１つの画素センサの前記浮遊拡散ノードにおける第１の電圧を測定することと、
前記複数の画素センサのうちのその１つの画素センサの前記補正フォトダイオードを、前記複数の画素センサのうちのその１つの画素センサの前記浮遊拡散ノードに接続し、前記複数の画素センサのうちのその１つの画素センサの前記浮遊拡散ノードにおける第２の電圧を測定することと、
前記複数の画素センサのうちのその１つの画素センサの前記主要フォトダイオードを、前記複数の画素センサのうちのその１つの画素センサの前記浮遊拡散ノードに接続し、前記複数の画素センサのうちのその１つの画素センサの前記浮遊拡散ノードにおける第３の電圧を測定することと、
前記第１の電圧、第２の電圧、及び第３の電圧からの、前記複数の画素センサのうちの１つの画素センサについての前記グローバルシャッター電荷の前記推定値を決定することと、
を備える、請求項１０に記載の方法。

【発明の詳細な説明】

【背景技術】

【0001】

[0001] ＣＭＯＳイメージングセンサのための回路構成は、以下の説明で表面（the front side）と呼ばれる、シリコンウェハの１つの面に構成される。センサは、各画素センサがフォトダイオード及び関連した読み出し回路構成を有する画素センサのアレイを含む。フォトダイオード及びアクティブな読み出し回路構成は、ウェハの表面に構成される。様々な金属層が次いで表面上に堆積しパターン化される。金属層は、抵抗器及びキャパシタのようないくつかの受動コンポーネント及び様々な導体を提供する。表面照射型イメージングセンサでは、キャプチャされる画像は、表面の上方から画素センサへとイメージングされる。ゆえに、金属層は各フォトダイオードの上方エリアが遮られないように構造化される必要がある。その結果、金属層に構成される得る回路構成は画素センサのアレイの脇に構成される必要があり、それによりイメージングアレイに必要なシリコンのエリアが増加する。

【0002】

[0002] シリコンウェハのもう一方の側から画像が画素センサへと投影されるイメージングセンサは、イメージングアレイのサイズを減少させる見込みがある、なぜなら表面におけるフォトダイオードの上方エリアがこの場合は画素センサを読み出す及び制御するために使用される様々な信号の経路付け及び回路要素の構造のために利用可能であるからである。しかしながら裏面照射型画素センサアレイは、読み出されることを待つ間、各画素センサ中の浮遊拡散ノードに電荷が記憶されるグローバルシャッターシステムで使用される場合に特に、他の課題を生じさせる。浮遊拡散ノードは、照射された場合に記憶期間中に光電子を生成する寄生フォトダイオードを有すると見なすことができる。表面照射スキームでは、浮遊拡散ノードは、金属層上にインプリメントされるマスクによって遮蔽される。しかしながら、裏面照射スキームでは、そのような遮蔽物が堆積されることができる裏面と浮遊拡散ノードとの間に相当な距離がある。その結果、画素センサ中のフォトダイオードも部分的に遮蔽することなく浮遊拡散ノードを遮蔽することは、難しい。

【発明の概要】

【0003】

[0003] 本発明は、イメージングアレイ及びそれを使用するための方法を含む。イメージングアレイは、画素センサの順序付けられたアレイを有する複数の画素センサを含み、各画素センサは、画素センサの順序付けられたアレイにおける位置によって特徴付けられる。各画素センサは、主要フォトダイオード及び補正フォトダイオードを含む。イメージングアレイはまた、全ての画素センサについて同じである第１の時間において全ての主要フォトダイオードをリセットし、第１の時間の後の、全ての画素センサについて同じである第２の時間において全ての補正フォトダイオードをリセットし、及び画素センサを連続的に読み出すコントローラを含む。複数の画素センサの各々は、複数の画素センサのうちの異なるものについて異なり、且つ画素センサの順序付けられたアレイ中のその画素センサのロケーションに依存する第３の時間において、読み出される。複数の画素センサの各々の読み出しは、第３の時間と第２の時間との間にその画素センサ中の補正フォトダイオードに蓄積された補正電荷を測定することと、第３の時間にその画素センサ中の主要フォトダイオードに蓄積されたトータル電荷を測定することと、第２の時間において主要フォトダイオードに蓄積された電荷を表す画素センサ露光値を計算することと、を含む。

【0004】

[0004] 本発明の一態様では、補正フォトダイオードは第１の光変換効率によって特徴付けられ、主要フォトダイオードは第２の光変換効率によって特徴付けられ、第１の光変換効率は第２の光変換効率より低い。１つの例示的な実施形態では、主要フォトダイオードは、光を光電子に変換するシリコンの第１のエリアによって特徴付けられ、補正フォトダイオードは、光を光電子に変換するシリコンの第２のエリアによって特徴付けられ、シリコンの第１のエリアはシリコンの第２のエリアより大きい。

【0005】

[0005] 本発明の別の態様では、各画素センサは、浮遊拡散ノードと、第１の転送信号に応答して主要フォトダイオードを浮遊拡散ノードに接続する第１の転送ゲートと、補正フォトダイオードを浮遊拡散ノードに接続する第２の転送ゲートと、を含む。

【0006】

[0006] 本発明の別の態様では、イメージングアレイは、ビット線を含み、各画素センサは、増幅器出力における信号を生み出すために浮遊拡散ノードにおける電圧を増幅する増幅器と、行選択信号に応答して増幅器出力をビット線に接続するビット線ゲートと、リセット信号に応答して浮遊拡散ノードを第１のリセット電圧源に接続するリセットゲートと、を含む。

【0007】

[0007] 本発明の別の態様では、主要フォトダイオード及び補正フォトダイオードは、それぞれ第１の転送ゲート及び第２の転送ゲートによって浮遊拡散ノードに対して並列に接続される。

【0008】

[0008] 本発明の別の態様では、主要フォトダイオード及び補正フォトダイオードは、浮遊拡散ノードに対して直列に接続され、主要フォトダイオードは第１の転送ゲートによって補正フォトダイオードに接続され、補正フォトダイオードは第２の転送ゲートによって浮遊拡散ノードに接続される。

【0009】

[0009] 本発明の別の態様では、コントローラは、浮遊拡散ノードをリセットすること及び浮遊拡散ノードをリセットした後に浮遊拡散ノードにおける第１の電圧を測定することと、第３の時間において補正フォトダイオードを浮遊拡散ノードに接続した後に浮遊拡散ノードにおける第２の電圧を測定することと、主要フォトダイオードが浮遊拡散ノードに接続された後に浮遊拡散ノードにおける第３の電圧を測定することと、によってトータル電荷を測定する。

【0010】

[0010] 本発明はまた、画素センサの順序付けられたアレイを有するイメージングシステムを動作させるための方法を含み、各画素センサは、画素センサの順序付けられたアレイにおける位置によって特徴付けられ、画像露光の間に光を受光する主要フォトダイオードを含む。この方法では、コントローラは、第１の時間において全ての主要フォトダイオードをリセットし、画像露光の終わりを示す第２の時間を定義し、画素センサの順序付けられたアレイにおける画素センサのロケーションに依存する第３の時間においてその画素センサ中の主要フォトダイオードに蓄積されたトータル電荷を連続的に測定し、ここで第３の時間は複数の画素センサのうちの異なるものについて異なり、第２の時間と第３の時間との間の時間期間において主要フォトダイオードに蓄積された電荷についてのトータル電荷を補正して、第２の時間において主要フォトダイオードに蓄積されたグローバルシャッター電荷の推定値を取得する。

【0011】

[0011] 本発明の一態様では、各画素センサは補正フォトダイオードを含み、方法は、第２の時間において補正フォトダイオードをリセットすることと、第３の時間において補正フォトダイオードにおける補正電荷を測定することと、補正電荷に基づいてトータル電荷を補正して、グローバルシャッター電荷を取得することと、を含む。

【0012】

[0012] 本発明の一態様では、各画素センサはさらに以下を備える：浮遊拡散ノードと、複数の画素センサのうちの１つについてのグローバルシャッター電荷の推定値を取得することであって、第３の時間において画素センサのうちのその１つの画素センサの浮遊拡散ノードをリセットすること及び複数の画素センサのうちのその１つの画素センサの浮遊拡散ノードにおける第１の電圧を測定すること、複数の画素センサのうちのその１つの画素センサの補正フォトダイオードを複数の画素センサのうちのその１つの画素センサの浮遊拡散ノードに接続すること及び複数の画素センサのうちのその１つの画素センサの浮遊拡散ノードにおける第２の電圧を測定すること、複数の画素センサのうちのその１つの画素センサの主要フォトダイオードを複数の画素センサのうちのその１つの画素センサの浮遊拡散ノードに接続すること、及び複数の画素センサのうちのその１つの画素センサの浮遊拡散ノードにおける第３の電圧を測定すること、を含む、取得することと、第１の、第２の、及び第３の電圧から複数の画素センサのうちのその１つの画素センサのグローバルシャッター電荷のその推定値を決定すること。

【図面の簡単な説明】

【0013】

【図1】[0013] 図１は、本発明の一実施形態による画素センサを利用するＣＭＯＳイメージングアレイの概略図である。

【図2】[0014] 図２は、図１に示されたイメージングアレイで使用されることができる従来技術の画素センサを例示する。

【図3】[0015] 図３は、本発明による画素センサ及び列処理回路の１つの実施形態を例示する。

【図4】[0016] 図４は、本発明の１つの例示的な実施形態によるイメージングアレイの１つの行についての読み出し及び露光中の様々な関心のある制御線（the various control lines of interest）についてのタイミングを例示する。

【図5】[0017] 図５は、本発明の別の実施形態による画素センサを例示する。

【図6】[0018] 図６は、図５に示された実施形態についての制御信号タイミングを例示する。

【詳細な説明】

【0014】

[0019] 本発明の一実施形態による画素センサを利用するＣＭＯＳイメージングアレイの概略図である図１をこれより参照する。イメージングアレイ４０は、画素センサ４１の長方形アレイから構成される。各画素センサは、フォトダイオード４６及びインタフェース回路４７を含む。インタフェース回路の詳細は特定の画素設計に依存する。しかしながら、全ての画素センサは、その画素センサをビット線４３に接続するために使用される行線４２に接続されたゲートを含む。任意の時間にイネーブルされる特定の行は、行デコーダ４５に入力される行アドレスによって決定される。行選択線は、フォトダイオード及びインタフェース回路構成がそこに構成される基板上の金属層において水平に走る導体の並列なアレイである。

【0015】

[0020] ビット線の各々は、通常センス増幅器及び列デコーダを含む、列処理回路４４で終端する。ビット線は、フォトダイオード及びインタフェース回路構成がそこに構成される基板上の金属層において垂直に走る導体の並列なアレイである。各センス増幅器は、そのセンス増幅器によって処理されるビット線に現在接続されている画素によって生み出される信号を読み取る。センス増幅器は、アナログデジタルコンバータ（ＡＤＣ）を利用することによってデジタル出力信号を生成し得る。任意の所与の時間において、単一の画素センサがイメージングアレイから読み出される。読み出される特定の列は、その列からのセンス増幅器／ＡＤＣ出力をイメージングアレイの外部の回路構成に接続するために列デコーダによって利用される列アドレスによって決定される。制御信号の順位付け及び他の機能がコントローラ３０によって実施される。図面を単純化するために、コントローラ３０と様々な制御線との間の接続は図面からは省略されている。

【0016】

[0021] 本発明がその利点を達成する方法は、図１に示されたイメージングアレイで使用されることができる従来技術の画素センサを例示する図２を参照して、より容易に理解されることができる。画素６０は、露光の間に光電荷を収集するフォトダイオード１１を含む。転送ゲート１５は、蓄積された電荷が、信号Ｔｘ１に応答してフォトダイオード１１から浮遊拡散ノード１３に転送されることを可能にする。本説明の目的のために、浮遊拡散ノードは、パワーレールに関係しない、又は別の回路によって駆動されない電気的なノードであると定義される。浮遊拡散ノード１３は、寄生フォトダイオード１２及びキャパシタンスＣＦＤを有する寄生キャパシタ１４によって特徴付けられる。実際には、フォトダイオード１１に蓄積された光電荷は、リセットゲート１６を伝導状態に置くことによってＶＲによって決定されるリセット電圧に浮遊拡散ノード１３を最初にリセットすることによって、測定される。次いでリセットゲート１６は非伝導状態に置かれ、転送ゲート１５が伝導状態に置かれたときに生じる浮遊拡散ノード１３における電圧の差が観測される。オプションのオーバーフローゲート１８は、フォトダイオード１１が飽和した後に生成される如何なる電荷も電源レールに転送して、その超過した電荷が、隣接した画素センサにおける測定値を変更することを防ぐ。

【0017】

[0022] 浮遊拡散ノード１３における電圧は、ソースフォロワトランジスタ１７によって増幅される。画素６０が読み出されるとき、ゲートトランジスタ２０における信号は、ソースフォロワトランジスタ１７の出力を、所与の列における全ての画素センサによって共有されるビット線１９に接続する。本説明の目的のために、ビット線は、画素センサの複数の列によって共有され、且つ転送ゲートを通してビット線に接続された画素センサ中の浮遊拡散ノードにおける電圧を示す電圧信号を搬送する導体であると定義される。各ビット線は、ビット線における電圧を測定するための回路構成を含む列処理回路５５で終端する。

【0018】

[0023] 典型的なグローバルシャッターイメージングアレイでは、全ての画素センサにおいてフォトダイオードをリセットゲート１６を介してＶＲに接続することによって、イメージングアレイ中の全てのフォトダイオードがリセットされるとき、露光が開始する。各フォトダイオードに蓄積された電荷が対応する浮遊拡散ノードに同時に転送されるとき、露光は停止する。この転送に先立って、浮遊拡散ノードはリセット電圧にリセットされ、各浮遊拡散ノードにおける電圧が測定される。画素センサは通常一度に１つの行を読み出す。ゆえに、光電荷は同時に転送されるが、画素センサが配置される行によって決まる時間の長さにわたって、測定されることに先立って電荷は浮遊拡散ノードに記憶される。

【0019】

[0024] 迷光が存在する場合、各画素センサ中の寄生フォトダイオードは、記憶期間の間に浮遊拡散ノードに存在する電荷の量を変更する光電子を生成することになる。この統合された暗電流は、測定された電荷を変化させ、測定された画像にアーティファクトをもたらす。表面イメージングアレイでは、これらのアーティファクトを低減するために遮蔽物が各浮遊拡散ノードを覆う。上述したように、裏面照射型イメージングシステムに効果的な遮蔽物を設けることは、ウェハの厚さが原因で重大な課題を生じさせる。

【0020】

[0025] 本発明は、全ての画素センサが露光を開始するために同時にリセットされる「グローバルシャッター」スキームを実行するが、しかしながら、画素センサは、露光からの電荷が読み出しの時点で浮遊拡散ノードに転送されるローリングシャッターモードにおいて読み出され、行は一度に１行ずつ読み出される。相当な時間期間の間電荷が浮遊拡散ノードに記憶されるということがないので、浮遊拡散ノードに関連する寄生フォトダイオードからの暗電流を統合することに関連する問題は、事実上減少する。

【0021】

[0026] 以下の説明を単純化するために、フォトダイオードは、光への前の露光においてフォトダイオードによって蓄積された全ての光電子を除去するために十分なフォトダイオードにわたる電圧を提供する回路にフォトダイオードが接続される場合、リセットされているものと定義される。リセット電圧は、十分に高い電圧に充電されている浮遊拡散ノードにフォトダイオードを接続することによって、又は伝導状態にあるゲートを介してフォトダイオードを電源に接続することによって、生成されることができる。

【0022】

[0027] 浮遊拡散ノードは、浮遊拡散ノードが伝導状態のゲートによってＤＣ電源に接続され、次いでＤＣ電源から切断される場合、リセットされているものと定義される。リセット後の浮遊拡散ノードにおける電圧は、浮遊拡散ノードリセット電圧と呼ばれる。浮遊拡散ノードリセット電圧は、この接続をするために使用される任意のゲートによって決まる量だけ、ＤＣソースと異なり得る。加えて、リセット電圧は、ノイズによって決定される量によって変化し得る。任意の特定のリセット動作におけるＤＣソースに関する浮遊拡散ノードにわたる実際のリセット電圧の変動（variability）は、フォトダイオードを浮遊拡散ノードに接続することと浮遊拡散ノードにおける電圧の減少を測定することとによってそのフォトダイオードに蓄積された光電荷を決定するために浮遊拡散ノードリセット電圧の知識が必要なときに、その電圧が測定されることを必要とするために、十分である。浮遊拡散ノードリセット電圧は、浮遊拡散ノードがリセットされた後に前記浮遊拡散ノードに接続されたフォトダイオードをリセットするために、十分である。

【0023】

[0028] 第１の行から開始して順に読み出される複数の行を有するイメージセンサを検討する。露光の終わりは、第１の行におけるフォトダイオードからの電荷がその行の画素センサの各々において対応する浮遊拡散ノードに転送された時間に生じたものと定義される。次の行は、その行が読み出されるまで、その行におけるフォトダイオードに電荷を蓄積し続ける。ゆえに、その行における浮遊拡散ノードにフォトダイオードから転送される電荷は、２つの電荷から構成される：露光の終わりに蓄積された電荷、及び露光の終わりとフォトダイオードにおける電荷が対応する浮遊拡散ノードに実際に転送された時間との間に蓄積された電荷。本発明では、第２の電荷が測定されて、浮遊拡散ノードに最終的に転送された蓄積された電荷から、減算される。この第２の電荷は以下の説明では補正電荷と呼ばれる。本発明では、補正電荷は、各画素センサ中の補正フォトダイオードと呼ばれる第２のフォトダイオードによって測定される。

【0024】

[0029] 本発明による画素センサ及び列処理回路の１つの実施形態を例示する図３をこれより参照する。以下の説明を単純化するために、図３に示される、図２に示された要素と類似の機能を果たす要素には同じ数字表示を付してあり、文脈上別途必要とされない限り、さらに説明されることはない。図面を単純化するために、浮遊拡散ノード１３に関連する寄生フォトダイオードは省略されている。画素センサ７０は、主要フォトダイオード１１を含み、その出力は、露光の間のその画素についての合計の蓄積された光電荷を提供する。画素センサ７０はまた、露光が終了した後であって且つフォトダイオード１１が実際に読み出される前に、フォトダイオード１１によって蓄積された電荷を測定する補正フォトダイオード７１を含む。画素センサ７０中のフォトダイオードは、以下の説明で浮遊拡散ノード１３に対して並列に接続されているものと見なされる。

【0025】

[0030] 本発明の１つの例示的な実施形態による、イメージングアレイの１つの行についての読み出し及び露光の間の様々な関心のある制御線についてのタイミングを例示する図４を、これより参照する。読み出し及び露光の時間は６つのフェーズを有すると見なすことができる。１０１で示される第１のフェーズの間に、全てのフォトダイオードは、ゲート１６、７３、及び１８を伝導状態に置くことでＶ_ｄｄ又はＶ_Ｒのいずれかにフォトダイオードを接続することによって、リセット状態に保持される。所望の露光時間によって決定される時間において、１０２で示されるような露光期間が始まる。露光期間１０２の間に、主要フォトダイオード１１は、ゲート１８を非伝導状態に置くことによって絶縁される。ゲート１８は、主要フォトダイオード１１からのオーバーフロー電荷がＶ_ｄｄパワーレールに転送されることになる電圧を決定することになる定電圧に留まる点に留意されたい。この例示的な実施形態では、補正フォトダイオード７１は、ゲート１６及び７３を伝導状態に維持することによってＶ_Ｒに接続されたままとなり、ゆえに、リセット状態に保持される。露光期間１０２の終わりにおいて、補正フォトダイオード７１は、ゲート７３を非伝導状態に置くことによって絶縁される。ゆえに、補正フォトダイオード７１は光電荷を蓄積し始め、それは露光期間の終わりの後に主要フォトダイオード１１によって蓄積された光電荷の量の測定を提供する。

【0026】

[0031] 露光の終わりと、画素センサの任意の所与の行が読み出される時間との間には可変の時間期間がある。この時間期間は、読み出しシーケンスにおける画素センサの行のロケーションに依存する。可変時間期間は１０３に示される。時間期間１０３は、以下の説明では露光後時間期間と呼ばれる。露光後時間期間を時間期間１０２とより明確に区別するために、時間期間１０２は、以下の説明では画像露光時間期間と呼ばれる。

【0027】

[0032] 露光後時間期間１０３の終わりにおいて、画素センサ７０が配置された画素の行についての読み出し処理が始まる。問題となっている画素は、ゲートトランジスタ２０を伝導状態に置くことによってビット線１９に接続される。読み出し処理は、１０４、１０５、及び１０６で示される３つの時間期間に分割される。各時間期間の間に、ビット線１９における電圧は、増幅器８０によって増幅され、サンプルホールドメモリ９０における対応するキャパシタに記憶される。増幅器８０は、この例示的な実施形態では容量性トランスインピーダンス増幅器である。しかしながら、他の形態の増幅器が利用されることができる。

【0028】

[0033] 増幅器８０の出力は、対応するゲートの導電率を制御することによってキャパシタのうちの１つに記憶される。キャパシタ７６〜７８に対応するゲートは、それぞれ８６〜８８で示される。キャパシタ７６は、浮遊拡散ノード１３がリセットされた後の浮遊拡散ノード１３の電圧を表す電圧Ｖ１を記憶する。キャパシタ７７は、補正フォトダイオード７１からの電荷が浮遊拡散ノード１３に転送された後の浮遊拡散ノード１３における電圧を表す電圧Ｖ２を記憶する。最後に、キャパシタ７８は、補正フォトダイオード７１と主要フォトダイオード１１との両方からの電荷が浮遊拡散ノード１３に転送された後の浮遊拡散ノード１３における電圧を表す電圧Ｖ３を記憶する。読み出し期間の終わりにおいて、画素は、ゲートトランジスタ２０を非伝導状態に置くことによってビット線１９から切断される。

【0029】

[0034] 本発明の一態様では、補正フォトダイオード７１は、主要フォトダイオード１１に比べて大幅に小さい。裏面照射の目的は、イメージングアレイのエリアを減少させることである。ゆえに、大きな補正フォトダイオードを使用することは、この目的に反する。本発明の一態様では、補正フォトダイオードは、主要フォトダイオードのエリアのほんのわずかであるエリアを有する。従来の表面グローバルシャッターアレイと同じエリアのイメージングアレイを生み出すために合計のフォトダイオードエリアが一定に保たれる場合には、結果的なアレイは、より小さいダイナミックレンジ及びより高い読み出しノイズを有することになる。しかしながら、その増加したノイズは多くのアプリケーションにとって許容可能な範囲内にあることが分かる。

【0030】

[0035] １つの例示的な実施形態では、電圧Ｖ１〜Ｖ３を所与として、コントローラは、上で説明された、フォトダイオード１１からの電荷が浮遊拡散ノードに転送され、その電荷の汚染が寄生フォトダイオードからもたらされない従来のグローバルシャッターが使用された場合に画像露光時間の終わりにおいて観測されることになる電圧を生成する。この電圧Ｖｇｓ＝Ｖ３−Ｖ１−Ｋ＊（Ｖ２−Ｖ１）であり、ここでＫは、ビット線増幅器及びソースフォロワの増幅係数及び光を電荷に変換するための２つのフォトダイオードの相対的効率に依存する定数であることを示すことができる。

【0031】

[0036] 図３に示された配列は、ゲート７３に関連する寄生キャパシタンスが原因で浮遊拡散ノードについての増加されたキャパシタンスをもたらす。浮遊拡散ノードのキャパシタンスを可能な限り低く保つことが有利であり、それはこのキャパシタンスが電荷から電圧への変換の変換利得を決定するからである。この寄生キャパシタンスの寄与は、補正フォトダイオードを主要フォトダイオード１１と直列に配置することによって低減されることができる。本発明の別の実施形態による画素センサを例示する図５をこれより参照する。画素センサ１２０におけるフォトダイオードの配列は、浮遊拡散ノード１３に対する直列接続と見なされる。以下の説明を単純化するために、図５に示される、図３に示された要素と類似の機能を果たす要素には同じ数字表示を付してあり、文脈上別途必要とされない限り、さらに説明されることはない。図面を単純化するために、浮遊拡散ノード１３に関連する寄生フォトダイオードは再度省略されている。画素センサ１２０は、補正フォトダイオード７１が主要フォトダイオード１１と直列に配置されている点で図３に示された画素センサ７０とは異なる。

【0032】

[0037] 図５に示された実施形態についての制御信号タイミングを例示する図６をこれより参照する。図６に示される回路についての読み出しタイミングは、図４に示された回路についての読み出しタイミングと同様である。唯一の違いは、大きなフォトダイオード１１から浮遊拡散ノード１３に電荷が転送されるとき、Ｔ_ｘ１とＴ_ｘ３との両方がｈｉｇｈになることである。

【0033】

[0038] 本発明の上で説明された実施形態は、本発明の様々な態様を例示するために提供されている。しかしながら、様々な異なる特定の実施形態に示された本発明の様々な異なる態様を組み合わせて、本発明の他の実施形態を提供することができることは理解されるべきである。加えて、本発明に対する様々な修正は、前述の説明及び添付の図面から明らかとなるであろう。したがって、本発明は、以下の請求項の適用範囲によってのみ限定されるものとする。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【国際調査報告】