特表2021-528711IP Force 特許公報全文掲載

ホーム > 特許ランキング > インテル　コーポレイション > 特表2021-528711

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】特表2021-528711(P2021-528711A)
(43)【公表日】2021年10月21日
(54)【発明の名称】基準クロック信号のオンチップ生成のための装置、方法、及びシステム
(51)【国際特許分類】
   G06F 1/04 20060101AFI20210924BHJP
【ＦＩ】
   G06F1/04 550
【審査請求】未請求
【予備審査請求】未請求
【全頁数】30
(21)【出願番号】特願2020-549035(P2020-549035)
(86)(22)【出願日】2019年5月28日
(85)【翻訳文提出日】2020年9月14日
(86)【国際出願番号】US2019034099
(87)【国際公開番号】WO2020005432
(87)【国際公開日】20200102
(31)【優先権主張番号】16/019,924
(32)【優先日】2018年6月27日
(33)【優先権主張国】US
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JO,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＢＬＵＥＴＯＯＴＨ
(71)【出願人】
【識別番号】593096712
【氏名又は名称】インテル コーポレイション
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】クルド，ナーセル
(72)【発明者】
【氏名】ラグランド，ダニエル
(72)【発明者】
【氏名】アンバルデカール，アメヤ
(72)【発明者】
【氏名】フォーリン，ジョン
(72)【発明者】
【氏名】モサリカンティ，プラヴィーン
(72)【発明者】
【氏名】グロスニクル，ヴォーン ジェイ．
(57)【要約】
集積回路（ＩＣ）チップがＩＣチップの１つ又は複数のリソースによって使用されるクロック信号を生成するための技術及びメカニズムを提供する。一実施形態では、クロック信号は、外部ソースによってＩＣチップに供給される周期的信号に基づいて、ＩＣチップの位相ロックループ（ＰＬＬ）回路で生成される。ＰＬＬ回路に供給される供給電圧は、要求されるクロック信号の周波数、受信した周期的信号の周波数、又はＰＬＬ回路の電圧制御発振器によって使用される制御信号の電圧のうちの１つに基づいて自動的に更新される。別の実施形態では、クロック信号の周波数に対する一連のインクリメンタル式変更は、予め規定されたオーバークロック方式又はアンダークロック方式に従って自動的に実行される。
【特許請求の範囲】
【請求項1】
クロック信号を供給するための集積回路（ＩＣ）チップであって、当該ＩＣチップは、
周期的信号及び供給電圧を受け取る位相ロックループ（ＰＬＬ）回路であって、前記周期的信号と前記供給電圧との両方に基づいてクロック信号をさらに生成するＰＬＬ回路と、
該ＰＬＬ回路に結合された第１の回路であって、該第１の回路は、前記クロック信号で供給すべき要求される周波数、前記周期的信号の周波数、又は前記ＰＬＬ回路における制御電圧のレベルのうちの１つの評価を行い、さらに、該評価に基づいて制御信号を自動的に生成し、該制御信号は、前記供給電圧のレベルを自動的に変更するための信号である、第１の回路と、を含む、
ＩＣチップ。
【請求項2】
前記周期的信号は、外部ソースから前記ＩＣチップに供給されるアナログ信号である、請求項１に記載のＩＣチップ。
【請求項3】
前記評価を行う前記第１の回路は、前記要求される周波数が前記クロック信号の閾値周波数よりも高いことを検出する第１の回路を含み、前記制御信号は、前記供給電圧の前記レベルを自動的に上げるための信号である、請求項１又は２に記載のＩＣチップ。
【請求項4】
前記ＰＬＬ回路は、前記要求される周波数に従って前記供給電圧の前記レベルを自動的に上げた後に、前記クロック信号の周波数をさらに増大させる、請求項３に記載のＩＣチップ。
【請求項5】
前記評価を行う前記第１の回路は、前記周期的信号の前記周波数が前記周期的信号の閾値周波数未満であることを検出する第１の回路を含み、前記制御信号は、前記供給電圧の前記レベルを自動的に下げるための信号である、請求項１乃至３のいずれか一項に記載のＩＣチップ。
【請求項6】
前記評価を行う前記第１の回路は、前記ＰＬＬ回路における前記制御電圧が該制御電圧の閾値レベルより高いことを検出する第１の回路を含み、前記制御信号は、前記供給電圧の前記レベルを自動的に上げるための信号である、請求項１乃至３のいずれか一項に記載のＩＣチップ。
【請求項7】
前記第１の回路は、さらに、オーバークロック方式の１つ又は複数のパラメータにアクセスし、該１つ又は複数のパラメータに基づいて、前記ＰＬＬ回路に信号を送って、前記クロック信号の周波数に対する一連のインクリメンタル式増大を行う、請求項１乃至３のいずれか一項に記載のＩＣチップ。
【請求項8】
前記１つ又は複数のパラメータは、
インクリメンタル式周波数増大の大きさ、
前記インクリメンタル式周波数増大の持続時間、又は
前記クロック信号の最終的な目標周波数のうちの１つを指定する、請求項７に記載のＩＣチップ。
【請求項9】
前記制御信号は、前記クロック信号の前記周波数に対する前記一連のインクリメンタル式増大の間に、前記供給電圧の前記レベルを自動的に上げるための信号である、請求項７に記載のＩＣチップ。
【請求項10】
前記ＰＬＬ回路は第１のＰＬＬ回路であり、前記第１の回路は第１の制御回路であり、当該ＩＣチップは、
前記第１のＰＬＬ回路から前記クロック信号を受信し、該クロック信号に基づいて第２のクロック信号を生成する第２のＰＬＬ回路と、
該第２のＰＬＬ回路に結合された第２の制御回路であって、前記クロック信号の前記周波数に対する前記一連のインクリメンタル式増大の間に、前記第２のＰＬＬ回路に信号を送って、前記第２のクロック信号の周波数に対する一連のインクリメンタル式変更を行う第２の制御回路と、をさらに含む、請求項７に記載のＩＣチップ。
【請求項11】
クロック信号を供給するための集積回路（ＩＣ）チップであって、当該ＩＣチップは、
周期的信号を受信するように結合された第１の回路と、
該第１の回路の位相ロックループ（ＰＬＬ）回路に供給電圧を供給するように結合された第２の回路であって、前記ＰＬＬ回路は、前記周期的信号と前記供給電圧との両方に基づいてクロック信号を生成するための回路である、第２の回路と、
プロセッサのために（on behalf of）要求される周波数、前記周期的信号の周波数、又は前記ＰＬＬ回路における制御電圧のレベルのうちの１つの評価を、予め規定された閾値レベルに基づいて行い、前記評価に基づいた制御信号を前記第２の回路に自動的に供給するための第３の回路と、を含み、
前記制御信号に応答して、前記第２の回路は、前記供給電圧のレベルを自動的に変更する、
ＩＣチップ。
【請求項12】
前記周期的信号は、外部ソースから前記ＩＣチップに供給されるアナログ信号である、請求項１１に記載のＩＣチップ。
【請求項13】
前記評価を行う前記第３の回路は、前記プロセッサのために要求される前記周波数が前記クロック信号の予め規定された閾値周波数よりも高いことを検出する第３の回路を含み、前記第２の回路は、前記制御信号に応答して前記供給電圧のレベルを自動的に上げるための回路であり、前記予め規定された閾値周波数は前記供給電圧の現在のレベルに対応する、請求項１１又は１２に記載のＩＣチップ。
【請求項14】
前記評価を行う前記第３の回路は、前記周期的信号の前記周波数が前記周期的信号の予め規定された閾値周波数未満であることを検出する第３の回路を含み、前記第２の回路は、前記制御信号に応答して前記供給電圧の前記レベルを自動的に下げるための回路であり、前記予め規定された閾値周波数は、前記クロック信号の現在の周波数に対応する、請求項１１乃至１３のいずれか一項に記載のＩＣチップ。
【請求項15】
前記評価を行う前記第３の回路は、前記ＰＬＬ回路における前記制御電圧が該制御電圧の予め規定された閾値レベルよりも高いことを検出する第３の回路を含み、前記第２の回路は、前記制御信号に応答して前記供給電圧の前記レベルを自動的に上げるための回路であり、前記予め規定された閾値レベルは、前記供給電圧の現在のレベルに対応する、請求項１１乃至１３のいずれか一項に記載のＩＣチップ。
【請求項16】
前記第３の回路は、パラメータの閾値レベルに対応する予め規定された基準情報にさらに基づいて前記評価を行い、各閾値レベルが異なるそれぞれの前記供給電圧のレベルを有しており、前記パラメータは、要求されるクロック周波数パラメータ、周期的信号周波数パラメータ、又は制御電圧レベルパラメータのうちの１つを含む、請求項１１乃至１３のいずれか一項に記載のＩＣチップ。
【請求項17】
前記第３の回路は、さらに、オーバークロック方式の１つ又は複数のパラメータにアクセスし、前記１つ又は複数のパラメータに基づいて、前記第１の回路に信号を送って、前記クロック信号の周波数に対する一連のインクリメンタル式増大を行い、前記第２の回路は、前記クロック信号の前記周波数に対する前記一連のインクリメンタル式増大の間に、前記供給電圧の前記レベルを自動的に上げるための回路である、請求項１１乃至１３のいずれか一項に記載のＩＣチップ。
【請求項18】
クロック信号を供給するシステムであって、当該システムは、
第１の集積回路（ＩＣ）チップであって、
周期的信号を受信するように結合された第１の回路と、
該第１の回路の位相ロックループ（ＰＬＬ）回路に供給電圧を供給するように結合された第２の回路であって、前記ＰＬＬ回路は、前記周期的信号と前記供給電圧との両方に基づいてクロック信号を生成する、第２の回路と、
プロセッサのために要求される周波数、前記周期的信号の周波数、又は前記ＰＬＬ回路における制御電圧のレベルのうちの１つの評価を、予め規定された閾値レベルに基づいて行い、前記評価に基づく制御信号を前記第２の回路に自動的に供給する第３の回路と、を含み、前記制御信号に応答して、前記第２の回路は、前記供給電圧のレベルを自動的に変更する、第１のＩＣチップと、
該第１のＩＣチップに前記周期的信号を供給するように結合された第２のＩＣチップと、
前記第１のＩＣチップに結合された表示装置であって、前記クロック信号を使用して通信された信号に基づいて表示を生成する表示装置と、を有する、
システム。
【請求項19】
前記第３の回路は、さらに、オーバークロック方式の１つ又は複数のパラメータにアクセスし、該１つ又は複数のパラメータに基づいて、前記第１の回路に信号を送って、前記クロック信号の周波数に対する一連のインクリメンタル式増大を行い、前記第２の回路は、前記クロック信号の前記周波数に対する前記一連のインクリメンタル式増大の間に、前記供給電圧の前記レベルを自動的に上げるための回路である、請求項１８に記載のシステム。
【請求項20】
前記第１の回路は第１の基準クロック生成回路であり、前記第３の回路は第１の制御回路であり、前記第１のＩＣチップは、
前記第１の基準クロック生成回路から前記クロック信号を受信し、該クロック信号に基づいて第２のクロック信号を生成する第２の基準クロック生成回路と、
該第２の基準クロック生成回路に結合された第２の制御回路であって、前記クロック信号の前記周波数に対する前記一連のインクリメンタル式増大の間に、前記第２の基準クロック生成回路に信号を送って、前記第２のクロック信号の周波数に対する一連のインクリメンタル式変更を行う第２の制御回路と、をさらに含む、請求項１９に記載のシステム。
【請求項21】
クロック信号を供給する方法であって、当該方法は、
集積回路（ＩＣ）チップの第１の回路に周期的信号を供給するステップと、
前記第１の回路の位相ロックループ（ＰＬＬ）回路を用いて、前記周期的信号と供給電圧との両方に基づいてクロック信号を生成するステップと、
該クロック信号を前記ＩＣチップのプロセッサに供給するステップと、
第２の回路を用いて、前記プロセッサのために要求される周波数、前記周期的信号の周波数、又は前記ＰＬＬ回路における制御電圧のレベルのうちの１つの評価を、予め規定された閾値レベルに基づいて行うステップと、
前記評価に基づく制御信号で前記供給電圧を調整するステップであって、前記制御信号に応答して前記供給電圧のレベルを自動的に変更するステップを含む調整するステップと、を含む、
方法。
【請求項22】
前記周期的信号は、外部ソースから前記ＩＣチップに供給されるアナログ信号である、請求項２１に記載の方法。
【請求項23】
前記評価を行うステップは、前記第２の回路が前記要求される周波数が前記クロック信号の閾値周波数よりも高いことを検出することを含み、前記制御信号は前記供給電圧の前記レベルを自動的に上げる、請求項２１又は２２に記載の方法。
【請求項24】
前記ＰＬＬ回路を用いて、前記要求される周波数に従って前記供給電圧の前記レベルを自動的に上げた後に、前記クロック信号の周波数を増大させるステップをさらに含む、請求項２３に記載の方法。
【請求項25】
前記評価を行うステップには、前記周期的信号の前記周波数が前記周期的信号の閾値周波数未満であることを検出する前記第２の回路が含まれ、前記制御信号は、前記供給電圧の前記レベルを自動的に下げる、請求項２１乃至２３のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、概して、集積回路のクロッキング（Clocking：クロック信号生成）に関し、より具体的には、排他的ではないが、基準クロック信号を生成するための回路の自動構成
【背景技術】
【0002】
従来のコンピュータ・アーキテクチャは、中央処理装置（ＣＰＵ）ダイと、１つ又は複数のローカルクロック信号を生成する際に使用するデジタルクロック信号（しばしば「ベースクロック」と呼ばれる）をＣＰＵダイに送信するために結合されるいくつかの外部ソースとを様々に提供する。そのようなＣＰＵダイの１つ又は複数の同期ドメインは、各同期ドメインがそれぞれのローカルクロック信号に基づいて、次に、受信したベースクロック信号に基づいて様々に動作する。
【0003】
ＣＰＵダイの多くの同期ドメインのオーバークロック（overclocking）又はアンダークロック（underclocking）は、ベースクロック信号の周波数を変更することによって効率的に達成することができる。しかしながら、既存のコンピュータ・アーキテクチャのＣＰＵダイは、このタイプのオーバークロック又はアンダークロックを実装するために外部のクロック制御ロジックに依存している。この依存関係は、通常、ＣＰＵダイと外部のクロック制御ロジックとの間のクロック制御シグナリングを有効にするために、追加の導電性コンタクト（例えば、ピン、パッド、ボール等）、相互接続、及び／又は他のリソースを必要とする。さらに、ＣＰＵダイは、多くの場合、ベースクロックの十分に広い範囲の可能な周波数用に設計されていない外部のクロック制御ロジックによって制約される。さらにまた、ベースクロック信号の最大許容周波数は、多くの場合、ベースクロック信号をＣＰＵダイに通信するために使用される相互接続のタイプによって制限される。
【0004】
歴代の集積回路技術が、コンピュータ・アーキテクチャの増大した動作周波数をサポートし続けるので、これらのコンピュータ・アーキテクチャのクロック信号を生成するためのシステムへの漸進的改善に対する需要が高まることが予想される。
【図面の簡単な説明】
【0005】
本発明の様々な実施形態を、添付の図面の図において、限定ではなく、例として示す。
【図1】一実施形態による、集積回路のクロッキングを提供するシステムの要素を示す高レベルの機能ブロック図である。
【図2】一実施形態による、集積回路（ＩＣ）チップを用いてクロックを生成する方法の要素を示すフロー図である。
【図3】対応する実施形態によるクロック信号を生成するためのＩＣチップの要素をそれぞれ示す高レベルの機能ブロック図である。
【図4】対応する実施形態によるクロック信号を生成するためのＩＣチップの要素をそれぞれ示す高レベルの機能ブロック図である。
【図5】対応する実施形態によるクロック信号を生成するためのＩＣチップの要素をそれぞれ示す高レベルの機能ブロック図である。
【図6】対応する実施形態によるクロック信号を生成するためのＩＣチップの要素をそれぞれ示す高レベルの機能ブロック図である。
【図7】対応する実施形態によるクロック信号を生成するためのＩＣチップの要素をそれぞれ示す高レベルの機能ブロック図である。
【図8】一実施形態による、ＩＣチップで交換される通信の要素を示すスイムレーン（swim lane）図である。
【図9】一実施形態によるコンピュータ装置を示す機能ブロック図である。
【図10】一実施形態による、例示的なコンピュータシステムを示す機能ブロック図である。
【発明を実施するための形態】
【0006】
本明細書で議論する集積回路（ＩＣ）チップのプロセッサ及び／又は他のリソースによって使用されるクロック信号のローカル生成を制御するためのＩＣチップの技術及びメカニズムを様々に提供する。ＩＣチップによるクロック信号のそのようなローカル生成は、外部ソースによってＩＣチップに供給される周期的信号に基づき得る。いくつかの実施形態では、ＩＣチップが受信する周期的信号は、（例えば）水晶発振器によって生成されたアナログ信号である。
【0007】
そのようなクロック信号は、従来のクロッキング・アーキテクチャではオフチップからＩＣチップに供給される、あるタイプのデジタルクロック信号（しばしば「ベースクロック信号」と呼ばれる）のものと機能的に類似した「基準クロック」を供給することができる。これらの従来のクロッキング・アーキテクチャと比較して、基準クロック信号のオンチップ生成により、利用可能なクロック周波数の範囲が大幅に広がる。そのようなより広い範囲に対応するために、いくつかのクロック信号を生成するために使用されるオンチップ回路の電力供給に対する自動更新を様々に可能にする。代替的又は追加的に、クロック信号の周波数に対する一連の変更は、予め規定された「周波数クロール（frequency crawl）」方式に従って自動的に実行してもよい。
【0008】
本明細書で使用される場合に、「基準クロック信号」は、ＩＣチップの少なくともいくつかのリソースセットの同期動作を容易にするデジタルクロック信号を指し、基準クロック信号は、周期的信号に基づいてＩＣチップで生成され、その周期的信号は、ＩＣチップに結合された外部ソースによってＩＣチップに供給される。所与のリソースセット（「同期ドメイン」とも呼ばれる）は、基準クロック信号自体で、又は基準クロック信号に基づいて生成される別のクロック信号でクロック（Clocked：クロック信号生成）することができる。例えば、基準クロック信号は、１つ又は複数のロックループ回路（例えば、ＰＬＬ、ＦＬＬ）に提供され得、各ロックループ回路が、それぞれの周波数逓倍を行って、ＩＣチップの対応する同期ドメインのための別のクロック信号を生成する。いくつかの実施形態を、ＩＣチップのプロセッサの動作を可能にするクロック信号のオンチップ生成に関連して説明する。しかしながら、この説明は、ＩＣチップの様々な追加又は代替リソースのいずれかの動作のためのクロック信号のオンチップ生成に適用するように拡張してもよい。本明細書で特に示さない限り、「クロック信号」は、基準クロック信号、あるいはまた、そのような基準クロック信号に基づいて生成される別のクロック信号であってもよい。また、本明細書で特に示さない限り、「周期的信号」は、基準クロック信号、あるいはまた、基準クロック信号のオンチップ生成のためにオフチップリソースによってＩＣチップに供給される信号であってもよい。例えば、周期的信号は、オフチップ・ソースの水晶発振器からのアナログ（例えば、正弦波）信号であり得る。
【0009】
本明細書では、フィードバック信号に基づいてクロック信号を生成するための位相ロックループ（ＰＬＬ）回路に関連して、様々な実施形態の特定の特徴について説明する。そのようなＰＬＬ回路は、クロック信号のサンプリングされたバージョンに周波数分割を適用することによってフィードバック信号を生成する回路（本明細書では「周波数分割回路（分周回路）」と呼ばれる）を含むか、又はこれに結合され得る。あるいはまた、ＰＬＬ回路は、様々な実施形態において、そのような周波数逓倍回路を含み得る。様々な実施形態では、１つ又は複数の追加の周波数分割回路及び／又は周波数逓倍回路を様々に結合して、そのようなＰＬＬ回路の上流又は下流のクロック信号で動作させることができる。いくつかのクロック信号を生成する際に使用するための特定の周波数分割又は周波数逓倍に限定されるものではない。
【0010】
本明細書で説明する技術は、１つ又は複数の電子装置に実装され得る。本明細書で説明する技術を利用し得る電子装置の非限定的な例には、カメラ、携帯電話、コンピュータ端末、デスクトップコンピュータ、電子リーダー、ファクシミリ機、キオスク、ラップトップコンピュータ、ネットブックコンピュータ、ノートブックコンピュータ、インターネット装置、決済端末、携帯情報端末、メディアプレーヤー及び／又はレコーダー、サーバー（例えば、ブレードサーバー、ラックマウントサーバー、それらの組合せ等）、セットトップボックス、スマートフォン、タブレットパーソナルコンピュータ、ウルトラモバイルパーソナルコンピュータ、有線電話、それらの組合せ等、あらゆる種類の移動装置及び／又は固定装置が含まれる。より一般的には、本明細書で説明する技術は、クロック信号を生成するように動作可能な集積回路チップを含む様々な電子装置のいずれかで使用され得る。
【0011】
以下の説明では、本開示の実施形態のより完全な説明を提供するために、多くの詳細が議論される。しかしながら、当業者には、本開示の実施形態をこれらの特定の詳細なしで実施し得ることが明らかであろう。他の例では、本開示の実施形態を不明瞭にさせないために、周知の構造及び装置は、詳細ではなくブロック図の形で示している。
【0012】
なお、実施形態の対応する図面では、信号は線で表されている。いくつかの線は、より多くの構成信号経路を示すために太くされる、及び／又は情報の流れの方向を示すために１つ又は複数の端部に矢印が付いている。そのような指標は、制限することを意図するものではない。むしろ、線は、回路又は論理ユニットの理解をより容易にするために、１つ又は複数の例示的な実施形態に関連して使用される。設計の必要性又は好みによって決定される任意の表現された信号は、実際には、いずれかの方向に進むことができ、且つ任意の適切なタイプの信号方式で実装できる１つ又は複数の信号を含むことができる。
【0013】
明細書全体及び特許請求の範囲において、「接続された」という用語は、中間装置なしで、接続されたものの間の電気的、機械的、又は磁気的接続等の直接的な接続を意味する。「結合された」という用語は、接続されたものの間の直接の電気的、機械的、又は磁気的接続等の直接的な接続又は間接的な接続、或いは１つ又は複数の受動的又は能動的な中間装置を介した間接的な接続を意味する。「回路」又は「モジュール」という用語は、互いに協働して所望の機能を提供するように構成された１つ又は複数の受動的及び／又は能動的なコンポーネントを指し得る。「信号」という用語は、少なくとも１つの電流信号、電圧信号、磁気信号、又はデータ／クロック信号を指し得る。「１つの（a, an）」、及び「その（the）」の意味には、複数の参照が含まれる。「内に（in）」の意味には、「内に（in）」と「上に（on）」が含まれる。
【0014】
用語「装置」は、一般に、その用語の使用の文脈による機器を指し得る。例えば、装置は、層又は構造のスタック、単一の構造又は層、能動素子及び／又は受動素子を有する様々な構造の接続等を指し得る。一般に、装置は、ｘｙｚデカルト座標系のｘｙ方向に沿った平面とｚ方向に沿った高さとを含む三次元構造である。装置の平面は、装置を含む機器の平面であってもよい。
【0015】
「スケーリング」という用語は、一般に、設計（回路図及びレイアウト）をあるプロセス技術から別のプロセス技術に変換し、その後レイアウト面積を縮小することを指す。「スケーリング」という用語は、一般に、同じ技術ノード内のレイアウト及び装置のダウンサイジングも指す。「スケーリング」という用語は、別のパラメータ（例えば、電源レベルに対する信号周波数の調整（例えば、それぞれスローダウン又はスピードアップ、すなわちスケールダウン又はスケールアップ）を指すこともある。
【0016】
「実質的に」、「近い」、「およそ」、「ほぼ」、及び「約」という用語は、一般に、目標値の＋／−１０％以内であることを指す。例えば、それらの使用の明確な文脈で特に明記していない限り、「実質的に等しい」、「ほぼ等しい」、及び「およそ等しい」という用語は、そのように記載されたものの間に偶発的な変化しかないことを意味する。当技術分野では、そのような変化は、典型的に、所定の目標値の＋／−１０％以下である。
【0017】
このように使用される用語は適切な状況下で交換可能であり、本明細書に記載される例えば、本明細書に例示される又は他に記載されるものとは異なる向きで動作できることを理解されたい。
【0018】
特に明示しない限り、共通の対象物を説明するための通常の形容詞「第１」、「第２」、及び「第３」等の使用は、単に、同様の対象物の異なるインスタンスが参照されており、そのように記述された対象物が、時間的、空間的に所与の順序に、ランキングに、又は他の方法にする必要があることを示すことを意図していないことを示す。
【0019】
本開示の目的のために、句「Ａ及び／又はＢ」及び「Ａ又はＢ」は、（Ａ）、（Ｂ）、又は（Ａ及びＢ）を意味する。本開示の目的のために、句「Ａ、Ｂ、及び／又はＣ」は、（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）、又は（Ａ，Ｂ，Ｃ）を意味する。
【0020】
詳細な説明及び特許請求の範囲における「左」、「右」、「前」、「後」、「上」、「下」、「〜の上（over）」、「〜の下（under）」等の用語は、もしあれば、説明の目的で使用されており、必ずしも恒久的な相対位置を説明するものではない。例えば、本明細書で使用される「〜の上（over）」、「〜の下（under）」、「前側」、「後側」、「上」、「下」、及び「〜上（on）」という用語は、そのような物理的な関係が注目される装置内のあるコンポーネント、構造、又は材料の、他の参照されるコンポーネント、構造、又は材料に対する位置相対的を指す。これらの用語は、本明細書では説明の目的でのみ使用され、装置の文脈内で主にｚ軸で使用されるため、装置の向きに関連し得る。こうして、本明細書で提供される図の文脈における第２の材料「の上（over）」の第１の材料は、装置が提供される図の文脈に対して逆さまに向けられる場合に、第２の材料「の下（under）」にもなり得る。材料の文脈で、別の材料の上又はその下に配置されたある材料は、直接的に接触しているか、又は１つ又は複数の介在する材料を有し得る。さらに、２つの材料の間に配置されたある材料は、２つの層と直接的に接触してもよく、或いは１つ又は複数の介在層を有し得る。対照的に、第２の材料の「上（on）」の第１の材料は、その第２の材料と直接的に接触している。同様の区別は、コンポーネントアセンブリの文脈でも行われる。
【0021】
用語「〜の間（between））」は、装置のｚ軸、ｘ軸、又はｙ軸の文脈で使用され得る。他の２つの材料の間にある材料は、これらの材料の一方又は両方と接触しているか、或いは１つ又は複数の介在材料によって他の２つの材料の両方から分離されている可能性がある。したがって、他の２つの材料「の間（between）」にある材料は、他の２つの材料のいずれかに接触しているか、又は介在材料を介して２つの材料の他方に結合されている可能性がある。他の２つの装置の間にある装置は、これらの装置の一方又は両方に直接的な接続されているか、或いは１つ又は複数の介在装置によって他の２つの装置の両方から分離されている可能性がある。
【0022】
この詳細な説明全体及び特許請求の範囲で使用される場合に、「少なくとも１つの」又は「１つ又は複数の」という用語によって結合されたアイテムのリストは、リストされた用語の任意の組合せを意味し得る。例えば、「Ａ，Ｂ，Ｃの少なくとも１つ」という句は、Ａ；Ｂ；Ｃ；Ａ及びＢ；Ａ及びＣ；Ｂ及びＣ；又はＡ、Ｂ、及びＣを意味する。他の図の要素と同じ参照符号（又は名前）を有する図の要素は、説明したのと同様の方法で動作又は機能できるが、それらに限定されないことを指摘しておく。
【0023】
加えて、本開示で議論する組合せ論理及び順序論理の様々な要素は、物理構造（ＡＮＤゲート、ＯＲゲート、又はＸＯＲゲート等）と、以下の議論の論理のブール（Boolean）等価物である論理構造を実装する装置の合成又は他に最適化されたコレクションとの両方に関係し得る。
【0024】
他の図の要素と同じ参照符号（又は名前）を有する図の要素が、説明したのと同様の方法で動作又は機能することができるが、それらに限定されないことを指摘しておく。
【0025】
図１は、一実施形態によるオンチップクロック信号生成を提供するためのシステム１００の特徴を示す。システム１００は、集積回路（ＩＣ）チップが、ＩＣチップの位相ロックループ回路に供給される供給電圧を自動的に調整する機能をサポートする実施形態の一例であり、位相ロックループ回路は、基準クロック信号を生成するために使用される。
【0026】
図１に示されるように、システム１００はＩＣチップ１３０を含み、その第１の回路が、ＩＣチップ１３０に供給される周期的信号（図示の例示的な周期的信号１２０等）を受信するように結合される少なくとも位相ロックループ回路ＰＬＬ１４０を含む。例えば、システム１００のＩＣチップ１３０及び外部信号ソース１１０は、それぞれのハードウェア・インターフェイス１１２、１３２を介して互いに結合され得、例えば、水晶発振器（図示せず）又は信号ソース１１０の他のそのようなコンポーネントは、ＩＣチップ１３０への通信のために周期的信号１２０を生成する。ＩＣチップ１３０の第２の回路（図示の例示的な電圧レギュレータ回路ＶＲ１５０等）が、供給電圧１５２を位相ロックループ回路ＰＬＬ１４０に供給するために結合され得る。そのような実施形態では、ＰＬＬ１４０は、周期的信号１２０と供給電圧１５２との両方に基づいて基準クロック信号ＲＣｌｋ １４２を生成することができる。供給電圧１５２は、少なくとも供給電圧１５２がＰＬＬ１４０の動作に電力を供給する限り、ＲＣｌｋ １４２の生成の基礎となり得、そのような動作は、周期的信号１２０の周波数に少なくとも部分的に基づくＲＣｌｋ １４２の周波数を与える。例えば、ＰＬＬ１４０は、供給電圧１５２を使用して要求される周波数逓倍を促進する（facilitate）電圧制御発振器（ＶＣＯ）を含み得る。代替的又は追加的に、ＲＣｌｋ １４２の周波数を決定することは、ＰＬＬ１４０に結合される（又は、代わりにこれに含まれる）周波数分割回路１４４にフィードバック信号として供給されているＲＣｌｋ １４２にさらに基づくことができる。ＰＬＬ１４０の動作は、例えば、様々な従来の位相ロックループ技術のいずれかから適合された１つ又は複数の他の制御信号（図示せず）にさらに応答し得る。
【0027】
クロック信号ＲＣｌｋ １４２は、ＩＣチップ１３０の様々な１つ又は複数の他のコンポーネントのいずれかに供給することができ、例えば、ＲＣｌｋ １４２は、そのような１つのコンポーネント内及び／又はそのような複数のコンポーネント同士の間に同期ドメインを提供するために使用される。示される例示的な実施形態では、１つ又は複数のプロセッサ（例えば、図示の例示的な１つ又は複数のプロセッサコア１６０を含む）は、ＰＬＬ１４０からＲＣｌｋ １４２を受信するように結合される。代替的に又は追加的に、グラフィック・プロセッサ１６２、メモリ１６４、及び／又は１つ又は複数の他の回路コンポーネントは、ＲＣｌｋ １４２を受信し、これに基づいて様々に動作することができる。いくつかの実施形態では、ＲＣｌｋ １４２は、１つ又は複数の位相ロックループ回路及び／又は周波数ロックループ回路（図示せず）のベースクロックとして追加的に又は代替的に使用され、他のそれぞれのクロック信号を生成するための周波数逓倍を様々に実行する。
【0028】
従来のクロック方式では、システム全体のデジタル「ベース」のクロック信号が、いくつかの外部ソースから相互接続を介してＩＣチップに供給される。そのようなベースクロック信号は、その後、ＩＣチップで基準クロックとして機能することになる。しかしながら、これらの従来の方式は、典型的には、問題のＩＣチップにベース信号を通信するために使用される相互接続によって許容される最大信号周波数に制約される。いくつかの（例えば）基準クロック信号をＩＣチップ１３０でローカルに生成することにより、このタイプの周波数制約がＲＣｌｋ １４２を直接制限するのを様々に回避する。また、いくつかのＰＬＬ１４０が、ＲＣｌｋ １４２の可能な周波数範囲に動的に更新するのを可能にする自動電圧調整機能をサポートすることによりこの利点をさらに有効に利用する。例えば、ＰＬＬ１４０に供給される供給電圧のレベルを更新することにより、そのような可能な周波数範囲を増大又は他に変更することができる。
【0029】
示される例示的な実施形態では、ＩＣチップ１３０の（図示の例示的なコントローラ１７０等の）第３の回路は、所与の時点で、供給電圧１５２のレベルを変更すべきであることを指定又は他に示すことができる制御信号１７４をＶＲ１５０に供給するように結合される。コントローラ１７０は、周期的信号１２０及び供給電圧１５２に基づいて、ＲＣｌｋ １４２の供給の現在の（又は予想される）状態を示す信号１７２を受信し得る。このような状態は、例えば、プロセッサコア１６０（又は、ＲＣｌｋ １４２の他のそのようないくつかのシンク等）によって又は他にプロセッサコア１６０のために（on behalf of）要求される周波数、周期的信号１２０の現在の周波数、又はＰＬＬ１４０における制御電圧のレベルのうちの１つ又は複数を含み得る。１つのそのような実施形態では、ＰＬＬ１４０における制御電圧は、ＰＬＬ１４０のＶＣＯで受信した制御信号の電圧である。信号１７２が、ＩＣチップ１３０の状態を監視及び通信するように動作可能な様々なセンサ、制御回路、及び／又は他の機構（図示せず）のいずれかによって生成され得る。そのような信号１７２の生成は、様々な実施形態の特定の特徴を不明瞭にさせないために本明細書では詳述されない、回路監視技術により適合された動作を含み得る。
【0030】
一実施形態では、コントローラ１７０は、信号１７２によって示される状態が供給電圧１５２のレベルを自動的に変更するための基準を満たすかどうかを判定するための評価を、予め規定された閾値レベルに基づいて行う。評価は、所与のパラメータの閾値レベルに対応するＩＣチップ１３０の状態（例えば、予め規定された基準情報を含む状態）に基づいてもよく、各閾値レベルが異なるそれぞれの供給電圧１５２のレベルを有する。例えば、コントローラ１７０は、そのような予め規定された基準情報を提供することになるメモリ又は他のリソースを含むか、又は他にこれにアクセスすることができる。予め規定された基準情報によって示される閾値パラメータは、例えば、要求されるクロック周波数パラメータ、周期的信号周波数パラメータ、又は制御電圧レベルパラメータのうちの１つを含み得る。
【0031】
例えば、制御信号１７４は、リソース（プロセッサコア１６０等）によって要求された、又はそのリソースのために要求される基準クロック周波数がＲＣｌｋ １４１の予め規定された閾値周波数より大きい、又は代替的に、より小さいかどうかをコントローラ１７０が検出する評価に基づくことができる。そのような実施形態では、検出は、予め規定された閾値周波数と供給電圧１５２の現在のレベルとの対応関係を指定又は他に示す予め規定された基準情報（又は、ＩＣチップ１３０の他の状態）を使用する。例えば、閾値周波数は、供給電圧１５２の現在のレベルを含む電圧レベルの範囲に対応するものとして規定してもよい。
【0032】
代替的又は追加的に、評価は、周期的信号１２０の現在の周波数が周期的信号１２０の予め規定された閾値周波数未満であることをコントローラ１７０が検出することを含むことができ、例えば、予め規定された閾値周波数は、ＲＣｌｋ １４２の現在の周波数に対応するように基準情報（又は、ＩＣチップ１３０の他の情報）によって規定される。代替的又は追加的に、評価は、ＰＬＬ１４０における制御電圧（例えば、ＶＣＯを動作させるための制御信号の電圧）が制御電圧の予め規定された閾値レベルよりも高い（又は、代わりに低い）ことをコントローラ１７０が検出することを含み得る。予め規定された閾値レベルは、供給電圧１５２の現在のレベルに対応するようにＩＣチップ１３０の状態によって規定され得る。このような評価に基づいて、コントローラ１７０は、制御信号１７４で供給電圧１５２を変更すべきであることを自動的に示し得る。制御信号１７４を用いたそのような表示に応答して、ＶＲ１５０は、供給電圧１５２のレベルを上げるか、又は他に変更することができる。
【0033】
図２は、一実施形態による、ＩＣチップにおいてクロック信号を生成する方法２００の特徴を示す。方法２００は、ＩＣチップ（例えば、プロセッサ論理を含む）が供給電圧を自動的に変更する実施形態の一例であり、クロック信号は、供給電圧とＩＣチップに供給される周期的信号との両方に基づいてＩＣチップのＰＬＬ回路で生成される。方法２００は、例えば、ＩＣチップ１３０で実行してもよい。
【0034】
図２に示されるように、方法２００は、（２１０で）ＩＣチップの第１の回路に周期的信号を供給するステップを含むことができ、例えば、第１の回路は、ＰＬＬ１４０（又は、他のそのような位相ロックループ回路）である、又は他にＰＬＬ１４０を含む。周期的信号は、ＩＣチップでこのＩＣチップに結合された外部信号ソースから受信され得る。そのような受信は、ＩＣチップ１３０がハードウェア・インターフェイス１３２の導電性接点（例えば、パッド、ビア構造、はんだ接続等）を介して周期的信号１２０を受信することを含み得る。いくつかの実施形態では、周期的信号は、例えば、信号ソースの水晶発振器で生成される正弦波（又は、他の）アナログ信号である。他の実施形態では、周期的信号は、ＩＣチップの他の回路によって生成され、例えば、周期的信号は、基準クロック信号であるか、又は（例えば）そのような基準クロック信号に基づいて生成される別のクロック信号である。
【0035】
一実施形態では、方法２００は、（２２０で）第１の回路のＰＬＬ回路を用いて、周期的信号とＰＬＬ回路に供給される供給電圧（ＲＥＦに対する供給電圧の影響に関する同じコメント）との両方に基づいて、クロック信号を生成するステップをさらに含む。例えば、方法２００は、ＰＬＬ回路のＶＣＯ回路に供給電圧を供給するＩＣチップの電圧レギュレータ（ＶＲ１５０等）をさらに含み得る。そのような電圧レギュレータは、供給電圧の様々な異なるレベルのいずれかを異なる時間に提供するように動作可能であり得る。
【0036】
方法２００は、（２３０で）ＩＣチップの１つ又は複数の回路コンポーネントにクロック信号を供給するステップをさらに含むことができる。示される例示的な実施形態では、２３０での供給するステップは、クロック信号を少なくともＩＣチップのプロセッサに供給するステップを含む。２３０での供給に基づいて、ＩＣチップの１つ又は複数の同期ドメインを提供することができる。代替的又は追加的に、ＩＣチップの１つ又は複数のバスを介した通信は、基準クロック信号（又は、基準クロック信号に基づいてＩＣチップで生成されるローカルクロック信号）と同期することができる。
【0037】
一実施形態では、方法２００はさらに、（２４０で）第２の回路を用いて、プロセッサのために要求される周波数、周期的信号の周波数、又はＰＬＬ回路における制御電圧のレベルのうちの１つの評価を、予め規定された閾値レベルに基づいて行うステップをさらに含む。そのような評価は、例えば信号１７２に基づいて、及び（いくつかの実施形態では）予め規定された基準情報、又は所与のパラメータの様々な閾値レベルの対応関係を特定するＩＣチップの他の状態に基づいて、コントローラ１７０によって２４０で実行され得、各閾値レベルは、異なるそれぞれの供給電圧のレベルを有する。予め規定された基準情報又はＩＣチップの他のそのような状態は、パラメータの閾値レベルに対応することができ、各閾値レベルが異なるそれぞれの供給電圧のレベルを有する。パラメータは、要求されるクロック周波数パラメータ、周期的信号周波数パラメータ、又は制御電圧レベルパラメータのうちの１つを含み得る。
【0038】
例えば、２４０での評価を行うステップは、プロセッサのために要求される周波数がクロック信号の予め規定された閾値周波数よりも高いことを検出するステップを含み得る。そのような予め規定された閾値周波数は、（例えば）供給電圧の現在のレベルに対応するようにコントローラ１７０で識別することができ、例えば、閾値周波数の超過は、供給電圧の現在のレベルが、プロセッサのために要求される周波数には不十分であるリスク状態にあることを示す。
【0039】
代替的又は追加的に、２４０での評価を行うステップは、（２１０で第１の回路に供給される）周期的信号の周波数が周期的信号の予め規定された閾値周波数未満であることを検出するステップを含み得る。そのような予め規定された閾値周波数は、クロック信号の現在の周波数に対応し得、例えば、閾値周波数を下回る周期的信号は、クロック信号の現在の周波数を考慮すると、供給電圧の現在のレベルが、要求されるクロック信号の周波数を供給するには不十分であるリスク状態にあることを示す。
【0040】
代替的又は追加的に、２４０での評価を行うステップは、ＰＬＬ回路における制御電圧が、制御電圧の予め規定された閾値レベルよりも高いことを検出するステップを含み得る。そのような予め規定された閾値レベルは、供給電圧の現在のレベルに対応し得、例えば、閾値レベルを超える制御電圧は、供給電圧の現在のレベルが、クロック信号の対応する周波数を供給するのに不十分であるリスク状態にあることを示す。
【0041】
方法２００はさらに、（２５０で）２４０で行われた評価に基づいた制御信号で供給電圧を調整するステップを含み得る。２５０での調整は、制御信号に応答して、供給電圧のレベルを自動的に変更するステップを含み得る。例えば、２４０での評価を行うステップは、要求される（例えば、プロセッサのために要求される）クロック信号の周波数が予め規定された閾値周波数よりも高い（又は、代わりに低い）ことを検出するステップを含み得る。そのような実施形態では、２５０での調整するステップは、ＶＲ１５０が供給電圧１５２を増大（又は、代わりに減少）するステップ、及び供給電圧１５２を増大（又は減少）させた状態で、ＰＬＬ１４０が要求される周波数に対するＲＣｌｋ １４２の周波数を増大（又は、代わりに減少）させるステップを含み得る。
【0042】
いくつかの実施形態では、方法２００は、予め規定された方式に従って、ある現在の周波数から目標周波数へのＲＣｌｋ １４２に対する一連のインクリメンタル式変更（incremental changes）を自動的に実行する１つ又は複数の追加の動作（図示せず）をさらに含む。簡潔にするために、そのようなシリーズ（一連）は、本明細書では「周波数クロール」と呼ばれる。限定ではなく例として、方法２００は、（例えば）ＩＣチップによって記憶されるか、又は他にＩＣチップにおいて予め構成されたオーバークロック方式の１つ又は複数のパラメータにアクセスする第２の回路（例えば、コントローラ１７０を含む）をさらに含み得る。１つ又は複数のパラメータは、インクリメンタル式周波数変更（例えば、インクリメンタル式周波数増大）の大きさ、インクリメンタル式周波数変更の持続時間、及びクロック信号の最終的な目標周波数のうちの１つ又は複数を指定することができる。１つ又は複数のパラメータに基づいて、第２の回路は、第１の回路に信号を送って、クロック信号の周波数に対して一連のインクリメンタル式増大（又は、代わりに減少）を行うことができる。
【0043】
いくつかの実施形態では、電圧レギュレータは、クロック信号の周波数に対する一連のインクリメンタル式変更の間に、供給電圧のレベルを自動的に変更する。例えば、２４０での評価を行うステップは、クロック信号の次の周波数（すなわち、予め規定された方式による次の周波数）が電圧供給の現在のレベルに対応する閾値周波数を超えることを検出するステップを含み得る。そのような実施形態では、２５０での調整するステップは、ＰＬＬ回路のＶＣＯ回路を有効にしてクロック信号の次の周波数を促進するように、供給電圧のレベルを上げるステップを含むことができる。
【0044】
図３は、一実施形態による、クロック信号を生成するＩＣチップ３００の特徴を示す。ＩＣチップ３００は、プロセッサを含むチップの回路が供給電圧を自動的に変更するように動作可能である実施形態の一例であり、クロック信号は、供給電圧と周期的信号との両方に基づいてチップのＰＬＬ回路で生成される。ＩＣチップ３００は、例えば、ＩＣチップ１３０の特徴の一部又は全部を含み得、及び／又は方法２００に従って動作し得る。
【0045】
図３に示されるように、ＩＣチップ３００は、例えば、機能的にＰＬＬ１４０に対応する位相ロックループ（ＰＬＬ）回路３１０を含み、このＰＬＬ回路３１０は、周期的信号３０５に基づいてクロック信号３２０を生成するように動作可能である。クロック信号３２０は、基準クロック信号であり得、例えば、ＩＣチップ３００は、オフチップ信号ソースから周期的信号３０５を受信する。あるいはまた、周期的信号３０５は、ＩＣチップ３００で生成された基準クロック信号であってもよく、又はそのような基準クロック信号に基づいて生成されたクロック信号であってもよい。
【0046】
示される例示的な実施形態では、ＰＬＬ回路３１０は、周期的信号３０５及びフィードバック信号３３２を受信する位相周波数検出器ＰＦＤ３１２を含む。これらの２つの信号３０５、３３２間の位相差に基づいて、ＰＦＤ３１２は、対応するアップ又はダウン信号をチャージポンプＣＰ３１４に供給することができる。ＰＬＬ回路３１０の電圧制御発振器（ＶＣＯ）３１８は、ＣＰ３１４によって出力される信号に直接又は間接的に基づく周波数でクロック信号３２０（例えば、ＲＣｌｋ １４２）を生成する。例えば、ＰＦＤ３１２からのアップ信号は、ＣＰ３１４からの出力をもたらし得、それにより、ＶＣＯ３１８が、クロック信号３２０の周波数を増大させる（例えば、ダウン信号は、代わりに、ＶＣＯ３１８が周波数を減少させる結果となる）。
【0047】
いくつかの実施形態では、ＰＬＬ回路３１０は、ＣＰ３１４とＶＣＯ３１８との間にループフィルタＬＦ３１６をさらに含み、例えば、ＬＦ３１６は、ＣＰ３１４の出力から高周波信号成分をフィルタリングして、ＶＣＯ３１８を制御するために使用され得る低周波信号３１７を生成することができる。信号３１７は、ＶＣＯ３１８を動作させるための制御電圧を供給する信号の一例に過ぎない。（例えば）他の実施形態では、ＰＬＬ回路３１０は、ＬＦ３１６を省略し、例えば、信号３１７は、代わりにＶＣＯ３１８によってＣＰ３１４から直接的に受信される。周波数分割回路ＤＩＶ３３０は、ＶＣＯ３１８からフィードバックされるクロック信号３２０のバージョンに周波数逓倍を適用することができ、例えば、ＤＩＶ３３０は、結果として生じるフィードバック信号３３２をＰＦＤ３１２に供給する。
【0048】
ＰＬＬ回路３１０によって生成されるクロック信号３２０の周波数は、最初は変化し得る。しかしながら、結局、ＰＬＬ回路３１０は「ロック」し、クロック信号３２０は、（例えば、周期的信号３０５の周波数及びＤＩＶ３３０によって適用される周波数逓倍率Ｎの値に基づいて）適切な周波数のままである。一実施形態では、ＤＩＶ３３０によって適用される周波数逓倍率Ｎは、クロック信号３２０に要求されるクロック周波数を示す制御信号ＤＭＣ３４０に基づく。制御信号ＤＭＣ３４０は、例えば、信号１７２であってよい。一実施形態では、ＤＭＣ３４０は、ＲＦ信号干渉が特定の周波数範囲にあるクロック信号３２０に起因する可能性があることを検出するＩＣチップ３００のモデム、Ｉ／Ｏスタック、又は他の回路（図示せず）に基づいて周波数を要求する。
【0049】
ＰＬＬ回路３１０の動作は、少なくとも部分的に供給電圧３６２で給電される。例えば、ＩＣチップ３００の電圧レギュレータＶＲ３６０は、レール電圧Ｖｃｃに基づいて供給電圧３６２を生成し、且つ信号３１７の電圧に基づいて、クロック信号３２０の周波数を制御する電力供給機能のためのＶＣＯ３１８（及び、いくつかの実施形態では、ＰＬＬ回路３１０の他のコンポーネント）に供給電圧３６２を供給することができる。
【0050】
３００の動作中に、供給電圧３６２は、ＩＣチップ３００の（実際の又は予想される）状態の指標に応答して更新され得、状態は、ＰＬＬによって供給されているクロック信号３２０に基づくか、又はこれに寄与する。状態は、例えば、ＤＭＣ３４０で要求されるクロック信号３２０の周波数、周期的信号３０５の（実際の又は予想される）周波数、又は信号３１７の電圧を含む１つ又は複数の構成条件を含むことができる。
【0051】
示される例示的な実施形態では、供給電圧３６２は、少なくともクロック信号３２０の要求される周波数に基づいて更新される。例えば、ＩＣチップ３００は、ＤＭＣ３４０を監視し、且つクロック信号３２０の要求される周波数に基づいて、供給電圧３６２のレベルを更新すべきかどうかを決定するように構成される図示される例示的なデコーダ３５０等の回路をさらに含む。所与の時間に、供給電圧３６２の現在のレベルは、供給電圧３６２の現在のレベルを考慮して、クロック信号３２０を、ＶＣＯ３１８がサポートできる対応する最大周波数に制限することができる。代替的に又は追加的に、供給電圧３６２の現在のレベルは、クロック信号３２０の特定の最大利得を与えるようにＶＣＯ３１８を制限し得る。そのような実施形態では、デコーダ３５０は、ＤＭＣ３４０が供給電圧３６２への増大（又は、供給電圧３６２への減少）を必要とする周波数を要求すると決定し得る。要求される周波数に基づいて、デコーダ３５０は、ＶＲ３６０に供給電圧３６２のレベルをそれに応じて更新させる制御信号３５２を供給することができる。制御信号３５２は、ＶＣＯ３１８が要求される周波数をサポートするのに十分な電力を有さない、又は間もなく有さなくなる可能性があるリスクを指定するか、又は他にＶＲ３６０に示すことができる。
【0052】
図４は、別の実施形態による、クロック信号を生成するためのＩＣチップ４００の特徴を示す。ＩＣチップ４００は、チップの回路が周期的信号の周波数に基づいて供給電圧を更新するように動作可能である実施形態の一例であり、クロック信号は、供給電圧と周期的信号との両方に基づいて生成される。ＩＣチップ４００は、例えば、ＩＣチップ１３０、３００のうちの１つの特徴を含み得、及び／又は例えば方法２００に従って動作し得る。
【0053】
図４に示されるように、ＩＣチップ４００は、例えば、（それぞれ）ＶＲ３６０及びＰＬＬ回路３１０に機能的に対応する電圧レギュレータ回路ＶＲ４６０及びＰＬＬ回路４１０を含む。ＰＬＬ回路４１０は、周期的信号４０５に基づいてクロック信号４２０を生成し得る。クロック信号４２０は、基準クロック信号であり得、例えば、ＩＣチップ４００は、オフチップ信号ソースから周期的信号４０５を受信する。あるいはまた、周期的信号４０５は、ＩＣチップ４００で生成された基準クロック信号であってもよく、又はそのような基準クロック信号に基づいて生成されたクロック信号であってもよい。クロック信号４２０は、ＶＲ４６０によってＰＬＬ回路４１０に供給される供給電圧４６２にさらに基づくことができる（例えば、供給電圧４６２は、レール電圧Ｖｃｃに基づいてＶＲ４６０で生成される）。
【0054】
例えば、ＰＬＬ回路４１０は、（例えば、ＰＦＤ３１２、ＣＰ３１４、ＬＦ３１６、及びＶＣＯ３１８に機能的に対応する）位相周波数検出器ＰＦＤ４１２、チャージポンプＣＰ４１４、ループフィルタＬＦ４１６、及び電圧制御発振器ＶＣＯ４１８を含み得る。ＰＬＬ回路４１０に含まれるか又はＰＬＬ回路４１０に結合される周波数分割回路ＤＩＶ４３０は、ＶＣＯ４１８からフィードバックされるクロック信号４２０のバージョンに周波数逓倍を適用することにより、フィードバック信号４３２（例えば、フィードバック信号３３２の特徴を有する）を生成し得る。ＤＩＶ４３０によって適用される周波数逓倍率Ｎは、クロック信号４２０の要求されるクロック周波数を示す制御信号ＤＭＣ４４０に基づくことができる。
【0055】
所与の時間に、（供給電圧４６２の現在のレベルと組み合わせた）周期的信号４０５の現在の周波数は、クロック信号４２０を、ＶＣＯ４１８が供給できる対応する最大周波数に制限することができる。ＰＬＬ回路４１０が以前に要求されたクロック信号４２０の周波数を供給している間に、周期的信号４０５の周波数が減少した場合に、ＶＣＯ４１８が供給できるこの周波数も減少するだろう。次に、これは、クロック信号４２０がＩＣチップ４００のプロセッサ又は他のリソースの動作周波数要件を満たせないリスクを増大させる。代替的又は追加的に、（供給電圧４６２の現在のレベルと組み合わせた）周期的信号４０５の現在の周波数は、クロック信号４２０が、ＶＣＯ４１８が供給しなければならない少なくとも対応する最小周波数を有することを要求し得る。ＰＬＬ回路４１０が以前の要求されたクロック信号４２０の周波数を供給している間に、周期的信号４０５の周波数が増大する場合に、ＶＣＯ４１８が供給しなければならないこの最小周波数も増大するだろう。次に、これは、クロック信号４２０が１つ又は複数の動作周波数要件に違反するリスクを生じさせ得る。そのようなリスクを軽減するために、いくつかの周期的信号４０５の周波数を監視し、この周波数に基づいて供給電圧４６２のレベルを自動的に更新し、こうして、クロック信号４２０の生成におけるＰＬＬ回路４１０の有効な周波数応答を促進する。
【0056】
示される例示的な実施形態では、供給電圧４６２は、少なくとも周期的信号４０５の（実際の又は予想される）周波数に基づいて更新される。例えば、ＩＣチップ４００は、周期的信号４０５を監視し、且つ周期的信号４０５の周波数に基づいて、供給電圧４６２のレベルを更新すべきかどうかを決定するように構成される示される図示の例示的なデコーダ４５０等の回路をさらに含む。検出された周波数に基づいて、デコーダ４５０は、ＶＲ４６０に供給電圧４６２のレベルをそれに応じて更新させる制御信号４５２を供給することができる。制御信号４５２は、周期的信号４０５の検出された周波数を考慮して、ＶＣＯ４１８が要求される周波数をサポートするのに十分な電力を有さない、又は間もなく有さなくなる可能性があるというリスクを指定するか、又は他にＶＲ４６０に示す。
【0057】
図５は、別の実施形態による、クロック信号を生成するためのＩＣチップ５００の特徴を示す。ＩＣチップ５００は、チップの回路がチップのＰＬＬ回路によって使用される制御信号に基づいて供給電圧を更新するように動作可能である実施形態の一例であり、クロック信号は、供給電圧に基づいてＰＬＬ回路で生成される。ＩＣチップ５００は、例えば、ＩＣチップ１３０、３００、４００のうちの１つの特徴を含み得、及び／又は例えば、方法２００に従って動作し得る。
【0058】
図５に示されるように、ＩＣチップ５００は、例えば、（それぞれ）ＶＲ３６０及びＰＬＬ回路３１０に機能的に対応する電圧レギュレータ回路ＶＲ５６０及びＰＬＬ回路５１０（図中の「５１０」を「ＰＬＬ５１０」に置き換える）を含む。ＰＬＬ回路５１０は、周期的信号５０５に基づいてクロック信号５２０を生成し得る。クロック信号５２０は、基準クロック信号であり得、例えば、ＩＣチップ５００は、オフチップ信号ソースから周期的信号５０５を受信する。あるいはまた、周期的信号５０５は、ＩＣチップ５００において生成された基準クロック信号であってもよく、又はそのような基準クロック信号に基づいて生成されたクロック信号であってもよい。
【0059】
例えば、ＰＬＬ回路５１０に含まれるか又はＰＬＬ回路５１０に結合された周波数分割回路ＤＩＶ５３０は、ＰＬＬ回路５１０の電圧制御発振器（図示せず）からフィードバックされるクロック信号５２０のバージョンに周波数逓倍を適用することにより、フィードバック信号５３２（信号３３２等）を生成し得る。ＤＩＶ５３０によって適用される周波数逓倍率Ｎは、クロック信号５２０に要求されるクロック周波数を示す制御信号ＤＭＣ５４０に基づくことができる。
【0060】
クロック信号５２０は、ＶＲ５６０によってＰＬＬ回路５１０に供給される供給電圧５６２（と同じコメント）にさらに基づくことができる（例えば、供給電圧５６２は、レール電圧Ｖｃｃに基づいてＶＲ５６０で生成される）。示される例示的な実施形態では、供給電圧５６２は、少なくともＰＬＬ回路５１０で使用される制御信号に基づいて更新される。例えば、所与の時間に、制御信号５１２（例えば、信号３１７の機能を提供する）が、クロック信号５２０の周波数を制御するために、ＰＬＬ回路５１０のＶＣＯ回路（図示せず）に供給される。このような実施形態では、制御信号５１２は、いくつかの予め規定された基準に従って、供給電圧５６２のレベルを変更する必要があるかどうかを検出するＩＣチップ５００の追加の回路にさらに供給され得る。例えば、そのような追加の回路は、アナログ−デジタル回路ＡＤ５７０及びこれに結合された有限状態マシンＦＳＭ５５０を含み得る。そのような実施形態では、ＡＤ５７０は、制御信号５１２の電圧レベルを指定するデジタルコードを含む信号５７２を出力し得る。信号５７２に応答して、ＦＳＭ５５０は、示された電圧レベルが供給電圧の５６２の現在のレベルに対応する閾値電圧レベルを超えるかどうかを判定し得る。
【0061】
そのような閾値電圧レベルを超える場合に、ＦＳＭ５５０は、ＶＲ５６０に供給電圧５６２のレベルをそれに応じて更新させる制御信号５５２を供給することができる。制御信号５５２は、制御信号５１２の検出されたレベルを考慮して、ＶＣＯ５１８が、その検出されたレベルに対応する周波数をサポートするのに十分な電力を有さない、又は間もなく有さなくなる可能性があるというリスクを指定するか、又は他にＶＲ５６０に示す。
【0062】
図６は、一実施形態による、クロック信号を供給しながら周波数クロールを自動的に実行し得るＩＣチップ６００の特徴を示す。ＩＣチップ６００は、例えば、ＩＣチップ１３０、３００、４００、５００のうちの１つの特徴を含み得る。代替的に又は追加的に、ＩＣチップ６００は、方法２００に従って動作し得る。
【0063】
図６に示されるように、ＩＣチップ６００は、例えば、（それぞれ）ＶＲ３６０、ＰＬＬ回路３１０、及びＤＩＶ３３０に機能的に対応する電圧レギュレータ回路ＶＲ６６０、ＰＬＬ回路６１０、及び周波数分割回路ＤＩＶ６３０を含む。ＰＬＬ回路６１０の動作は、周期的信号６０５に基づいてクロック信号６２０を生成し得る。クロック信号６２０の生成は、ＤＩＶ６３０からのフィードバック信号６３２と、ＶＲ６６０によってＰＬＬ回路６１０に供給される供給電圧６６２とにさらに基づき得る（例えば、供給電圧６６２がレール電圧Ｖｃｃに基づいてＶＲ６６０で生成される）。そのような一実施形態では、ＤＩＶ６３０は、周波数クロールを実施するためのクロック方式を促進する。クロック方式は、フィードバック信号６３２に対して行うべきインクリメンタル式変更、こうして、クロック信号６２０の周波数に対して行うべき対応するインクリメンタル式変更を特定することができる。
【0064】
例えば、ＤＩＶ６３０は、ＤＩＶ３３０がフィードバック信号６３２を生成するために適用することになる周波数逓倍率Ｎの値を示す信号６８０を供給する回路ロジック（図示の例示的な有限状態マシンＦＳＭ６７０等）を含むか、又は他にこれにアクセスすることができる。信号６８０は、ＦＳＭ６７０によって順次更新されて、ある期間に亘ってＮの値を変化させてもよい。例えば、ＩＣチップ６００の動作中に、クロック方式は、図示の例示的な制御信号６７２、６７４、６７６、６７８等の１つ又は複数の制御信号によって、ＦＳＭ６７０に指定する、又は他に示すことができる。そのようなシグナリングは、ＩＣチップ６００のプロセッサ、電力管理コントローラ、又は他のリソース（図示せず）から受信され得る。様々なＦＳＭ６７０に対して所与のクロック方式を特定する特定のエージェントに限定されない。
【0065】
制御信号６７２、６７４、６７６、６７８に基づいて、ＦＳＭ６７０は、特定のクロック方式を実装すべきであることを検出することができ、例えば、ＦＳＭ６７０は、クロック方式の１つ又は複数のパラメータを特定する。そのような１つ又は複数のパラメータは、例えば、インクリメンタル式周波数増大の大きさ、インクリメンタル式周波数増大の持続時間、又は最終的な目標周波数を含み得る。限定ではなく例として、制御信号６７２は、周波数クロールの開始時にクロック信号６２０の周波数ｆ＿ｉｎｉｔをＦＳＭ６７０に示すことができる（例えば、制御信号６７２は、ＤＩＶ６３０によって適用される周波数逓倍率Ｎの対応する初期値を示す。）。そのような実施形態では、制御信号６７４は、周波数クロールの終了時にクロック信号６２０の目標周波数ｆ＿ｔａｒｇをＦＳＭ６７０に示すことができる（例えば、制御信号６７４は、ＤＩＶ６３０によって適用される周波数逓倍率Ｎの対応する最終値を示す。）。代替的又は追加的に、制御信号６７６は、クロック信号６２０の周波数に対するインクリメンタル式変更の大きさΔｆをＦＳＭ６７０に示してもよい（例えば、制御信号６７６は、ＤＩＶ６３０によって適用される周波数逓倍率Ｎに対するインクリメンタル式変更の対応する大きさを示す。）。代替的に又は追加的に、制御信号６７８は、周波数クロール中にクロック信号６２０の所与の周波数ステップの持続時間ΔｔをＦＳＭ６７０に示してもよい。
【0066】
一実施形態では、ＦＳＭ６７０は、ＤＩＶ６３０に信号を送り、クロック信号６２０の周波数が、ある現在の周波数（例えば、ｆ＿ｉｎｉｔ）からある目標周波数（例えば、ｆ＿ｔａｒｇ）まで連続的に増大するオーバークロック方式を実装する。図６は、そのような周波数クロールの一例を示すグラフ６９０も示し、すなわち、グラフ６９０は、時間領域６９４に亘ったクロック周波数６９２に対するインクリメンタル式変更をプロットする。
【0067】
ＩＣチップ６００による周波数クロールの実行は、ＶＲ６６０によって自動的に変更されている供給電圧６６２のレベルを含むか、又は他にその結果となり得る。例えば、ＩＣチップ６００は、信号６８０によって要求される周波数、周期的信号６０５の周波数、又はＰＬＬ６１０のＶＣＯ機能を制御する制御電圧のレベル（図示せず）の１つ又は複数を監視するために結合されるコントローラ６６４（例えば、コントローラ１７０、デコーダ３５０、デコーダ４５０、又はＦＳＭ５５０のコントローラ等の機能を提供する）をさらに含むことができる。このような監視は、例えば、方法２００の２４０で実行される評価を含むか、又はその基礎となり得る。そのような評価の結果に基づいて、コントローラ６６４は、供給電圧６６２を変化させる制御信号をＶＲ６６０に送ることができる。
【0068】
図７は、一実施形態による、クロック信号を供給しながら周波数クロールを自動的に実行し得るＩＣチップ７００の特徴を示す。ＩＣチップ７００は、ＩＣチップ６００のうちの１つの特徴を含み得、例えば、ＩＣチップ７００は、方法２００に従って動作し得る。
【0069】
図７に示されるように、ＩＣチップ７００は、例えば、（それぞれ）ＶＲ６６０、ＰＬＬ回路６１０、ＤＩＶ６３０、及びＦＳＭ６７０に機能的に対応する電圧レギュレータ回路ＶＲ７４０、ＰＬＬ回路７１０、周波数分割回路ＤＩＶ７２０、及び有限状態マシン７２０を含む。ＶＲ７４０は、レール電圧Ｖｃｃに基づいて供給電圧７４２を生成し、ＰＬＬ回路７１０は、供給電圧７４２、ＤＩＶ７１２からのフィードバック信号７２２、及び周期的信号７０５のそれぞれに基づいて、クロック信号７１２を生成する。
【0070】
ＦＳＭ７３０とＤＩＶ７２０との動作は、クロック信号７１２の第１の周波数クロールのための第１のクロック方式（例えば、第１のオーバークロック方式）を促進することができる。例えば、ＦＳＭ７３０は、ＤＩＶ７２０がフィードバック信号７３２を生成するために適用することになる周波数逓倍率Ｎ１をＤＩＶ７２０に示す信号７４４を供給することができる。信号７４４は、ＦＳＭ７３０によって順次更新されて、ある期間に亘ってＮの値を変化させてもよい。示される例示的な実施形態では、ＦＳＭ７３０による信号７４４のそのような更新は、第１のクロック方式の１つ又は複数のパラメータを特定する制御信号７３２、７３４、７３６、７３８（例えば、それぞれ制御信号６７２、６７４、６７６、６７８に機能的に対応する）に基づく。
【0071】
そのような実施形態では、クロック信号７１２は、クロック信号７１２に基づいて１つ又は複数のクロック信号を生成し得るＩＣチップ７００の他のリソースに供給され得る。そのような他のリソースは、１つ又は複数のクロック信号のうちの所与の１つの第２の周波数クロールのための第２のクロック方式（例えば、第１のクロック方式と同時に発生する）をさらに促進することができる。
【0072】
例えば、ＩＣチップ７００は、例えば、（それぞれ）ＶＲ６６０、ＰＬＬ回路６１０、ＤＩＶ６３０、及びＦＳＭ６７０に機能的に対応する電圧レギュレータ回路ＶＲ７８０、ＰＬＬ回路７５０、周波数分割回路ＤＩＶ７６０、及び有限状態マシン７６０をさらに含み得る。ＶＲ７８０は、レール電圧Ｖｃｃに基づいて供給電圧７８２を生成し、ＰＬＬ回路７５０は、供給電圧７８２、ＤＩＶ７５２からのフィードバック信号７６２、及びクロック信号７１２のそれぞれに基づいて、別のクロック信号７５２を生成する。
【0073】
ＦＳＭ７７０とＤＩＶ７６０との動作は、クロック信号７５２の第２の周波数クロールのための第２のクロック方式（例えば、第２のオーバークロック方式、又は、代わりにアンダークロック方式）を促進し得る。例えば、ＦＳＭ７７０は、ＤＩＶ７６０がフィードバック信号７６２を生成するために適用することになる周波数逓倍率Ｎ２をＤＩＶ７６０に示す７８４信号を供給し得る。信号７８４は、ＦＳＭ７７０によって順次更新されて、ある期間に亘ってＮ２の値を変化させてもよい。示される例示的な実施形態では、ＦＳＭ７７０による信号７８４のそのような更新は、第２のクロック方式の１つ又は複数のパラメータを特定する制御信号７７２、７７４、７７６、７７８に基づく。限定ではなく例として、制御信号７７２は、第２の周波数クロールの開始時にクロック信号７５２の初期周波数をＦＳＭ７７０に示すことができ、例えば、制御信号７７４は、第２の周波数クロールの終了時にクロック信号７５２の目標周波数を示す。代替的又は追加的に、制御信号７７６は、クロック信号７５２の周波数に対するインクリメンタル式変更の大きさをＦＳＭ７７０に示してもよく、例えば、制御信号７７８は、第２の周波数クロール中のクロック信号７５２の所与の周波数ステップの持続時間を示す。
【0074】
ＩＣチップ７００による周波数クロールの実行は、ＶＲ７４０で自動的に変化している供給電圧７４２及び／又はＶＲ７８０で自動的に変化している供給電圧７８２を含むか、又は他にその結果となり得る。例えば、ＩＣチップ７００はさらに、信号７４４によって要求される周波数、周期的信号７０５の周波数、又はＰＬＬ７１０のＶＣＯ機能を制御する制御電圧（図示せず）のレベルの１つ又は複数を監視するために結合されるコントローラ７４４（例えば、コントローラ６６４のような機能を提供する）をさらに含み得る。代替的に又は追加的に、コントローラ７４４は、信号７８４によって要求される周波数、信号７１２の周波数、又はＰＬＬ７５０のＶＣＯ機能を制御する制御電圧（図示せず）のレベルの１つ又は複数を監視するように結合され得る。このような監視は、例えば、方法２００の２４０で実行される評価を含むか、又はその基礎となり得る。そのような評価の結果に基づいて、コントローラ７４４は、供給電圧７４２を変化させる制御信号をＶＲ７４０に送ることができる（及び／又は、供給電圧７８２を変化させる制御信号をＶＲ７８０に送ることができる）。
【0075】
それぞれのクロック信号の同時周波数クロールを可能にすることにより（そのようなクロック信号が別のそのようなクロック信号に基づく場合）、様々な異なるクロックドメインの非常に効率的で細かい構成を提供する。限定ではなく例として、クロック信号７５２の第２のクロック方式は、クロック信号７１２の第１のクロック方式からの増大を少なくとも部分的に軽減することができる。
【0076】
図８は、一実施形態によるクロックの周波数を決定するための通信を示すスイムレーン（swim lane）図８００を示す。より具体的には、スイムレーン図８００は、コールドブートアップ（cold boot-up）を実施するためのＩＣチップのリソース同士の間の様々な通信を示し、つまり、リソースは、スイムレーン図８００、プラットフォーム・コントローラ・ハブＰＣＨ８１０、電力管理プロセスＰＭ８１２、クロック管理プロセスＯＣ８１４、クロック制御ロジックＣｐｕＲＣｌｋ８１６、及びメモリサブシステムＭｅｍＳＳ８１８を含む。このような通信は、例えば、ＩＣチップ１３０、３００、４００、５００、６００、７００のうちの１つで実行することができる。
【0077】
図８に示されるように、ＩＣチップのコールドブートは、ＰＣＨ８１０が、ＩＣチップのリソース（例えば、１つ又は複数のプロセッサコアを含むリソース）をウェイクアップさせるメッセージ８２０をＰＭ８１２に送ることを含むことができる。そのようなリソースは、本明細書で説明するように、ＩＣチップが外部ソースから受信する周期的信号に基づいてＣｐｕＲＣｌｋ８１６によってオンチップで生成される基準クロック信号ＲＣｌｋに基づいて動作することができる。ＣｐｕＲＣｌｋ８１６は、方法２００の一部又は全てを実行する機能を提供することができ、例えば、ＣｐｕＲＣｌｋ８１６は、ＰＬＬ１４０、ＶＲ１５０、及びコントローラ１７０の特徴の一部又は全てを有している。
【0078】
一実施形態では、ＲＣｌｋの初期周波数は、メッセージ８２０で指定されるか、或いは、ＰＭ８１２で予め規定されたデフォルト周波数によって決定される。特定の時間（図示の線８２５によって示される）で、コールドブートのＢＩＯＳ動作は、メッセージ８２０に基づいて完了することができる。その後、ＯＣ８１４は、特定の周波数ＲＣｌｋを求める要求８３０をＰＭ８１２に送信できる。要求８３０は、ＩＣチップのある状態がＲＣｌｋのオーバークロック（又は、代わりにそのようなオーバークロックの終わり）を必要とするか、又は他にそのオーバークロックを許可するかどうかを特定する動作（例えば、従来のプロセッサ管理／監視技術から適合させたもの）に基づいてもよい。
【0079】
要求８３０に応答して、ＰＭ８１２は、動作８３２を実行して、ＣｐｕＲＣｌｋ８１６を構成するための１つ又は複数のパラメータを計算し、示されたＲＣｌｋの周波数を供給することができる。限定ではなく例として、そのような１つ又は複数のパラメータは、ＣｐｕＲＣｌｋ８１６のＰＬＬフィードバック回路で適用される周波数逓倍率を含み得る。代替的に又は追加的に、動作８３２は、周波数クロール方式の１つ又は複数のパラメータを特定するためにルックアップ又は他の計算を実行することができ、例えば、１つ又は複数のパラメータは、ＲＣｌｋの目標周波数、ＲＣｌｋに対するインクリメンタル式周波数変更の大きさ、ＲＣｌｋに対するインクリメンタル式周波数変更の持続時間等を含む。
【0080】
動作８３２が成功裏に完了した後に、ＰＭ８１２は、要求８３０の受け入れを確認するメッセージ８３４をＯＣ８１４に通信することができる。さらに、ＰＭ８１２は、ＭｅｍＳＳ８１８の少なくともいくつかのリソースがＲＣｌｋの周波数への変更中に動作するのをブロックするためのメッセージ８３６をＭｅｍＳＳ８１８に通信することができる。次に、ＣｐｕＲＣｌｋ８１６へのメッセージ８３８は、ＲＣｌｋの周波数への１つ又は複数の変更を容易にし得る。例えば、メッセージ８３８は機能的に信号１７２に対応する。ＲＣｌｋへの１つ又は複数の周波数変更が完了した後に、ＰＭ８１２は、メモリリソースの操作のブロックを解除するためのメッセージ８４０をＭｅｍＳＳ８１８に送信できる。
【0081】
図９は、一実施形態によるコンピュータ装置９００を示す。コンピュータ装置９００は、ボード９０２を収容する。ボード９０２は、プロセッサ９０４及び少なくとも１つの通信チップ９０６を含むがこれらに限定されない複数のコンポーネントを含み得る。プロセッサ９０４は、ボード９０２に物理的及び電気的に結合される。いくつかの実施態様では、少なくとも１つの通信チップ９０６も、ボード９０２に物理的及び電気的に結合される。更なる実施態様では、通信チップ９０６は、プロセッサ９０４の一部である。
【0082】
その用途に応じて、コンピュータ装置９００は、ボード９０２に物理的及び電気的に結合してもしなくてもよい他のコンポーネントを含み得る。これらの他のコンポーネントは、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックス・プロセッサ、デジタル信号プロセッサ、暗号化プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーン・ディスプレイ、タッチスクリーン・コントローラ、バッテリ、オーディオ・コーデック、ビデオ・コーデック、電力増幅器、全地球測位システム（ＧＰＳ）装置、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、及び大容量記憶装置（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等）を含むが、これらに限定されるものではない。
【0083】
通信チップ９０６は、コンピュータ装置９００との間のデータ転送のための無線通信を可能にする。「無線」という用語及びその派生語は、非固体媒体を介して変調された電磁放射を使用してデータを通信することができる回路、装置、システム、方法、技術、通信チャネル等を説明するために使用され得る。この用語は、関連する装置がワイヤを含まないことを意味していないが、いくつかの実施形態ではそのワイヤを含まない場合がある。通信チップ９０６は、Ｗｉ‐Ｆｉ（ＩＥＥＥ８０２．１１ファミリー）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリー）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ‐ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ、それらの派生物だけでなく、３Ｇ、４Ｇ、５Ｇ、及びそれ以降として指定される他の無線プロトコルを含むがこれらに限定されない、いくつかの無線規格又はプロトコルのいずれかを実装し得る。コンピュータ装置９００は、複数の通信チップ９０６を含み得る。例えば、第１の通信チップ９０６は、Ｗｉ‐Ｆｉ及びＢｌｕｅｔｏｏｔｈ等の短距離無線通信専用であり得、第２の通信チップ９０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ等の長距離無線通信専用であり得る。
【0084】
コンピュータ装置９００のプロセッサ９０４は、プロセッサ９０４内にパッケージ化された集積回路ダイを含む。用語「プロセッサ」は、レジスタ及び／又はメモリからの電子データを処理してその電子データを他の電子データに変換し、レジスタ及び／又はメモリに保存できる任意の装置又は装置の一部を指し得る。通信チップ９０６も、通信チップ９０６内にパッケージ化された集積回路ダイを含む。
【0085】
様々な実施態様において、コンピュータ装置９００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバー、プリンター、スキャナー、モニター、セットトップボックス、エンターテインメント制御ユニット、デジタルカメラ、携帯音楽プレーヤー、又はデジタルビデオレコーダーであってもよい。更なる実施態様では、コンピュータ装置９００は、データを処理する任意の他の電子装置であってもよい。
【0086】
いくつかの命令を格納した機械可読媒体を含み得るコンピュータプログラム製品又はソフトウェアとして提供され得、その命令を使用してコンピュータシステム（又は、他の電子装置）をプログラムし、一実施形態によるプロセスを実行することができる。機械可読媒体は、マシン（例えば、コンピュータ）によって読み取り可能な形式で情報を格納又は送信するためのあらゆるメカニズムを含む。例えば、機械可読（例えば、コンピュータ可読）媒体は、機械（例えば、コンピュータ）可読記憶媒体（例えば、読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリ装置等）、機械（例えば、コンピュータ）可読伝送媒体（電気信号、光信号、音響信号、他の形式の伝播信号（赤外線信号、デジタル信号等））等を含む。
【0087】
図１０は、マシンに本明細書に記載の方法論のいずれか１つ又は複数を実行させるための命令のセットが実行され得るコンピュータシステム１０００の例示的な形態のマシンの図表現を示す。代替実施形態では、マシンは、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、又はインターネット内の他のマシンに接続（例えば、ネットワーク化）することができる。マシンは、クライアントサーバーネットワーク環境のサーバー又はクライアントマシンの能力で、又はピアツーピア（又は分散）ネットワーク環境のピアマシンとして動作し得る。マシンは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、携帯情報端末（ＰＤＡ）、携帯電話、Ｗｅｂアプライアンス、サーバー、ネットワークルーター、スイッチ又はブリッジ、或いはそのマシンで行われる動作を指定する命令のセット（順次又は他の方法で）を実行できるマシンであり得る。さらに、単一のマシンのみが示されているが、「マシン」という用語は、命令のセット（又は、複数のセット）を個別又は共同で実行して、本明細書で説明する方法論のいずれか１つ又は複数の命令を実行するマシン（例えば、コンピュータ）の集合も含むものとする。
【0088】
例示的なコンピュータシステム１０００は、バス１０３０を介して互いに通信する、プロセッサ１００２、メインメモリ１００４（例えば、読み取り専用メモリ（ＲＯＭ）、フラッシュメモリ、同期ＤＲＡＭ（ＳＤＲＡＭ）又はラムバスＤＲＡＭ（ＲＤＲＡＭ）等のダイナミックランダムアクセスメモリ（ＤＲＡＭ））、スタティックメモリ１００６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）等）、及びセカンダリメモリ１０１８（例えば、データストレージ装置）を含む。
【0089】
プロセッサ１００２は、マイクロプロセッサ、中央処理装置等の１つ又は複数の汎用処理装置を表す。より具体的には、プロセッサ１００２は、複雑命令セットコンピュータ計算（ＣＩＳＣ）マイクロプロセッサ、縮小命令セット計算（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、他の命令セットを実装するプロセッサ、又は命令セットの組合せを実装するプロセッサであり得る。プロセッサ１００２は、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサ等の１つ又は複数の専用処理装置であってもよい。プロセッサ１００２は、本明細書で説明する動作を実行するための処理ロジック１０２６を実行するように構成される。
【0090】
コンピュータシステム１０００は、ネットワークインターフェイス装置１００８をさらに含み得る。コンピュータシステム１０００は、ビデオ表示ユニット１０１０（例えば、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）、又は、陰極線管（ＣＲＴ））、英数字入力装置１０１２（例えば、キーボード）、カーソル制御装置１０１４（例えば、マウス）、及び信号生成装置１０１６（例えば、スピーカ）も含み得る。
【0091】
二次メモリ１０１８は、本明細書で説明する方法論又は機能の１つ又は複数の命令を具体化する１つ又は複数の命令セット（例えば、ソフトウェア１０２２）が格納されるコンピュータアクセス可能な記憶媒体（又は、より具体的にはコンピュータ可読記憶媒体）１０３２を含み得る。ソフトウェア１０２２はまた、コンピュータシステム１０００によるそのソフトウェアの実行中に、メインメモリ１００４内及び／又はプロセッサ１００２内に完全に又は少なくとも部分的に常駐し得、メインメモリ１００４及びプロセッサ１００２はまた、機械可読記憶媒体を構成する。ソフトウェア１０２２はさらに、ネットワークインターフェイス装置１００８を介してネットワーク１０２０上で送信又は受信され得る。
【0092】
例示的な実施形態では、機械アクセス可能な記憶媒体１０３２を単一の媒体として示しているが、「機械可読記憶媒体」という用語は、１つ又は複数の命令セットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連するキャッシュ及びサーバー）を含むと解釈すべきである。「機械可読記憶媒体」という用語はまた、マシンによる実行のための命令のセットを記憶又は符号化することができ、且つマシンに１つ又は複数の実施形態のいずれかを実行させる任意の媒体を含むものとして解釈されるものとする。従って、「機械可読記憶媒体」という用語は、限定ではないが、固体メモリ、並びに光学媒体及び磁気媒体を含むと解釈されるものとする。
【0093】
一実施態様では、集積回路（ＩＣ）チップにおける方法は、ＩＣチップの第１の回路に周期的信号を供給するステップと、第１の回路の位相ロックループ（ＰＬＬ）回路を用いて、周期的信号と、ＰＬＬ回路に供給される供給電圧との両方に基づいてクロック信号を生成するステップと、第２の回路を使用して、プロセッサのために要求される周波数、周期的信号の周波数、又はＰＬＬ回路における制御電圧のレベルのうちの１つを、予め規定された閾値レベルに基づいて評価を行うステップと、評価に基づく制御信号で供給電圧を調整するステップであって、制御信号に応答して供給電圧のレベルを自動的に変更するステップを含む、調整するステップと、を含む。
【0094】
一実施形態では、周期的信号は、外部ソースからＩＣチップに供給されるアナログ信号である。別の実施形態では、評価を行うステップは、プロセッサのために要求される周波数がクロック信号の予め規定された閾値周波数よりも大きいことを検出するステップを含み、予め規定された閾値周波数は供給電圧の現在のレベルに対応する。この方法は、第１の回路を用いて、プロセッサのために要求される周波数に従ってクロック信号の周波数を増大させるステップをさらに含む。別の実施形態では、評価を行うステップは、周期的信号の周波数が周期的信号の予め規定された閾値周波数未満であることを検出するステップを含み、予め規定された閾値周波数はクロック信号の現在の周波数に対応する。別の実施形態では、評価を行うステップは、ＰＬＬ回路における制御電圧が制御電圧の予め規定された閾値レベルよりも大きいことを検出するステップを含み、予め規定された閾値レベルは供給電圧の現在のレベルに対応する。別の実施形態では、評価は、パラメータの閾値レベルに対応する予め規定された基準情報にさらに基づいて実行され、各閾値レベルが異なるそれぞれの供給電圧のレベルを有し、パラメータは、要求されるクロック周波数パラメータ、周期的信号周波数パラメータ、又は制御電圧レベルパラメータのうちの１つを含む。
【0095】
別の実施形態では、方法は、第２の回路を用いて、オーバークロック方式の１つ又は複数のパラメータにアクセスするステップと、１つ又は複数のパラメータに基づいて第１の回路に信号を送り、クロック信号の周波数に対する一連のインクリメンタル式増大を行うステップをさらに含む。別の実施形態では、１つ又は複数のパラメータは、インクリメンタル式周波数増大の大きさ、インクリメンタル式周波数増大の持続時間、又はクロック信号の最終的な目標周波数のうちの１つを指定する。別の実施形態では、この方法は、ＶＲ回路を用いて、クロック信号の周波数に対する一連のインクリメンタル式増大の間に、供給電圧のレベルを自動的に上げるステップをさらに含む。別の実施形態では、第１の回路は第１の基準クロック生成回路であり、第２の回路は第１の制御回路であり、この方法は、クロック信号を第２の基準クロック生成回路に供給するステップと、第２の基準クロック生成回路を用いて、クロック信号に基づいて第２のクロック信号を生成するステップと、クロック信号の周波数に対する一連のインクリメンタル式増大の間に、第２の制御回路に信号を送って、第２のクロック信号の周波数に対する一連のインクリメンタル式変更を行うステップと、をさらに含む。別の実施形態では、オーバークロック方式は、第１のオーバークロック方式であり、第２のクロック信号の周波数に対する一連のインクリメンタル式変更は、第２のオーバークロック方式に基づく。別の実施形態では、第２のオーバークロック方式は、第２のクロック信号の周波数への増大を少なくとも部分的に軽減し、そうでなければこれはクロック信号の周波数に対する一連のインクリメンタル式増大を生じさせる。別の実施形態では、この方法は、クロック信号に基づいてＩＣチップのプロセッサを動作させるステップをさらに含む。
【0096】
本明細書では、基準クロック信号を生成するための技術及びアーキテクチャについて説明している。の説明では、説明の目的で、特定の実施形態の完全な理解を与えるために、多くの特定の詳細が記載されている。しかしながら、当業者には、特定の実施形態がこれらの特定の詳細なしで実施できることが明らかであろう。他の例では、説明が不明瞭になるのを避けるために、構造及び装置はブロック図の形式で示している。
【0097】
本明細書における「一実施形態」又は「実施形態」への言及は、実施形態に関連して説明する特定の特徴、構造、又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。本明細書の様々な場所での「一実施形態では」という句の出現は、必ずしも全てが同じ実施形態を指しているわけではない。
【0098】
本明細書の詳細な説明のいくつかの部分は、コンピュータメモリ内のデータビットに対する操作のアルゴリズム及びシンボル表現に関して提示している。これらのアルゴリズムの説明及び表現は、コンピュータ技術の当業者が自分たちの仕事の内容を他の当業者に最も効果的に伝えるために使用する手段である。アルゴリズムは、ここでは、一般に、所望の結果につながる自己矛盾のない一連のステップであると考えられる。ステップは、物理量の物理的な操作を必要とするものである。通常、必ずというわけではないが、これらの量は、保存、転送、結合、比較、他の操作が可能な電気信号又は磁気信号の形態をとる。これらの信号をビット、値、要素、シンボル、文字、用語、数値等と呼ぶことは、主に一般的な使用の理由から、時々便利であることが証明されている。
【0099】
しかしながら、これら及び同様の用語の全てが、適切な物理量に関連付けられるべきであり、これらの量に適用される単に便利なラベルであることを心に留めておくべきである。本明細書の議論から明白であると特に明記されていない限り、詳細な説明全体を通して、「処理」又は「計算」又は「算出」又は「決定」又は「表示」等の用語を利用する議論は、コンピュータシステムのレジスタ及びメモリ内の物理（電子）量として表されるデータを、コンピュータシステムのメモリ又はレジスタ内（又は他のそのような情報の保存、送信、又は表示装置内）の物理量として同様に表される他のデータに操作及び変換するコンピュータシステム又は類似の電子計算装置のアクション及びプロセスを指す。
【0100】
特定の本明細書の動作を実行するための機器にも関する。この機器は、必要な目的のために特別に構築してもよく、又はコンピュータに格納されたコンピュータプログラムによって選択的にアクティブ化又は再構成される汎用コンピュータを含んでもよい。このようなコンピュータプログラムは、フロッピーディスク、光ディスク、ＣＤ−ＲＯＭ、光磁気ディスク、読み取り専用メモリ（ＲＯＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）等のランダムアクセスメモリ（ＲＡＭ）、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気カード、光カード、又は電子命令を格納するのに適した、コンピュータシステムバスに接続された任意のタイプの媒体を含む任意のタイプのディスク等の、ただしこれらに限定されないコンピュータ可読記憶媒体に格納され得る。
【0101】
本明細書に提示されるアルゴリズム及び表示は、特定のコンピュータ又は他の機器に本質的に関連するものではない。様々な汎用システムは、本明細書の教示に従ってプログラムと共に使用することができ、又は必要な方法ステップを実行するためのより専門的な機器を構築することが好都合であることが判明する場合がある。これらの様々なシステムに必要な構造は、本明細書の説明から明らかになろう。さらに、ある特定のプログラミング言語を参照して説明していない。本明細書で説明するようなそのような実施形態の教示を実施するために、様々なプログラミング言語を使用してもよいことが理解されよう。
【0102】
本明細書に説明したことに加えて、開示された実施形態及びその実施態様に対して、それらの範囲から逸脱することなく様々な修正を行うことができる。従って、本明細書の説明及び例は、限定的な意味ではなく、例示的な意味で解釈すべきである。本発明の範囲は、以下の特許請求の範囲を参照することによってのみ評価すべきである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【国際調査報告】

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.