特表 2021-535704 大電流ドライバのＧａＮを基にしたフェイルセーフシャットダウン

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】特表2021-535704(P2021-535704A)

(43)【公表日】2021年12月16日

(54)【発明の名称】大電流ドライバのＧａＮを基にしたフェイルセーフシャットダウン

(51)【国際特許分類】

   H03K 17/28 20060101AFI20211119BHJP

   H03K 17/687 20060101ALI20211119BHJP

【ＦＩ】

   H03K17/28 J

   H03K17/687 A

【審査請求】未請求

【予備審査請求】未請求

【全頁数】17

(21)【出願番号】特願2021-535484(P2021-535484)

(86)(22)【出願日】2019年8月28日

(85)【翻訳文提出日】2021年4月23日

(86)【国際出願番号】US2019048618

(87)【国際公開番号】WO2020047135

(87)【国際公開日】20200305

(31)【優先権主張番号】62/723,801

(32)【優先日】2018年8月28日

(33)【優先権主張国】US

(31)【優先権主張番号】62/727,111

(32)【優先日】2018年9月5日

(33)【優先権主張国】US

(31)【優先権主張番号】62/727,115

(32)【優先日】2018年9月5日

(33)【優先権主張国】US

(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JO,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT

(71)【出願人】

【識別番号】521085021

【氏名又は名称】エフィシェント・パワー・コンバージョン・コーポレイション

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(72)【発明者】

【氏名】エドワード・リー

(72)【発明者】

【氏名】ラヴィ・アナンス

(72)【発明者】

【氏名】マイケル・チャップマン

【テーマコード（参考）】

5J055

【Ｆターム（参考）】

5J055AX44

5J055AX56

5J055AX66

5J055BX24

5J055BX27

5J055CX22

5J055DX13

5J055DX22

5J055EX07

5J055EY01

5J055EY10

5J055EY21

5J055EZ04

5J055EZ06

5J055EZ10

5J055GX01

(57)【要約】

駆動電流の大きさおよび持続時間に基づいてドライバシャットダウンをトリガするように構成されたドライバシャットダウン回路。第1のGaN FETは、第2のGaN FETおよび入力ノードに接続され、駆動電流に比例した放電電流を生成する。放電電流は、タイマーコンデンサから第1および第2のGaN FETを通して引き出される。第2のGaN FETは、制御信号を受け取って、ドライバパルス間の放電電流の流れを停止する。そのため、プリチャージャー回路がタイマーコンデンサを特定の電圧に再充電することができる。放電電流がタイマーコンデンサを空にし、タイマーコンデンサ上の電圧がトリガ電圧より下に低下するのに応じて、シャットダウン信号発生器がドライバにシャットダウン信号を出力する。

【特許請求の範囲】

【請求項1】

出力ノードに接続されたゲートドライバ回路に緊急シャットダウン信号を提供するためのドライバシャットダウン回路であって、
放電電流を生成するための、入力ノードに接続されたゲート端子、ドレイン端子、およびグランドに接続されたソース端子を有する第1の窒化ガリウム(GaN)電界効果トランジスタ(FET)と、
制御信号に基づいて前記放電電流を許容するまたはブロックするための、前記制御信号を受け取るためのゲート端子、第1のノードに接続されたドレイン端子、前記第1のGaN FETの前記ドレイン端子に接続されたソース端子を有する第2のGaN FETと、
前記放電電流によって放電されるように構成され、前記第1のノードに接続された第1の端子およびグランドに接続された第2の端子を有するタイマーコンデンサと、
前記第1のノードに接続されて、
前記制御信号の反転を受け取り、
予め規定された電圧に前記タイマーコンデンサを充電するように構成される、プリチャージャー回路と、
前記第1のノードおよび前記出力ノードに接続され、前記第1のノードにおける電圧が閾値より下に低下する場合に前記ゲートドライバ回路のための前記緊急シャットダウン信号を生成するための比較器と
を備える、ドライバシャットダウン回路。

【請求項2】

前記プリチャージャー回路が、
第2のノードに接続された電流源と、
前記第2のノードに接続され、
前記第2のノードに接続されたゲート端子、供給電圧に接続されたドレイン端子、および第3のノードに接続されたソース端子を有する第3のGaN FET、ならびに
前記制御信号の前記反転を受け取るように構成されたゲート端子、前記第3のノードに接続されたドレイン端子、およびグランドに接続されたソース端子を有する第4のGaN FET
を備える、出力ステージと、
前記第3のノードに接続されたゲート端子、前記供給電圧に接続されたドレイン端子、および前記第1のノードに接続されたソース端子を有する第5のGaN FETと、
前記第2のノードおよび前記第3のノードに接続され、前記第3のノードにおいて予め規定された電圧を維持するための帰還回路と
を備える、請求項1に記載のドライバシャットダウン回路。

【請求項3】

前記電流源が、前記第2のノードに接続された第1の端子と、前記供給電圧に接続された第2の端子とを有する抵抗器を備える、請求項2に記載のドライバシャットダウン回路。

【請求項4】

前記電流源が、前記供給電圧に接続されたドレイン端子ならびに前記第2のノードに一緒に接続されたゲート端子およびソース端子を有するデプレッションモードGaN FETを備える、請求項2に記載のドライバシャットダウン回路。

【請求項5】

前記プリチャージャー回路が、前記第5のGaN FETの前記ドレイン端子に接続された第1の端子および前記第2のノードに接続された第2の端子を有するさらなる抵抗器をさらに備え、前記抵抗器にわたる電圧が前記第3のGaN FETの閾値電圧より小さいような抵抗値を前記抵抗器が有する、請求項2に記載のドライバシャットダウン回路。

【請求項6】

前記帰還回路が電流ミラーを備える、請求項2に記載のドライバシャットダウン回路。

【請求項7】

前記比較器がインバータを備える、請求項1に記載のドライバシャットダウン回路。

【請求項8】

前記比較器が、
第2のノードに接続された電流源と、
前記第2のノードに接続され、
前記第2のノードに接続されたゲート端子、供給電圧に接続されたドレイン端子、および第3のノードに接続されたソース端子を有する第3のGaN FET、ならびに
前記第1のノードに接続されたゲート端子、前記第3のノードに接続されたドレイン端子、およびグランドに接続されたソース端子を有する第4のGaN FET
を備える、第1の出力ステージと、
前記第2のノードおよび前記第3のノードに接続され、前記第3のノードにおいて予め規定された電圧を維持するための帰還回路と、
前記第1の出力ステージに接続され、
前記第3のノードに接続されたゲート端子、前記供給電圧に接続されたドレイン端子、および前記出力ノードに接続されたソース端子を有する第5のGaN FET、ならびに
前記第1のノードに接続されたゲート端子、前記出力ノードに接続されたドレイン端子、およびグランドに接続されたソース端子を有する第6のGaN FET
を備える、第2の出力ステージと
を備える、請求項1に記載のドライバシャットダウン回路。

【請求項9】

前記電流源が、前記第2のノードに接続された第1の端子と、前記供給電圧に接続された第2の端子とを有する抵抗器を備える、請求項8に記載のドライバシャットダウン回路。

【請求項10】

前記電流源が、前記供給電圧に接続されたドレイン端子ならびに前記第2のノードに一緒に接続されたゲート端子およびソース端子を有するデプレッションモードGaN FETを備える、請求項8に記載のドライバシャットダウン回路。

【請求項11】

前記比較器が、前記第5のGaN FETの前記ドレイン端子に接続された第1の端子および前記第2のノードに接続された第2の端子を有する抵抗器をさらに備え、前記抵抗器にわたる電圧が前記第3のGaN FETの閾値電圧より小さいような抵抗値を前記抵抗器が有する、請求項8に記載のドライバシャットダウン回路。

【請求項12】

前記帰還回路が電流ミラーを備える、請求項8に記載のドライバシャットダウン回路。

【請求項13】

前記ゲートドライバ回路が前記入力ノードにおいて入力電流を受け取るように構成され、
前記入力ノードに接続された蓄積コンデンサと、
前記入力ノード、前記出力ノード、および第2のノードに接続され、
前記制御信号および前記緊急シャットダウン信号を受け取り、
前記制御信号および前記緊急シャットダウン信号に基づいてパワートランジスタを駆動するように構成される、パルスコントローラ回路と
を備え、
前記パワートランジスタが、前記第2のノードに接続されたゲート端子、第2の供給電圧に接続されたドレイン端子、およびグランドに接続されたソース端子を有する第3のGaN FETを備え、前記第2の供給電圧が第1の供給電圧より大きい、請求項1に記載のドライバシャットダウン回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、一般に、エンハンスメントモード窒化ガリウム(GaN)電界効果トランジスタ(FET)を基にしたドライバシャットダウン回路に関し、より詳細には、駆動電流の大きさに基づいて、ドライバシャットダウンをトリガする前の遅延を調節するための、ドライバシャットダウン回路に関する。

【背景技術】

【0002】

大電流ドライバは、いくつかの用途では、数十アンペア(A)程度の非常に大きい電流を吸入または供給する。光検出および測距(ライダー)システム中のレーザドライバなどといったいくつかの大電流ドライバは、安全規定を満たすため、ある種の条件下で自動的にシャットダウンしなければならない。たとえば、目の安全規定を満たすため、ライダードライバは、ドライバが、完全または拡張レーザ活性コマンドサイクル中に行き詰まったときに、ライダードライバを自動的にシャットダウンするためのフェイルセーフシャットダウンシステムを含まなければならない。ライダードライバについてのレーザの目の安全規定は、駆動電流の大きさおよびパルスの持続時間の両方に依存する。したがって、規定は、非常に大きい駆動電流が非常に小さい駆動電流よりも迅速にシャットダウンをトリガしなければならないことを要求する。

【0003】

典型的なフェイルセーフシャットダウン回路は、シャットダウンをトリガする前の遅延を制御するためにコンデンサ、抵抗器、またはインダクタに関連する時定数を使用する。図1は、コンデンサおよび抵抗器に基づいた従来型シャットダウン回路の概略図である。シャットダウン(SD)回路100は、コンデンサ115、抵抗器120、およびバッファ125を含む。制御信号CTL105が入力ノードに印可され、コンデンサ115および抵抗器120は、CTL105を微分して、それをパルスエッジへと変換し、パルスエッジは、シャットダウン信号130としてバッファ125から出力される。シャットダウン信号130のパルス幅は、CTL105の立上り時間およびRC時定数に依存する。

【0004】

不都合なことに、CTL105が一定値を維持するとシャットダウン信号130の振幅が減衰し、このことによって、シャットダウン信号130を受け取るドライバが、ターンオフとターンオンとの間の閾値近くのノイズからシャットダウン信号130を分離するのが困難になる。さらに、CTL105中の異なるパルス周波数に対応するためにRC時定数を変えるのが困難であり、小さい駆動電流と同時に非常に大きい駆動電流がドライバのシャットダウンをトリガする。

【0005】

図2は、p型電流ミラーまたはデプレッションモードトランジスタがコンデンサを充電するのに基づいた従来型シャットダウン回路の概略図である。SD回路200は、基準電流源220、電流ミラー225、コンデンサ245、トランジスタ250、およびバッファ255を含む。基準電流源220は、コンデンサ245のための充電電流I_CHGを生成するために電流ミラー225によってミラー動作される基準電流I_REFを生成する。いくつかの実装では、基準電流源220および電流ミラー225の代わりに、電流源として働くデプレッションモードトランジスタが使用される。コンデンサ245がトリガ電圧V_TRIGに充電されるのに応じて、バッファ255がシャットダウン信号260を出力する。

【0006】

不都合なことに、シャットダウン信号260が出力される前の遅延は、関連するドライバ回路によって出力される駆動電流の大きさにかかわらず一定である。さらに、電流ミラー225中のトランジスタ230および235、またはその代わりに使用されるデプレッションモードトランジスタは、単一の集積回路中にシャットダウン回路200を実装するために、小さい絶対値の閾値電圧V_Thを有さなければならない。現在、P型トランジスタは、GaN FETとして実装することができず、そのために電流ミラー225は、代わりにシリコンを基にしたトランジスタを使用して実装しなければならず、シリコンを基にしたトランジスタは、GaN FETよりはるかにゆっくり切り替わり、GaN FETほど大きい電圧および電流に耐えることができない。

【発明の概要】

【課題を解決するための手段】

【0007】

本発明は、駆動電流の大きさに基づいて、シャットダウンをトリガする前の遅延を調節することが可能なドライバシャットダウン回路を設けることによって、上で議論した従来型フェイルセーフシャットダウン回路の欠点に対処する。本発明のドライバシャットダウン回路は、その関連するドライバ回路と一緒にモノリシックに集積化することができる。

【0008】

本発明は、本明細書に記載されるように、第1のGaN FET、第2のGaN FET、プリチャージャー回路、タイマーコンデンサ、およびシャットダウン信号生成器を備える。第1のGaN FETは、入力ノードに接続された第1のゲート端子、第1のドレイン端子、および第1のソース端子を有する。第2のGaN FETは、制御信号を受け取るように構成された第2のゲート端子、第1のノードに接続された第2のドレイン端子、および第1のドレイン端子に接続された第2のソース端子を有する。タイマーコンデンサは、第1のノードおよびグランドに接続される。第1のGaN FETは、駆動電流に比例し、タイマーコンデンサから引き出される放電電流を生成する。駆動電流が生成されていないことを制御信号が示すとき、第2のGaN FETは、放電電流の流れを止める。

【0009】

プリチャージャー回路は第1のノードに接続されて制御信号を受け取るように構成される。ドライバが活性である間にタイマーコンデンサが放電されるにもかかわらず、ドライバが不活性である間にタイマーコンデンサを所望の電圧レベルに再充電するのに十分な時間をプリチャージャー回路が有する。シャットダウン信号発生器は第1のノードに接続され、第1のノードにおける電圧がシャットダウン信号発生器のトリガ電圧より下に低下することに応じて、出力ノードにシャットダウン信号を出力する。

【0010】

実装の様々な新規の詳細および要素の組合せを含む、本明細書に記載される上記および他の好ましい特徴は、ここで、添付図面を参照してより詳細に記載され、請求項に指摘されることになる。具体的な方法および装置は例としてのみ示されており、特許請求の制限としてではないことを理解するべきである。当業者には理解されるように、本明細書の教示の原理および特徴は、特許請求の範囲から逸脱することなく様々な多数の実施形態で採用することができる。

【0011】

本開示の特徴、目的、および利点は、同様の参照記号が全体を通して対応して特定する図面と一緒に考えると、下に記載される詳細な説明からより明らかとなろう。

【図面の簡単な説明】

【0012】

【図1】コンデンサおよび抵抗器に基づいた従来型シャットダウン回路の概略図である。

【図2】p型電流ミラーまたはデプレッションモードトランジスタがコンデンサを充電するのに基づいた従来型シャットダウン回路の概略図である。

【図3】本発明による、フェイルセーフシャットダウンコントローラと組み合わせて使用する調節可能電流ドライバ回路を図示する図である。

【図4】図3に示される調節可能電流ドライバ回路のための本発明による、シャットダウンコントローラを図示する図である。

【図5】図4に示されるシャットダウンコントローラのための本発明による、プリチャージャー回路を図示する図である。

【図6】図4に示されるシャットダウンコントローラのための本発明による、比較器を図示する図である。

【図7】本発明による、図4に示されるシャットダウンコントローラ、図5に示されるプリチャージャー回路、および図6に示されるシャットダウン信号発生器を含む調節可能電流ドライバ回路を図示する図である。

【発明を実施するための形態】

【0013】

以下の詳細な説明では、いくつかの実施形態へ参照が行われる。これらの実施形態は、当業者が実施形態を実行することが可能になるよう十分詳細に記載される。他の実施形態を採用することができ、様々な構造的、論理的、および電気的変更を行うことができるということが理解されるべきである。以下の詳細な説明に開示される特徴の組合せは、最も広い意味で、教示を実行するために必要があるわけではない場合があり、その代わりに、単に、本教示の特に代表的な例を記載するために教示されている。

【0014】

図3は、本発明による、フェイルセーフシャットダウン回路と組み合わせて使用する調節可能電流ドライバ回路300を図示する。調節可能電流ドライバ回路300は電流ミラー320、コンデンサ350、パルスコントローラ370、および駆動トランジスタ395を含む。電流ミラー320は基準電流I_REFを受け取って、コンデンサ350のための充電電流I_CHGを出力する。電流ミラー320は、グランド310へ、ノード355においてコンデンサ350およびパルスコントローラ370へ、ならびに、供給電圧V_ddを提供する供給電圧源315Bへと接続される。コンデンサ350は、グランド310にさらに接続される。電流ミラー320は、トランジスタ325、330、335、および340を含む。パルスコントローラ370は、ゲートドライバ374、インバータ378、ならびにトランジスタ380および385を含む。電流ミラー320中のトランジスタ325、330、335、および340、パルスコントローラ370中のトランジスタ380および385、ならびに駆動トランジスタ395は、好ましくは、単一の半導体ダイ上にモノリシックに集積化される、エンハンスメントモードGaN FET半導体デバイスである。調節可能電流ドライバ回路300中の構成要素は、グランド310に接続されると記載されているが、他の実装では、代わりにフローティングノードに接続される。

【0015】

電流ミラー320は、I_REFに基づいて供給電圧源315BからI_CHGを引き出し、I_CHGがコンデンサ350を所望の電圧に充電する。その電圧は、駆動トランジスタ395のゲート端子に印可されることになる。I_REFの値への変化は、I_CHGの値およびコンデンサ350にわたる電圧の変化をもたらす。所与のI_REFについてのコンデンサ350にわたる電圧は、温度、供給電圧、回路インピーダンス、およびプロセス変動におけるばらつきに応じて変わる。そのことによって、温度、供給電圧、回路インピーダンス、およびプロセス変動におけるばらつきにかかわらず、駆動電流I_DRVは、確実に常にI_REFのスケーリングされた値となる。コンデンサ350の容量は、駆動トランジスタ395の入力容量C_ISSよりはるかに大きい。この例では、電流ミラー320は、基準電流I_REFを受け取って、供給電圧源315Bから充電電流I_CHGを生成し、調節可能電流ドライバ回路300のために利用可能な供給電圧V_ddを制御する。他の実装では、基準電流I_REFは、ノード355に直接印可され、コンデンサ350を直接充電する。

【0016】

駆動トランジスタ395を介して特定の値のI_DRVを生成するためのゲート電圧は、供給電圧源からではなく、むしろコンデンサ350上に蓄積された電荷から引き出される。このことによって、供給電圧源からほぼ瞬間的に電流を引き出すことによる供給電圧のスパイク現象が大きく減る。供給電圧のスパイク現象が減ることによって、他のプリドライバ回路中の抵抗性および誘導性ノイズのスパイクが同様に減少する。駆動トランジスタ395が閉スイッチとして働く間にコンデンサ350から放電されるエネルギーは、駆動トランジスタ395が開スイッチとして働く間にI_CHGによって補充される。I_CHGはI_REFと同じ程度の大きさであり、I_CHGの大きさが非常に小さいにもかかわらず、トランジスタ395のパルス間にコンデンサ350を再充電するのに十分である。I_REFは、はるかに大きい供給電圧源315Aから引き出されるはるかに大きい駆動電流I_DRVと比較して、大いにスケールダウンされており、このことは、駆動トランジスタ395と比較した電流ミラー320中のトランジスタの相対的なサイズに基づいて達成される。たとえば、トランジスタ335および340はほぼ同じサイズであり、駆動トランジスタ395は、トランジスタ335および340のサイズのほぼ30,000倍である。30Aに等しいI_DRVは、ほんの1mAのI_REFで達成される。I_REFの大きさを変えることによって、I_DRVの大きさが比例して変わる。

【0017】

パルスコントローラ370は、ノード355と、ノード390において駆動トランジスタ395のゲート端子とに接続され、制御信号CTL305およびシャットダウン(SD)タイマー360からのシャットダウン信号365を受け取る。駆動トランジスタ395がオンになりI_DRVが生成されるべきであるとCTL305が示すとき、トランジスタ385は開スイッチとして働き、駆動トランジスタ395のゲート端子をグランド310から切断する。トランジスタ380は、閉スイッチとして働き、ノード355においてトランジスタ395のゲート端子をコンデンサ350に接続する。コンデンサ350上に蓄積された電荷が駆動トランジスタ395のゲート端子上の電圧をV_Thより上に増加させ、駆動トランジスタ395をオンにして、I_DRVを生成させる。駆動トランジスタ395がオフになるべきであるとCTL305またはシャットダウン信号365が示すとき、トランジスタ380は開スイッチとして働き、駆動トランジスタ395のゲート端子をコンデンサ350から切断する。トランジスタ385が閉スイッチとして働いて、駆動トランジスタ395のゲート端子をグランド310に接続し、駆動トランジスタ395のゲート電圧を迅速にグランドへと減少させる。

【0018】

駆動トランジスタ395のドレイン端子は、第2の供給電圧源315Aに接続され、第2の供給電圧源315Aは、供給電圧源315BからのV_ddよりはるかに高い供給電圧V_HVを提供する。I_DRVは、第2の供給電圧源315Aから引き出される。SDタイマー360は、I_REFおよび対応するI_DRVの大きさに基づいて駆動トランジスタ395をオフにするための安全上の特徴として、ノード355およびグランド310に接続されてCTL305を受け取る。I_DRVの大きさが大きいことをI_REFが示す場合、SDタイマー360は、ほんの短い遅延の後で、パルスコントローラ370が駆動トランジスタ395をオフにするシャットダウン信号365を生成する。I_DRVの大きさが小さいことをI_REFが示す場合、SDタイマー360は、長い遅延の後で、パルスコントローラ370が駆動トランジスタ395をオフにするシャットダウン信号365を生成する。こうして、SDタイマー360は、駆動電流I_DRVの大きさに依存するが、駆動電流I_DRVの大きさにかかわらず、放出される全エネルギーがユーザが規定した閾値を超えないことを確実にする、シャットダウン信号365を生成する前の可変遅延を設ける。

【0019】

ライダーシステムの部分としての調節可能電流ドライバ回路300の例示的な実装では、I_REFの大きさを変えることによって、I_DRVの大きさ、およびI_DRVによって駆動されるレーザダイオードによって放出される光の対応する強度が比例して変わる。こうして、ライダーシステムは、それが撮像する範囲の距離および環境条件に基づいて光の強度を注意深く制御することができる。I_DRVは、同様に、ライダーシステムが環境を撮像するとき、環境条件の変化に対応するために動的に調節することができる。I_DRVの動的な調節によって、ライダーシステムが、飛行時間撮像プロセスを実施するために、異なる距離で調節すること、異なる環境およびプロセス条件にわたって一定の光強度を維持すること、および/または経時的に光強度を変調することが可能になる。

【0020】

図4は、図3に示される調節可能電流ドライバ回路300のための本発明による、シャットダウンタイマーを図示する。SDタイマー400は、図3中にブロック図形式で示されるSDタイマー360として使用することができ、トランジスタ410および415、プリチャージャー回路430、タイマーコンデンサ440、ならびに比較器450を含む。トランジスタ410および415は、好ましくはエンハンスメントモードGaN FET半導体デバイスであって、SDタイマー400の他の構成要素と一緒に単一の半導体ダイ上にモノリシックに集積化される。トランジスタ410のゲート端子はノード355に接続され、トランジスタ410のソース端子はグランド310に接続される。トランジスタ410のドレイン端子は、トランジスタ415のソース端子に接続される。トランジスタ415のゲート端子はCTL305を受け取る。トランジスタ415のドレイン端子は、プリチャージャー回路430、タイマーコンデンサ440、および比較器450にノード420において接続される。

【0021】

トランジスタ410は、電流ミラー320のさらなる出力として働いて、I_REFに比例する放電電流I_DISを生成する。放電電流I_DISは、タイマーコンデンサ440から引き出される。I_DRVの大きさが大きいことをI_REFが示すのに応じて、I_DISがより大きくなり、タイマーコンデンサ440からのノード420上の電圧を迅速に比較器450についての閾値電圧より低く減らすことによって、ほんの短い遅延の後でパルスコントローラ370のためのシャットダウン信号365を比較器450に生成させる。I_DRVの大きさが小さいことをI_REFが示すのに応じて、I_DISは、タイマーコンデンサ440からのノード420上の電圧を比較器450についての閾値電圧より低くゆっくり減らすことによって、長い遅延の後でパルスコントローラ370のためのシャットダウン信号365を比較器450に生成させる。

【0022】

いくつかの実施形態では、電流ミラー320中のトランジスタ325、330、335、および340に対してトランジスタ410のサイズが使用されて、I_REFと比較してI_DISをスケーリングする。いくつかの実施形態では、複数のトランジスタ410A〜Nを並列に接続して、I_REFがノード355に直接印可されるときなどといった特定の用途のため、ベースラインシャットダウン遅延を設定することができる。駆動トランジスタ395がオフされるべきであり、I_DRVが流れないことをCTL305が示すとき、トランジスタ415はI_DISの流れを止めて、プリチャージャー回路430がタイマーコンデンサ440を再充電するのを可能にする。

【0023】

プリチャージャー回路430は、SDタイマー400が駆動トランジスタ395のシャットダウンをトリガする前の遅延に影響を及ぼすタイマーコンデンサ440上に蓄積される電荷を決定する。タイマーコンデンサ440にわたる電圧は、V_Thの倍数にスケーリングされ、温度、供給電圧、回路インピーダンス、およびプロセス変動に起因するV_Thの変化をミラー動作して、所与のI_REFについてのI_DISが一定を維持するのを確実にする。タイマーコンデンサ440がドライバ回路の活性期間中に放電されるにもかかわらず、プリチャージャー回路430は、ドライバがオフの間に、タイマーコンデンサ440を一貫した電圧に再充電する。I_DISがトランジスタ415および410を通してタイマーコンデンサ440を放電すると、プリチャージャー回路430は、駆動トランジスタ395がオンされるべきであることを示すCTL305に応じて、「保持」状態に入る。タイマーコンデンサ440にわたるノード420における電圧が、比較器450についての閾値電圧より下に低下すると、比較器450は、パルスコントローラ370にシャットダウン信号365を出力し、駆動トランジスタ395をシャットオフさせる。いくつかの実施形態では、比較器450はインバータである。

【0024】

I_DISは、I_REFおよび対応するI_DRVに比例する。より大きいI_REFおよび対応するより大きいI_DRVに応じて、I_DISがタイマーコンデンサ440をより迅速に空にし、ノード420上の電圧が比較器450についての閾値電圧より下により迅速に低下する。より小さいI_REFおよび対応するより小さいI_DRVに応じて、I_DISがタイマーコンデンサ440をよりゆっくり空にし、ノード420上の電圧が比較器450についての閾値電圧より下によりゆっくり低下する。こうして、SDタイマー400は、I_DRVの大きさに基づいて、調節可能電流ドライバ300のシャットダウンをトリガする前の遅延を調節することが可能である。

【0025】

図5は、図4に示されるフェイルセーフSDタイマー400のための本発明による、シャットダウンプリチャージャー回路を図示する。プリチャージャー回路500は、図4中にブロック図形式で示されるプリチャージャー回路430として使用することができ、ドライバシャットダウンがトリガされる前の時間の量を制御するために使用される。プリチャージャー回路500は、タイマーコンデンサ440を充電するために使用される、出力ノード420上の電圧を注意深く制御することが可能である。タイマーコンデンサ440が異なるパルス期間中に異なる量だけ放電されるにもかかわらず、タイマーコンデンサが比較器450についての閾値電圧より下に放電される前の遅延がI_DISおよびI_REFだけに依存するように、プリチャージャー回路500は、タイマーコンデンサ440を一貫した電圧に再充電する。

【0026】

プリチャージャー回路500は、トランジスタ520および570、抵抗器525および535、帰還回路540、ならびに出力ステージ560を含む。帰還回路540は、トランジスタ542、544、および546を含み、出力ステージ560は、トランジスタ564および568を含む。トランジスタ520、542、544、546、564、568、および570は、好ましくは、単一の半導体ダイ上にプリチャージャー回路500および関連するSDタイマー400の他の構成要素と一緒にモノリシックに集積化される、エンハンスメントモードGaN FET半導体デバイスである。

【0027】

トランジスタ520のゲート端子はインバータ505からCTL305の反転を受け取り、トランジスタ520のソース端子はグランド310に接続される。トランジスタ520のドレイン端子は抵抗器525に接続され、抵抗器525はさらにノード530に接続される。CTL305の反転が論理ハイであることに応じて、抵抗器525にわたる電圧降下が出力ステージ560中のトランジスタ568のV_Thより小さいように抵抗器525が選択されて、トランジスタ568をオフに保つ。いくつかの実施形態では、抵抗器525が省略され、より大きい寄生電流が経験される。抵抗器535は、ノード530に接続されて、供給電圧V_ddを提供する供給電圧源515に接続される。他の実装形態では、抵抗器535は、電流源として働く、デプレッションモードトランジスタによって置き換えることができる。

【0028】

出力ステージ560では、トランジスタ564のゲート端子がCTL305の反転を受け取り、トランジスタ564のソース端子がグランド310に接続される。トランジスタ564のドレイン端子は、ノード555において、トランジスタ568のソース端子およびトランジスタ570のゲート端子に接続される。トランジスタ568のドレイン端子は、供給電圧源515に接続される。トランジスタ568は、活性プルアップFETであり、トランジスタ570よりも小さい。トランジスタ568はより小さいため、定電流負荷または抵抗性負荷よりも、少ない駆動電流を消費しより迅速にオンになる。さらに、抵抗器535は、シャットダウンプリチャージャー回路500を通した静電流を減少させるためにより大きくすることができる。トランジスタ570のドレイン端子は供給電圧源515に接続され、トランジスタ570のソース端子は出力ノード420に接続される。

【0029】

帰還回路540はノード530および555に接続され、ノード555上の電圧を制御するように構成される。ノード555上の電圧が予め規定された範囲を超えるのに応じて、帰還回路540は、帰還電流I_F550を生成して、抵抗器535にわたって電圧降下を引き起こし、トランジスタ568のゲート電圧を低下させる。結果として、トランジスタ568のソース端子上の電圧およびトランジスタ570のゲート電圧が、予め規定された範囲内に低下する。トランジスタ570は、出力ノード420におけるトランジスタ570のソース端子上の電圧、そしてさらには、出力ノード420に接続されたタイマーコンデンサ440に蓄積されたエネルギーを低下させる。

【0030】

帰還回路540は、トランジスタ542、544、および546からなる単純な電流ミラーを備える。トランジスタ544のドレイン端子とゲート端子、およびトランジスタ542のゲート端子がノード555において一緒に接続される。トランジスタ544のソース端子とトランジスタ542のソース端子は一緒に接続され、かつトランジスタ546のドレイン端子およびゲート端子に接続される。トランジスタ546のソース端子はグランド310に接続され、トランジスタ546はダイオードとして構成される。トランジスタ542のドレイン端子はノード530に接続される。

【0031】

帰還回路540がノード555上で維持する電圧は、トランジスタ542および544の単純な電流ミラーの下にダイオードとして構成されるさらなるトランジスタを追加することによって調節される。ダイオードとして構成される1つのトランジスタ546を含む帰還回路540にとって、所望の電圧は、トランジスタ544および546の閾値電圧V_Thおよびオーバドライブ電圧V_OVに等しい。トランジスタ542および544に接続されたトランジスタとして構成されるN個のダイオードにとって、所望の電圧は、(N+1)(V_Th+V_OV)に等しい。2つの電流、すなわち、トランジスタ542を通る電流およびトランジスタ544を通る電流が、トランジスタ546をV_Thより上に充電する。

【0032】

プリチャージャー回路500は、帰還回路540を出力ノード420から分離するための出力ステージ560を含む。トランジスタ568はソースフォロワとして働いて、トランジスタ544が耐えなければならない電流を減少させ、そのサイズおよび帰還回路540を通る静電流をやはり減少させる。タイマーコンデンサ440のような容量性負荷では、所望の電圧である出力ノード420上の電圧に応じて、トランジスタ570がオフになって開スイッチとして働き、出力ノード420およびタイマーコンデンサ440を供給電圧源515から切断し、それらをV_dd中のノイズから分離する。

【0033】

CTL305の反転が論理ハイであることに応じて、トランジスタ520および564が閉スイッチとして働き、それぞれ、ノード530および555をグランド310に接続する。ノード555上の電圧がグランドへと迅速に減少し、トランジスタ570をオフにして、出力ノード420から供給電圧源515を切断する。ノード530上の電圧が同様にグランドへと迅速に減少し、トランジスタ568をオフにする。電流は、抵抗器535および525だけを通して流れる。抵抗器535および525は、CTL305の反転が論理ハイであることに応じて電流の流れを減少させ、プリチャージャー回路500の電力消費を減少させるように選択された抵抗値を有する。

【0034】

CTL305の反転が論理ローであることに応じて、トランジスタ520および564が開スイッチとして働き、それぞれ、ノード530および555をグランド310から切断する。ノード530上の電圧は、トランジスタ568の閾値電圧V_Thより上に増加して、トランジスタ568をオンにする。トランジスタ568は閉スイッチとして働いて、供給電圧源515をノード555に接続する。ノード555上の電圧が増加してトランジスタ570をオンにし、このことによって、供給電圧源515が出力ノード420に接続される。帰還回路540は、トランジスタ570のゲート電圧、および結果として得られる出力ノード420上の電圧を制御する。出力ノード420およびタイマーコンデンサ440上に特定の電圧V_SETを設定するために、帰還回路540は、ノード555上にV_SET+V_Thに等しい電圧を維持するように構成される。

【0035】

図6は、図4に示されるフェイルセーフSDタイマー400のための本発明による、比較器600を図示する。比較器600は、図4中にブロック図形式で示される比較器450として使用することができ、パルスコントローラ370にシャットダウン信号365を出力するために使用して、調節可能電流ドライバ回路300のシャットダウンをトリガする。比較器600は、図5に示されるSDプリチャージャー回路500と同様であるが、トランジスタ570の代わりに第2の出力ステージ670を含む。第2の出力ステージ670は、出力ステージ660と同様であるが、トランジスタ674および678を含む。トランジスタ678のゲート端子はノード655に接続され、トランジスタ678のソース端子およびトランジスタ674のドレイン端子はパルスコントローラ370に接続されてシャットダウン信号365を提供する。

【0036】

トランジスタ620、664、および674のゲート端子に印可される入力信号420は、タイマーコンデンサ440上の電圧に対応する。比較器600についての閾値電圧は、トランジスタ620、664、および674のV_Thに対応する。タイマーコンデンサ440上の電圧が比較器600についての閾値電圧より大きいことに応じて、トランジスタ620、664、および674が閉スイッチとして働いて、抵抗器625ならびにノード655および675をグランド310に接続し、ノード655および675上の電圧を低下させる。

【0037】

タイマーコンデンサ440上の電圧420が比較器600の閾値電圧より下に低下するのに応じて、トランジスタ620、664、および674が開スイッチとして働いて、抵抗器625ならびにノード655および675をグランド310から切断し、ノード630、655および675上の電圧が増加することを可能にする。ノード630上の電圧が増加してトランジスタ668をオンにし、ノード655を供給電圧源615に接続する。ノード655上の電圧が増加してトランジスタ678をオンにし、出力ノード675を供給電圧源615に接続して、比較器600にシャットダウン信号365を出力させる。

【0038】

図7は、本発明による、調節可能電流ドライバ回路700で採用されるSDタイマー400を図示する。調節可能電流ドライバ回路700は、図3に示される調節可能電流ドライバ回路300と同様であるが、図3に示されるSDタイマー360のブロック図形式の代わりに図4に示されるSDタイマー400の詳細を含み、I_REFがノード755に直接印可される。SDタイマー400は、図5に示されるプリチャージャー回路500および図6に示される比較器600を含む。I_REFは、ノード755に直接印可され、蓄積コンデンサ750を充電して、トランジスタ410にタイマーコンデンサ440を放電するためのI_DISを生成させる。

【0039】

駆動トランジスタ795がオフされるべきであることを示すCTL705に応じて、I_REFが蓄積コンデンサ750に電荷を蓄積する。トランジスタ415は、I_DISをブロックする開スイッチとして働き、プリチャージャー回路500はタイマーコンデンサ440中に電荷を蓄積する。駆動トランジスタ795がオンされるべきであることを示すCTL705に応じて、蓄積コンデンサ750に蓄積された電荷が駆動トランジスタ795のゲート端子に印可され、駆動トランジスタ795がI_DRVを生成するのを可能にする。トランジスタ415は、閉スイッチとして働き、I_DISがタイマーコンデンサ440中に蓄積された電荷を空にするのを可能にする。

【0040】

I_DRVの大きさが大きいことをI_REFが示すのに応じて、I_DISがより大きくなり、タイマーコンデンサ440からのノード420上の電圧を迅速に比較器600についての閾値電圧より低く減らすことによって、ほんの短い遅延の後でパルスコントローラ770のためのシャットダウン信号765を比較器600に生成させて駆動トランジスタ795をオフにする。I_DRVの大きさが小さいことをI_REFが示すのに応じて、I_DISは、タイマーコンデンサ440からのノード420上の電圧を比較器600についての閾値電圧より低くゆっくり減らすことによって、長い遅延の後でのみパルスコントローラ770のためのシャットダウン信号765を比較器600に生成させて駆動トランジスタ795をオフにする。

【0041】

上の記載および図面は、単に、本明細書に記載される特徴および利点を実現する、特定の実施形態を例示すると考えるべきである。特定の回路およびプロセス条件に対する変更および代替を行うことができる。したがって、本発明の実施形態は、上記の記載および図面によって限定されると考えられない。

【符号の説明】

【0042】

100 シャットダウン(SD)回路
105 制御信号CTL
115 コンデンサ
120 抵抗器
125 バッファ
130 シャットダウン信号
200 SD回路、シャットダウン回路
220 基準電流源
225 電流ミラー
230 トランジスタ
235 トランジスタ
245 コンデンサ
250 トランジスタ
255 バッファ
260 シャットダウン信号
300 調節可能電流ドライバ回路
305 制御信号CTL、CTL
310 グランド
315A 第2の供給電圧源、供給電圧源
315B 供給電圧源
320 電流ミラー
325 トランジスタ
330 トランジスタ
335 トランジスタ
340 トランジスタ
350 コンデンサ
355 ノード
360 シャットダウン(SD)タイマー、SDタイマー
365 シャットダウン信号
370 パルスコントローラ
374 ゲートドライバ
378 インバータ
380 トランジスタ
385 トランジスタ
395 駆動トランジスタ、トランジスタ
400 SDタイマー
410 トランジスタ
410A トランジスタ
410N トランジスタ
415 トランジスタ
420 ノード、出力ノード、入力信号
430 プリチャージャー回路
440 タイマーコンデンサ
450 比較器
500 シャットダウンプリチャージャー回路、プリチャージャー回路
505 インバータ
515 供給電圧源
520 トランジスタ
525 抵抗器
530 ノード
535 抵抗器
540 帰還回路
542 トランジスタ
544 トランジスタ
546 トランジスタ
555 ノード
560 出力ステージ
564 トランジスタ
568 トランジスタ
570 トランジスタ
600 比較器
615 供給電圧源
620 トランジスタ
625 抵抗器
630 ノード
655 ノード
660 出力ステージ
664 トランジスタ
668 トランジスタ
670 第2の出力ステージ
674 トランジスタ
675 出力ノード、ノード
678 トランジスタ
700 調節可能電流ドライバ回路
705 CTL
750 蓄積コンデンサ
755 ノード
765 シャットダウン信号
770 パルスコントローラ
795 駆動トランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【国際調査報告】