技術分野
この発明は、半導体装置および半導体装置の製造方法
要約特許出願時に添付された[要約書]
【課題】オン電圧が低く、かつゲート絶縁膜の信頼性の高い、炭化珪素半導体を用いたトレンチゲート型半導体装置および半導体装置の製造方法を提供する。 【解決手段】n型SiC基板1上に、複数のn型領域およびp型ベース層5が順に積層されている。p型ベース層5を貫通する深さで、かつストライプ状の平面パターンでトレンチ8が設けられている。トレンチ8の内部には、ゲート絶縁膜9を介してゲート電極10が設けられている。p型ベース層5の内部には、n++ 型エミッタ領域6およびp+ 型ボディ領域7が選択的に設けられている。p+ 型ボディ領域7の深さは、p型ベース層5よりも深く、かつトレンチ8の深さよりも浅い。また、p+ 型ボディ領域7は、トレンチ8のストライプが延びる方向に所定の間隔で配置されている。トレンチ8の底部の直下(n型SiC基板1側)には、フローティング電位のp型ガード領域11が設けられている。 【選択図】図1
発明が解決しようとする課題[発明の詳細な説明]から抜粋
しかしながら、炭化珪素半導体のビルトイン電圧は大きいため、n
- 型ドリフト層にキャリアを注入するためには、p型ベース領域とn
- 型ドリフト層との間のpn接合に大きな順バイアスをかける必要がある。したがって、上述したメサ幅(隣り合うトレンチ間のメサ領域の幅)の狭いおもて面素子構造を適用したSiC−IGBTでは、メサ領域でのホール電流による電圧降下が炭化珪素半導体のビルトイン電圧未満であった場合、エミッタ側からn
- 型ドリフト層へのIE(電子注入促進)効果が十分に得られないという問題がある。すなわち、SiC−IGBTにおいてIE効果を高めるには、Si−IGBTよりもメサ幅を狭くし、かつトレンチの深さを深くする必要があるが、炭化珪素ウエハへの深いトレンチエッチングは難しく、また、メサ幅の狭いおもて面素子構造を形成するためのパターニングも難しいという問題がある。
また、トレンチゲート型のおもて面素子構造とした場合、デバイスの定常オフ時に、トレンチ底部に高電界が加わり、トレンチの内壁に沿って形成されたゲート絶縁膜が劣化するという問題がある。炭化珪素半導体はアバランシェ降伏を起こす臨界電界強度が高いという特長があるが、ゲート絶縁膜にかかる電界も大きくなるため、ゲート絶縁膜の長期信頼性が低下するという問題がある。
この発明は、上述した従来技術による問題点を解消するため、炭化珪素半導体を用いたトレンチゲート型半導体装置であって、オン電圧が低く、かつゲート絶縁膜の信頼性の高い半導体装置および半導体装置の製造方法を提供することを目的とする。
課題を解決するための手段[発明の詳細な説明]から抜粋
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。炭化珪素半導体からなる第1導電型の第1半導体層の一方の面に、前記第1半導体層よりも不純物濃度が高い炭化珪素半導体からなる第1導電型の第2半導体層が設けられている。前記第2半導体層の、前記第1半導体層側に対して反対側の面に、前記第2半導体層よりも不純物濃度が高い炭化珪素半導体からなる第1導電型の第・・・ 続きを
知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明にかかる半導体装置および半導体装置の製造方法によれば、炭化珪素半導体を用いたトレンチゲート型半導体装置において、十分な耐圧を確保することができるとともに、オン電圧を低減させることができる。また、本発明にかかる半導体装置および半導体装置の製造方法によれば、炭化珪素半導体部とゲート絶縁膜との界面における電界を緩和させることができるため、ゲート絶縁膜へのキャリアの飛び込みによるゲート絶縁膜の劣化が起こりにくく、ゲート絶縁膜の長期信頼性を向上させることができるという効果を奏する。
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】 実施の形態にかかる半導体装置の構造を示す斜視図である。
【図2】 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図3】 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図4】 実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図5】 実施の形態にかかる半導体装置の製造途中の状態を示す斜視図である。
【図6】 実施の形態にかかる半導体装置の製造途中の状態を示す斜視図である。
【図7】 実施の形態にかかる半導体装置の製造途中の状態を示す斜視図である。
【図8】 実施の形態にかかる半導体装置の製造途中の状態を示す斜視図である。
【図9】 実施の形態にかかる半導体装置の製造途中の状態を示す斜視図である。
【図10】 実施の形態にかかる半導体装置の製造途中の状態を示す斜視図である。
【図11】 実施の形態にかかる半導体装置の製造途中の状態を示す斜視図である。
【図12】 実施の形態にかかる半導体装置の製造途中の状態を示す斜視図である。
【図13】 耐圧13kVクラスの単位セル構造を示す斜視図である。
【図14】 従来のプレーナゲート型SiC−IGBTの構造を示す断面図である。
【図15】 従来のプレーナゲート型SiC−IGBTの構造を示す断面図である。
【図16】 従来のトレンチゲート型Si−IGBTの構造を示す説明図である。
【図17】 従来のトレンチゲート型Si−IGBTの別の一例の構造を示す斜視図である。
1 n型SiC基板
2 n-型ドリフト層
3 高濃度n型ドリフト層
4 n+型CS層
5 p型ベース層
6 n++型エミッタ領域
7 p+型ボディ領域
8 トレンチ
9 ゲート絶縁膜
10 ゲート電極
11 p型ガード領域
12 層間絶縁膜
13 エミッタ電極
14 p型バッファ層
15 p+型コレクタ層
16 コレクタ電極
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録