ホーム > 特許ランキング > 日本電信電話株式会社 > 特開2015-232621
特開 2015-232621出願番号 特願 2014-119127
光半導体素子実装方法及び装置
出願人 日本電信電話株式会社（識別番号 4226）
2026年 特許公開件数ランキング 123位 209件（※）
2026年 特許取得件数ランキング 16位 800件（※）
公報発行日 2015年12月24
公報URL https://ipforce.jp/patent-jp-A-2015-232621 ログイン済みの方はこのURLへ
［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
技術分野
要約特許出願時に添付された[要約書]
【課題】パッシブアライメント実装方法において、光半導体素子と光ファイバ・光導波路との結合効率を向上させることのできる光半導体素子実装方法及び装置を提供すること。【解決手段】ボンディングツール５に吸着させたＤＦＢレーザチップ１を素子端面観測ステージ１０上に搬送し、ボンディングツール５を下降させてＤＦＢレーザチップ１のｐ側電極が素子端面観測ステージ１０上の電極と電気的に接続されるように押し付ける。ボンディングツール５の先端に形成された電極からの配線と、ボンディングツール５上の電極からの配線が接続された直流電流源１１を動作させ、レーザを発光させる。ＤＦＢレーザチップ１の両側の端面から光が出射されている状態で、第４、第５のＣＣＤマイクロスコープ８、９により観測される画像情報を取り込み、出射端面から出射される光の形状と寸法、中心位置を規定するために必要な情報を座標化する。
【選択図】図１
発明が解決しようとする課題[発明の詳細な説明]から抜粋
しかしながら、前述の位置合わせ用のマークを使ったパッシブアライメントによる実装方法を用いる際、搭載する光半導体素子の表面にマークを形成する工程が必要になり、実装装置や搭載基板に適合した光半導体素子を作製する必要があり、光半導体素子のコストを上げてしまうという課題がある。 また、位置合わせ用のマークを使わずに、ＣＣＤマイクロスコープ等のカメラを用いて光半導体素子表面に形成された電極パターンを読み取り、その情報から光半導体素子の出射光の光軸位置を推定して搭載基板上に搭載する方法も用いられている。しかし、アクティブアライメントを用いた実装方法に比べ、光半導体素子と光ファイバ・光導波路との光軸合わせの精度が悪くなり、そのことが原因で光モジュールの光出力の低下と特性ばらつきが大きくなるという課題がある。 また、近年のネットワークの高速・大容量化の進展と低消費電力化への要求の高まりに より、光モジュールの高速化と低電流動作での高出力化が強く求められてきている。そのため、光半導体素子においては、変調動作部の寄生容量を低減するために素子長を短くしたり、電極の大きさをできるだけ小さくしたりすることが必須となっている。このことは、素子表面に位置合わせ用のマークを形成するスペースを設けることを困難にしている。 さらに、光モジュールの低電流動作と高出力化を実現するためには、光半導体素子からの出射光と光ファイバ・光導波路との結合効率をできるだけ高くする必要が生じており、光軸合わせの精度を歩留りよく高めることが困難な従来のパッシブアライメント実装方法を用いることが難しくなっている。 このようなの光軸合わせの精度低下を補償するために、光半導体素子の出射端面部、もしくは、光導波路の入射端面部にスポットサイズを変換できる領域を付加して、光軸ずれに対する許容度を大きくする検討も行われている。しかし、ここでも光半導体素子や光導波路の作製工程が複雑になり、作製コストが高くなることが課題となっている。 本発明の目的は、パッシブアライメント実装方法において、光半導体素子と光ファイバ・光導波路との結合効率を歩留りよく向上させることのできる光半導体素子実装方法及び装置を提供することにある。課題を解決するための手段[発明の詳細な説明]から抜粋
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】本発明の一光半導体素子実装方法及び装置の概略を示す図である。
【図2】本発明の第１の実施形態で実装したＤＦＢレーザチップ１の概観図である。
【図3】画像解析装置１６によって座標化された本実施形態のＤＦＢレーザチップ１のｎ側電極が形成された面の画像の模式図である。
【図4】画像解析装置１６によって座標化された本実施形態のＤＦＢレーザチップ１のｐ側電極２４が形成された面の画像の模式図である。
【図5】画像解析装置１６によって座標化された素子端面観測ステージ１０上面の画像の模式図である。
【図6】画像解析装置１６において、素子端面観測ステージ上にＤＦＢレーザチップを搭載する際の位置決めをした画像の模式図である。
【図7】（ａ）は本発明の一光半導体素子実装装置の素子端面観測ステージ上にＤＦＢレーザチップを搭載した時の模式図であり、（ｂ）はボンディングツールの先端部の模式図である。
【図8】本実施形態で実装したＤＦＢレーザチップ１の第１の出射端面の模式図である。
【図9】本実施形態で実装したＤＦＢレーザチップ１の第２の出射端面の模式図である。
【図10】ＤＦＢレーザチップ１の電極形状と、光軸および出射光の出射領域と放射領域との関係を示す見取り図である。
【図11】画像解析装置１６によって座標化された光半導体素子搭載基板１４とＤＦＢレーザチップ１の画像の模式図である。
【図12】光半導体素子搭載基板１４上にＤＦＢレーザチップ１を実装した場合の、光導波路１５の中央部における高さ方向の断面（y-z面）の模式図である。
【図13】水平方向（x-y面）において、光半導体素子搭載基板１４とＤＦＢレーザチップ１の位置関係を座標化した画像の模式図である。
【図14】本発明の第２の実施形態で実装したＥＡ−ＤＦＢレーザチップ１の概観図である。
【図15】（ａ）は本発明の第２の光半導体素子実装装置の素子端面観測ステージ上にＥＡ−ＤＦＢレーザチップを搭載した時の模式図であり、（ｂ）はボンディングツールの先端部の模式図である。
【図16】本発明の第３の実施形態で実装した横注入型半導体レーザチップ１の概観図である。
【図17】（ａ）は本発明の第３の光半導体素子実装装置の素子端面観測ステージ上に横注入型半導体レーザチップを搭載した時の模式図であり、（ｂ）はボンディングツールの先端部の模式図である。
選択図 図1出願人が指定した本件の代表的な図
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
［広告欄］
ログインすれば広告は減ります
ログインすれば広告は減ります