特開 2016-225435 半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2016-225435(P2016-225435A)

(43)【公開日】2016年12月28日

(54)【発明の名称】半導体装置及びその製造方法

(51)【国際特許分類】

   H01L 33/62 20100101AFI20161205BHJP

   H01L 33/32 20100101ALI20161205BHJP

   H01L 23/12 20060101ALI20161205BHJP

   H01L 21/60 20060101ALI20161205BHJP

【ＦＩ】

   H01L33/00 440

   H01L33/00 186

   H01L23/12 F

   H01L21/60 311S

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

【全頁数】15

(21)【出願番号】特願2015-109521(P2015-109521)

(22)【出願日】2015年5月29日

(71)【出願人】

【識別番号】000226057

【氏名又は名称】日亜化学工業株式会社

(74)【代理人】

【識別番号】110000202

【氏名又は名称】新樹グローバル・アイピー特許業務法人

(72)【発明者】

【氏名】田村 剛

【テーマコード（参考）】

5F044

5F142

5F241

【Ｆターム（参考）】

5F044KK01

5F044KK11

5F044LL04

5F044LL07

5F044LL09

5F142AA33

5F142BA32

5F142CA11

5F142CA13

5F142CB03

5F142CB22

5F142CD02

5F142CD16

5F142CD17

5F142CD18

5F142CD24

5F142CD32

5F142FA34

5F241AA25

5F241CA04

5F241CA13

5F241CA40

5F241CB15

(57)【要約】

【課題】ＬＥＤの基体へのフリップチップ実装を、高い信頼性で実現することができる半導体装置を提供することを目的とする。
【解決手段】第１半導体層上に第２半導体層が積層された半導体積層体、前記第１半導体層及び前記第２半導体層に電気的に接続された第１電極及び第２電極ならびに前記第２半導体層の側面を被覆しかつ前記第１半導体層の側面の少なくとも一部を露出した保護膜を備える半導体素子と、第１及び第２配線パターンを備える基体と、第１及び第２接合部材とを有し、前記第１配線パターンは、前記第２配線パターン側に凸状に延伸した第１接続部を有し、前記第２配線パターンは、前記第１接続部側に凸状に延伸し、該第１接続部よりも面積の大きい第２接続部を有し、前記第１電極は、前記第１接続部と対面し、前記第１接合部材によって前記第１接続部と接続され、前記第２電極は、前記第２接続部と対面して、前記第１接合部材より最大厚みが厚い前記第２接合部材によって前記第２接続部と接続されている半導体装置。
【選択図】図１Ｂ

【特許請求の範囲】

【請求項1】

第１半導体層上に第２半導体層が積層された半導体積層体、前記第１半導体層に電気的に接続された第１電極、前記第２半導体層に電気的に接続され、前記第１電極と同一面側に配置された第２電極及び前記第２半導体層の側面を被覆しかつ前記第１半導体層の側面の少なくとも一部を露出した保護膜を備える半導体素子と、
第１配線パターン及び第２配線パターンを備える基体と、
第１接合部材及び第２接合部材とを有し、
前記第１配線パターンは、前記第２配線パターン側に凸状に延伸した第１接続部を有し、
前記第２配線パターンは、前記第１接続部側に凸状に延伸し、該第１接続部よりも面積の大きい第２接続部を有し、
前記第１電極は、前記第１接続部と対面して、前記第１接合部材によって前記第１接続部に接続されており、
前記第２電極は、前記第２接続部と対面して、前記第１接合部材より最大厚みが厚い前記第２接合部材によって、前記第２接続部と接続されていることを特徴とする半導体装置。

【請求項2】

第１半導体層上に第２半導体層が積層された半導体積層体、前記第１半導体層に電気的に接続された第１電極、前記第２半導体層に電気的に接続され、前記第１電極と同一面側に配置された第２電極及び前記第２半導体層の側面を被覆しかつ前記第１半導体層の側面の少なくとも一部を露出した保護膜を備える半導体素子と、
第１配線パターン及び第２配線パターンを備える基体と、
第１接合部材及び第２接合部材とを有し、
前記第１配線パターンは、前記第２配線パターン側に凸状に延伸した第１接続部を有し、
前記第２配線パターンは、前記第１接続部側に凸状に延伸し、該第１接続部よりも面積の大きい第２接続部を有し、
前記第１電極は、前記第１接続部と対面して、前期第１接合部材によって前記第１接続部に接続されており、
前記第２電極は、前記第２接続部と対面して、前記第１接合部材より最大厚みが厚い前記第２接合部材によって、前記第２接続部と接続されており、
前記保護膜より露出した前記第１半導体層の側面と前記第２接合部材との最短距離が、前記保護膜より露出した第１半導体層の側面と前記第１接合部材との最短距離よりも長いことを特徴とする半導体装置。

【請求項3】

前記第１接合部材と前記第１配線パターンとの接合面積が、前記第２接合部材と前記第２配線パターンとの接合面積よりも大きい請求項１又は２に記載の半導体装置。

【請求項4】

前記第１接合部材及び第２接合部材は同量で配置されている請求項１から３のいずれか１つに記載の半導体装置。

【請求項5】

前記半導体素子は、前記第１電極を備える面の反対面が、前記第２電極を備える面の反対面よりも前記基体表面に近い請求項１〜４のいずれか１つに記載の半導体装置。

【請求項6】

前記第１電極及び第２電極は、前記第２半導体層の表面に対して同等の高さに配置されている請求項１から５のいずれか１つに記載の半導体装置。

【請求項7】

前記第１接合部材と前記第１電極との接合面積が、前記第２接合部材と前記第２電極との接合面積と同等の大きさである請求項１から６のいずれか１つに記載の半導体装置。

【請求項8】

前記接合部材は半田である請求項１から７のいずれか１つに記載の半導体装置。

【請求項9】

（ａ）第１配線パターンと第２配線パターンとを備え、前記第１配線パターンが、前記第２配線パターン側に凸状に延伸する第１接続部を有し、かつ前記第２配線パターンが、前記第１接続部側に延伸し、該第１接続部の縁よりも長い縁を有する凸状の第２接続部を有する基体を準備し、
（ｂ）第１電極及び第２電極を同一面側に備える半導体素子を準備し、
（ｃ）前記半導体素子を、前記第１電極が第１接合部材を介して第１配線パターンに対面し、かつ第２電極が第２接合部材を介して第２配線パターンに対面するように、前記基体上に配置し、
（ｄ）前記第１接合部材及び第２接合部材を溶融し前記第１接続部及び前記第２接続部の縁による表面張力により、前記第１接合部材と前記第１配線パターンとの接合面積が、前記第２接合部材と前記第２配線パターンとの接合面積よりも大きくなるように接続することを含む半導体装置の製造方法。

【請求項10】

工程（ｂ）において、第１半導体層及び第２半導体層が積層される半導体積層体、前記第１半導体層に接続される第１電極、前記第２半導体層に接続される第２電極及び前記第２半導体層の側面を被覆しかつ前記第１半導体層の側面の少なくとも一部を露出した保護膜を備える半導体素子を準備する請求項９に記載の半導体装置の製造方法。

【請求項11】

工程（ｃ）において、前記第１接合部材及び第２接合部材が同量である請求項９又は１０に記載の半導体装置の製造方法。

【請求項12】

工程（ｄ）において、前記第１接合部材及び第２接合部材をリフローによって溶融させる請求項９〜１１のいずれか１つに記載の半導体装置の製造方法。

【請求項13】

工程（ａ）において、前記第２接続部の凸状に延伸する長さが、前記第１接続部の凸状に延伸する長さよりも長い基体を準備する請求項９〜１２のいずれか１つに記載の半導体装置の製造方法。

【請求項14】

工程（ａ）において、前記第２接続部の幅が、前記第１接続部の幅と同等又はそれよりも狭い基体を準備する請求項９〜１３のいずれか１つに記載の半導体装置の製造方法。

【請求項15】

工程（ｄ）において、前記半導体素子を、前記第２接続部側よりも第１接続部側がより基体に近づくように傾斜させる請求項９〜１４のいずれか１つに記載の半導体装置の製造方法。

【請求項16】

工程（ｄ）において、前記第２接合部材の最大厚みを前記第１接合部材の最大厚みよりも厚くする請求項９〜１５のいずれか１つに記載の半導体装置の製造方法。

【請求項17】

工程（ｄ）において、前記保護膜より露出した前記第１半導体層の側面と前記第２接合部材との最短距離が、前記保護膜より露出した第１半導体層の側面と前記第１接合部材との最短距離よりも長くする請求項９〜１６のいずれか１つに記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置及びその製造方法に関する。

【背景技術】

【0002】

従来から、ＬＥＤをセラミック等の基体に実装する際に、ＬＥＤチップの電極をセラミック基板側に向けて実装するフリップチップ実装が採用されている。
一般に、ＬＥＤチップは、ｎ型半導体層、発光層及びｐ型半導体層が積層され、これら半導体層の一部が厚み方向に除去され、同じ面側に、ｎ型半導体層に接続された負電極及びｐ型半導体層に接続された正電極を備えている。そのために、負電極の上面と正電極の上面との間に、高低差が存在する。この高低差は、フリップチップ実装において、基体に対するＬＥＤの傾斜を招く。
そこで、ＬＥＤの傾斜を防止するために、ＬＥＤをフリップ実装する場合に、ｎ電極及びｐ電極に対して、異なる高さのバンプを形成する方法（例えば、特許文献１）、基体自体に、ｎ電極及びｐ電極に対応する段差を設ける方法（例えば、特許文献２）等が提案されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１２−４９２９６号公報

【特許文献2】特開２００２−１７１０２２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

近年のＬＥＤの広範な需要に対応するために、ＬＥＤの基体へのフリップチップ実装を、高い信頼性で実現する構成及び手法が求められている。
本開示は、ＬＥＤの基体へのフリップチップ実装を、高い信頼性で実現することができる半導体装置及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0005】

本発明の一実施形態に係る半導体装置は、第１半導体層上に第２半導体層が積層された半導体積層体、第１半導体層に電気的に接続された第１電極、第２半導体層に電気的に接続され、第１電極と同一面側に配置された第２電極及び第２半導体層の側面を被覆しかつ第１半導体層の側面の少なくとも一部を露出した保護膜を備える半導体素子と、第１配線パターン及び第２配線パターンを備える基体と、第１接合部材及び第２接合部材とを有し、第１配線パターンは、第２配線パターン側に凸状に延伸した第１接続部を有し、第２配線パターンは、第１接続部側に凸状に延伸し、第１接続部よりも面積の大きい第２接続部を有し、第１電極は、第１接続部と対面して、第１接合部材によって第１接続部に接続されており、第２電極は、第２接続部と対面して、第１接合部材より最大厚みが厚い第２接合部材によって、第２接続部と接続されている。
本発明の別の実施形態に係る半導体装置は、第１半導体層上に第２半導体層が積層された半導体積層体、第１半導体層に電気的に接続された第１電極、第２半導体層に電気的に接続され、第１電極と同一面側に配置された第２電極及び第２半導体層の側面を被覆しかつ第１半導体層の側面の少なくとも一部を露出した保護膜を備える半導体素子と、第１配線パターン及び第２配線パターンを備える基体と、第１接合部材及び第２接合部材とを有し、第１配線パターンは、第２配線パターン側に凸状に延伸した第１接続部を有し、第２配線パターンは、第１接続部側に凸状に延伸し、第１接続部よりも面積の大きい第２接続部を有し、第１電極は、第１接続部と対面して、第１接合部材によって第１接続部に接続されており、第２電極は、第２接続部と対面して、第１接合部材より最大厚みが厚い第２接合部材によって、第２接続部と接続されており、保護膜より露出した第１半導体層の側面と第２接合部材との最短距離が、保護膜より露出した第１半導体層の側面と第１接合部材との最短距離よりも長い。
本発明の一実施形態に係る半導体装置の製造方法は、（ａ）第１配線パターンと第２配線パターンとを備え、第１配線パターンが、第２配線パターン側に凸状に延伸する第１接続部を有し、かつ第２配線パターンが、第１接続部側に延伸し、該第１接続部の縁よりも長い縁を有する凸状の第２接続部を有する基体を準備し、（ｂ）第１電極及び第２電極を同一面側に備える半導体素子を準備し、（ｃ）半導体素子を、第１電極が第１接合部材を介して第１配線パターンに対面し、かつ第２電極が第２接合部材を介して第２配線パターンに対面するように、前記基体上に配置し、（ｄ）第１接合部材及び第２接合部材を溶融し第１接続部及び第２接続部の縁による表面張力により、第１接合部材と第１配線パターンとの接合面積が、第２接合部材と第２配線パターンとの接合面積よりも大きくなるように接続することを含む。

【発明の効果】

【0006】

本開示の半導体装置及びその製造方法によれば、ＬＥＤの基体へのフリップチップ実装を、高い信頼性で実現することができる。

【図面の簡単な説明】

【0007】

【図1A】本発明の半導体装置の一実施形態を示す平面図である。

【図1B】図１Ａの点線枠Ｃにおける拡大図である。

【図1C】図１ＢのＢ−Ｂ’線断面に相当する半導体素子の一実施形態を示す断面図である。

【図1D】図１ＢのＢ−Ｂ’線断面図である。

【図1E】図１Ｄの点線枠Ｅにおける拡大図である。

【図1F】図１Ｄの点線枠Ｆにおける拡大図である。

【図2】本発明の半導体装置におけるさらに別の配線パターンの形状を説明するための概略平面図である。

【発明を実施するための形態】

【0008】

以下、本発明の実施形態に係る半導体装置及びその製造方法を、図面を参照しながら説明する。各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。また、以下の説明において、同一の名称、符号については、原則として同一、同質又は同機能の部材を示しており、詳細説明を適宜省略する。さらに、本開示を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する様態としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。一部の実施例及び実施形態において説明された内容は、他の実施例及び実施形態等に利用可能なものもある。

【0009】

〔第１実施形態〕
第１実施形態の半導体装置１０は、図１Ａ〜１Ｄに示すように、第１半導体層であるｎ型半導体層３上に、第２半導体層であるｐ型半導体層５が、積層された半導体積層体６、第１半導体層に電気的に接続された第１電極、第２半導体層に電気的に接続され、第１電極と同一面側に配置された第２電極及び第２半導体層の側面を被覆しかつ、第１半導体層の側面の少なくとも一部を露出した保護膜（例えば、図１Ｃ中、８、１２）を備える半導体素子である発光素子１と、第１配線パターン１５及び第２配線パターン１６を備える基体１３と、第１接合部材１７及び第２接合部材１８とを有して構成される。
また、第１配線パターン１５は、第２配線パターン１６側に凸状に延伸した第１接続部１５ａを有し、第２配線パターン１６は、第１接続部１５ａ側に凸状に延伸し、第１接続部１５ａよりも面積の大きい第２接続部１６ａを有する。第１電極は、第１接続部１５ａと対面して、第１接合部材１７によって第１接続部１５ａに接続されている。第２電極は、第２接続部１６ａと対面して、第１接合部材１７より最大厚みが厚い第２接合部材１８によって、第２接続部１６ａと接続されている。

【0010】

（基体）
基体は、上述したように、少なくとも、第１配線パターンと第２配線パターンとを備える。第１配線パターン及び第２配線パターンは、互いに離間して、対向して配置されていることが好ましい。これら第１配線パターン及び第２配線パターンは、ガラス、樹脂、セラミックス等からなる基材の表面に、任意に内部及び／又は裏面に、配置されていることが好ましい。また、基材１４に可撓性を有する部材（例えば、フィルム、シート形状などの部材）を用いてもよい。可撓性を有する部材にすることで基体を製造中及び出荷時に巻き取ること、所望のサイズに切断して用いること等ができるので好ましい。可撓性を有する部材としてはＰＥＴ（ポリエチレンテレフタレート）、ポリイミド、ガラスエポキシ等の材料を用いることが好ましい。第１配線パターン及び第２配線パターンは、半導体素子に電流を供給し得るものであればよく、当該分野で通常使用されている材料、厚み等で形成されていることが好ましい。

【0011】

第１配線パターンは、第２配線パターン側に凸状に延伸する部位である第１接続部を有する。第２配線パターンは、第１接続部側に凸状に延伸する部位である第２接続部を有する。これら接続部が凸状に延伸する形状とすることにより、接続部の外周の大部分が、配線パターンの縁に位置することができる。これによって、後述する接合部材の表面張力を効果的に利用することができる。その結果、接合部材を適所、適切な形態で配置することができ、意図する接合形態を確保することができる。

【0012】

第２接続部は、第１接続部よりも面積の大きいことが好ましい。このように、第２接続部の面積を大きくすることにより、第２接続部における縁の長さをより長く維持することができるために、第２接合部材の表面張力をより利用することが可能となる。それによって、第２接続部内に接合部材をより止めておくことができ、その厚みを増大させて、半導体素子を第１接続部側が低くなるように傾斜させることが容易となる。また、第２接続部の面積は特に限定されるものではないが、傾斜させるためには、第１接続部の面積の１０５〜１５０％程度であることが好ましく、１０５〜１３０％程度がより好ましい。

【0013】

第２接続部の凸状に延伸する長さ（図１Ｂの矢印Ｌ方向の長さ）は、第１接続部の凸状に延伸する長さ（図１Ｂの矢印Ｌ方向の長さ）よりも長いことが好ましい。このようにすることで、第２接合部材をより第２接続部内に止めておくことができる。これは、第２接続部が第１接続部側に凸状に延伸しているためである。つまり、第２接続部が延伸している方向において、第１接続部側とは反対側には第２接続部の幅よりも大きな幅を持つ第２配線パターンの一部が形成されている。このため、第２接合部材をより第２接続部内に止めるためには第２接続部の凸状に延伸する長さが長い方が好ましい。

【0014】

第２接続部の幅（図１Ｂの矢印Ｗ方向の長さ）は、第１接続部の幅と同等又はそれよりも狭い方が好ましい。これは、第２接続部が第１接続部側に凸状に延伸しているので第２接続部の幅（図１Ｂの矢印Ｗ方向の長さ）方向においては両側に第２接続部の縁が形成される。このため、第２接続部の幅が狭い方が表面張力をより利用しやすくなるためである。

【0015】

凸状に延伸する第１接続部及び第２接続部の形状は、例えば、三角形、四角形等の多角形、Ｔ及びＬ等の変則的な形、半円及び半楕円等のような曲線を含む形状等が挙げられる。なかでも、通常、半導体素子が四角形であることから、第１接続部及び第２接続部の形状も四角形であることが好ましいが、特に、第２接続部は、先端部、つまり第１接続部側において幅が広いことがより好ましい。言い換えると、第２接続部は、Ｔ又はＬ状に延伸していることがより好ましい。このようにすることで、より第２接合部材をより第２接続部内に止めておくことができる。

【0016】

第１接続部である凸状に延伸する部位の長さ及び幅は、載置する半導体素子の大きさ、半導体素子の電極の大きさ等によって適宜設定することができ、例えば、電極の大きさに対して、幅（図１ＢのＷに垂直方向）は０．５〜２倍、長さ（図１ＢのＷ方向）は０．５倍〜３倍程度が挙げられる。

【0017】

第１接続部は、半導体素子の第１電極と対面して第１接合部材によって接続されている。第２接続部は、半導体素子の第２電極と対面して第２接合部材によって接続されている。
ここで、第１接合部材及び第２接合部材は、錫−ビスマス系、錫−銅系、錫−銀系、金−錫系などの半田、ＡｕとＳｎ、ＡｕとＳｉ、ＡｕとＧｅ、ＡｕとＣｕ、ＡｇとＣｕとをそれぞれ主成分とする合金等の共晶合金、銀、金、パラジウムなどの導電性ペースト、バンプ、異方性導電材、低融点金属のろう材等の導電性の部材が挙げられる。なかでも、半田、共晶合金が好ましく、半田がより好ましい。第１接合部材及び第２接合部材は、同じ材料によって形成されているものが好ましいが、異なる材料によるものでもよい。この時、第１接合部材に第２接合部材より濡れ広がりが良い材料を選択することが好ましい。このようにすることで、第１接合部材の第１配線パターン表面への広がりを、第２接合部材の第２配線パターン表面への広がりよりも大きくすることができる。

【0018】

第２接合部材は、第１接合部材より最大厚みが厚く、接続部と半導体素子の電極とを接続していることが好ましい。第１接合部材と第２接合部材との最大厚みの差は、半導体素子の大きさ、傾斜等を考慮すると、半導体素子の上面が１０度程度又はそれより小さな傾斜となる範囲が挙げられる。具体的には、一辺が６００μｍの半導体素子の場合には、１００μｍ程度以下が挙げられ、８０μｍ程度以下が好ましく、６０μｍ程度以下がより好ましい。

【0019】

言い換えると、上述したように、保護膜から露出した半導体積層体において、露出した第１半導体層の側面と第２接合部材との最短距離が、露出した第１半導体層の側面と第１接合部材との最短距離よりも長くなるように、第２接合部材が、第１接合部材より最大厚みが厚く設定されていることが好ましい。
このような接合部材の厚み関係及び／又は第１半導体層との距離関係を満たすことにより、保護膜から露出した第１半導体層が、第２配線パターンと短絡することを効果的に防止することができ、半導体素子の基体への実装の信頼性を確保することができる。なお、保護膜から露出した第１半導体層と、第１配線パターンとが接触しても極性が同じであるため短絡は生じない。第１配線パターンと第２配線パターンで極性が異なるため短絡が生じる。

【0020】

さらに言い換えると、上述した接合部材の厚み関係を確保するために、第１接合部材の第１配線パターン表面への広がりが、第２接合部材の第２配線パターン表面への広がりよりも大きくすることが好ましい。つまり、第１接合部材と第１配線パターンとの接合面積が、第２接合部材と第２配線パターンとの接合面積よりも大きくすることが好ましい。
ただし、１つの半導体素子を接続する第１接合部材及び第２接合部材は同量で配置されていてもよいが、両者の差が一方又は他方の５０〜２００重量％以内であればよい。なかでも、第２接合部材の量が第１接合部材の量よりも少ないことが好ましい。ここで、同量とは、第１接合部材及び第２接合部材の差が一方又は他方の±１０重量％以内であることを意味する。

【0021】

また、第１接合部材と第１電極との接合面積が、第２接合部材と第２電極との接合面積と同等の大きさにすることが好ましい。これは、接合部材の厚みが、接合部材と電極との接合面積によっても変わるためである。しかし、第１接合部材と第１電極との接合面積と、第２接合部材と第２電極との接合面積と、を同等にすると、第１接合部材と第２接合部材の厚みの差に、接合部材と電極との接合面積がほとんど影響しなくなる。つまり、第１接合部材と第１配線パターンとの接合面積と、第２接合部材と第２配線パターンとの接合面積と、を制御することで第１接合部材の厚みと第２接合部材の厚みを制御することができる。ここで、同等の大きさとは、第１接合部材と第１電極との接合面積及び第２接合部材と第２電極との接合面積の差が一方又は他方の±２０％以内であることを意味する。

【0022】

半導体素子を、第２接続部側よりも第１接続部側に近づくように傾斜させることが好ましい。また、別の観点から、半導体素子は、電極を備える面の反対面が、基体表面に対して傾斜して配置されていることが好ましい。言い換えると、半導体素子は、第１電極を備える面の反対面が、第２電極を備える面の反対面よりも基体表面に近いことが好ましい。さらに言い換えると、半導体素子は、第２配線パターン側から第１配線パターン側にむかってその上面（反対面）が基体表面により近づくように、第１接合部材及び第２接合部材によって接続されていることが好ましい。傾斜の程度は、特に限定されないが、実装の安定性を考慮すると、２〜１０°程度が好ましい。このような傾斜により、上述した接合部材の厚み、接合面積等と相まって、配線パターンと接続され、配線パターンと同じ電荷が印加される接合部材を、反対の電荷が印加される半導体層から遠ざけすることができ、短絡を効果的に防止することができる。

【0023】

（半導体素子）
半導体素子は、レーザ素子、発光ダイオード等の発光素子であることが好ましいが、トランジスタ、集積回路、抵抗、メモリ等であってもよい。なかでも、発光素子が好ましい。
半導体素子は、１つの基体に１つのみ有していてもよいし、複数有していてもよい。
半導体素子は、少なくとも、半導体積層体と、第１電極及び第２電極と、保護膜とを含む。

【0024】

（半導体積層体）
半導体積層体は、複数の半導体層が積層されたものであればよい。具体的には、第１半導体層（例えば、ｎ型半導体層）、発光層及び第２半導体層（例えば、ｐ型半導体層）が、例えば、サファイア基板等の半導体成長用の基板上にこの順に積層されたものが挙げられる。ただし、半導体素子においては、半導体成長用の基板は、除去されていてもよい。

【0025】

このような半導体層、例えば、第１半導体層、発光層及び第２半導体層は、その種類、材料など、特に限定されるものではなく、III-V族化合物半導体、II-VI族化合物半導体等、種々の半導体によって形成することができる。具体的には、Ｉｎ_XＡｌ_YＧａ_1-X-YＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）等の窒化物系の半導体材料が挙げられ、ＩｎＮ、ＡｌＮ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＡｌＮ等を用いることができる。各層の膜厚及び層構造は、当該分野で公知のものを利用することができる。
また、基板はその表面に凹凸を有していてもよいし、１０°程度以下のオフ角を有していてもよい。

【0026】

半導体積層体の平面形状は、特に限定されるものではなく、四角形、六角形等の多角形、円、楕円及びこれらに近似する形状等が挙げられる。なかでも、四角形であることが好ましい。半導体積層体は、一部の領域において、厚み方向に除去されていることが好ましい。具体的には、所定の領域において、第２半導体層及び発光層、任意にｎ型半導体層の一部が除去され、ｎ型半導体層が、第２半導体層側において露出していることが好ましい。ここでの一部の領域は、半導体積層体の一端側であってもよいし、他端側であってもよいし、内側であってもよいし、１つの領域でもよいし、複数の領域でもよい。例えば、半導体積層体の内側において、１つ又は複数の領域であることが好ましい。

【0027】

（第１電極及び第２電極）
第１半導体層には第１電極が電気的に接続されており、第２半導体層には第２電極が電気的に接続されている。これらの第１電極及び第２電極は、半導体積層体の上面側（つまり、半導体成長用の基板とは反対側）に配置されている。第１電極及び第２電極は、第１半導体層及び第２半導体層と接触して配置しているオーミック層のみならず、このオーミック層に電気的に接続されて、反射層、パッド層等の他の機能を有する１以上の層を含み、半導体装置の表面に露出して配置されている。第１電極と第２電極とは、異なる導電層の積層構造であってもよい。

【0028】

例えば、オーミック層は、半導体積層体からの光を効率的に取り出すために、透光性導電膜によって形成されていることが好ましい。ここで透光性とは、発光層から出射される光を、５０％以上、６０％以上、７０％以上、８０％以上透過させる性質を意味する。例えば、オーミック層としては、特に限定されず、半導体層とオーミックコンタクトを取り得る電極材料のいずれをも用いることができる。例えば、ニッケル、チタン、タングステン、白金、ロジウム、パラジウム、バナジウム、クロム、ニオブ、亜鉛、タンタル、モリブデン、ハフニウム、アルミニウム、銀、銅等の金属又はこれらの合金、亜鉛、インジウム、スズ、ガリウム及びマグネシウムからなる群から選択される少なくとも１種の元素を含む導電性酸化物等が挙げられる。導電性酸化物としては、ＩＴＯ、ＺｎＯ、ＩＺＯ、ＧＺＯ、Ｉｎ₂Ｏ₃及びＳｎＯ₂等が挙げられる。オーミック層は、当該分野で公知の方法により形成することができる。また、オーミック層の厚みは特に限定されるものではなく、意図する特性等によって適宜調整することができる。

【0029】

オーミック層は、通常、電流をそれぞれ半導体層の面内全体に均一に供給するために、半導体積層体の上面と同じ又はそれよりも若干小さい大きさ、半導体積層体の上面と同様の形状又は相似形状とすることが好ましい。

【0030】

反射層は、銀又は銀合金などを有する層が挙げられる。銀合金としては、当該分野で公知の材料のいずれを用いてもよい。反射層の厚みは、特に限定されるものではなく、発光素子から出射される光を効果的に反射することができる厚み、例えば、２０ｎｍ〜１μｍ程度が挙げられる。反射層の第１半導体層又は第２半導体層との接触面積は大きいほど好ましく、例えば、半導体積層体の平面積の５０％以上、６０％以上、７０％以上が挙げられる。

【0031】

導電層として反射層を用いる場合には、銀のマイグレーションを防止するために、アルミニウム、銅、ニッケル等の金属を含有する単層又は積層等により、その上面（好ましくは、上面及び側面）を被覆する被覆電極を形成することが好ましい。被覆電極の厚みは、例えば、数百ｎｍ〜数μｍ程度が挙げられる。

【0032】

パッド層は、例えば、Ａｕ、Ｐｔ、Ｐｄ、Ｒｈ、Ｎｉ、Ｗ、Ｍｏ、Ｃｒ、Ｔｉ、Ａｌ、Ｃｕ等の金属又はこれらの合金、オーミック層で例示した導電層の単層膜又は積層膜によって形成することができる。具体的には、これら電極は、半導体層側からＴｉ／Ｒｈ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｗ／Ｐｔ／Ａｕ、Ｒｈ／Ｐｔ／Ａｕ、Ｎｉ／Ｐｔ／Ａｕ、Ａｌ-Ｃｕ合金／Ｔｉ／Ｐｔ／Ａｕ、Ａｌ-Ｓｉ-Ｃｕ合金／Ｔｉ／Ｐｔ／Ａｕ、Ｔｉ／Ｒｈなどの積層膜によって形成することができる。膜厚は、当該分野で用いられる膜の膜厚のいずれでもよい。その大きさは、半導体素子に求められる特性によって、適宜設定することができる。

【0033】

第１電極及び第２電極の形状は特に限定されるものではなく、半導体積層体の形状に対応して、例えば、四角形であることが好ましい。
第１電極及び第２電極は、平面視、半導体積層体において、一端側と他端側にそれぞれ配置されていることが好ましい。

【0034】

（保護膜）
半導体素子は、半導体積層体の側面の少なくとも一部を被覆した保護膜を備えることが好ましい。保護膜は、半導体積層体の側面の少なくとも一部を露出していることが好ましい。特に、保護膜は、第２半導体層の側面を被覆し、かつ第１半導体層の側面の一部を露出したものがより好ましい。保護膜は、上述した絶縁膜のうちの１層が、半導体積層体の側面に延長するものであってもよい。これにより、半導体積層体の側面を保護することができ、絶縁性をも確保することができる。

【0035】

保護膜は、Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ａｌからなる群より選択された一以上の元素を含む酸化物又は窒化物によって、単層又は多層構造で形成することができる。

【0036】

（絶縁膜等）
上述したような第１電極及び第２電極の配置を実現するために、オーミック層とパッド層との間、パッド層の上等、任意の位置に、所望の導電性及び／又は絶縁性を確保するために、１層以上の絶縁膜が形成されていることが好ましい。なかでも、オーミック層とパッド層との間、パッド層の上にそれぞれ絶縁膜が形成されていることがより好ましい。このように絶縁膜を配置することにより、第１半導体層の露出した位置にかかわらず、これら絶縁膜を介して、第１電極を第２半導体層上にも引き回すことができる。また、第２半導体層の位置にかかわらず、これら絶縁膜を介して、第２電極を第１半導体層及び／又は第２半導体層上にも引き回すことができる。その結果、第１電極及び第２電極の上面での、半導体層の高低差に起因する高低差を回避することができ、言い換えると、第１電極及び第２電極は、第２半導体層の表面に対して同等の高さに配置することができ、後述するように、半導体素子を基体にフリップチップ実装する場合において、確実かつ高い信頼性を確保することができる。ここで第１電極及び第２電極が同等の高さとは、０．５μｍ程度以内の高低差は許容されることを意味する。

【0037】

絶縁膜は、保護膜と同様に、Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ａｌからなる群より選択された一以上の元素を含む酸化物又は窒化物によって、単層又は多層構造で形成することができる。上述した反射層は、この絶縁膜中に絶縁性を確保した形状、位置、大きさで形成されていてもよい。

【0038】

第１電極と第２電極との間、及び、第１半導体層と第２半導体層との間の、それぞれの間に両者の電気的な接続を阻害しない範囲で、分布ブラッグ反射器（以下「ＤＢＲ」とも言う）を配置してもよい。
ＤＢＲは、例えば、酸化膜等からなる下地層の上に、低屈折率層と高屈折率層とからなる１組の誘電体を複数組積層させた多層構造であり、所定の波長光を選択的に反射する。具体的には屈折率の異なる膜を１／４波長の厚みで交互に積層することにより、所定の波長を高効率に反射させることができる。材料として、Ｓｉ、Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ａｌからなる群より選択された１種以上の酸化物又は窒化物を含んで形成することができる。ＤＢＲを酸化膜で形成する場合、低屈折率層を例えばＳｉＯ₂、高屈折率層を例えばＮｂ₂Ｏ₅、ＴｉＯ₂、ＺｒＯ₂、Ｔａ₂Ｏ₅等とすることができる。具体的には、下地層側から順番に（Ｎｂ₂Ｏ₅／ＳｉＯ₂）n、ｎは２〜５が挙げられる。ＤＢＲの総膜厚は０．２〜１μｍ程度が好ましい。

【0039】

このような構成により、接合部材のリフロー時に、第１接続部及び第２接続部の面積の差異によって、第１接合部材より第２接合部材の方が表面張力が働く。これにより、第１接合部材と第１配線パターンとの接合面積より第２接合部材と第２配線パターンとの接合面積が小さくなり、第２接合部材の厚みを厚くすることができる。これによって、露出したｎ型半導体層３の側面と第２接合部材１８との最短距離ｓを、露出したｎ型半導体層３の側面と第１接合部材１７との最短距離ｑよりも長く配置することができる。その結果、ｐ型半導体層５と電気的に接続された第２配線パターン１６と、ｎ型半導体層３との短絡を効果的に防止することができ、信頼性の高い半導体装置を得ることができる。

【0040】

〔半導体装置の製造方法〕
本開示の半導体装置の製造方法は、
（ａ）第１配線パターンと第２配線パターンとを備え、第１配線パターンが、第２配線パターン側に凸状に延伸する第１接続部を有し、かつ第２配線パターンが、第１接続部側に延伸し、該第１接続部の縁よりも長い縁を有する第２接続部を有する基体を準備し、
（ｂ）第１電極及び第２電極を同一面側に備える半導体素子を準備し、
（ｃ）半導体素子を、第１電極が第１接合部材を介して第１配線パターンに対面し、且つ第２電極が第２接合部材を介して第２配線パターンに対面するように、基体上に配置し、
（ｄ）第１接合部材及び第２接合部材を溶融し、第１接続部及び第２接続部の縁による表面張力により、第１接合部材と第１配線パターンとの接合面積が、第２接合部材と第２配線パターンとの接合面積よりも大きくなるように接続することを含む半導体装置の製造方法。

【0041】

工程（ａ）及び（ｂ）では、上述した基体及び半導体素子をそれぞれ準備する。

【0042】

工程（ｃ）では、半導体素子を、半導体素子の第１電極が第１接合部材を介して第１配線パターンに対面するように、かつ第２電極が第２接合部材を介して第２配線パターンに対面するように、基体上に配置する。

【0043】

工程（ｄ）では、第１接合部材及び第２接合部材を溶融する。ここでの溶融方法は、基体自体を加熱する方法、高温雰囲気下に基体及び半導体素子を載置する方法など、当該分野でも公知の方法を利用することができる。温度は、溶融するための温度は、用いる接合部材によって適宜調整することができるが、例えば、１５０〜３００℃程度が好ましく、２２０〜２６０℃程度がより好ましい。溶融に要する時間は特に限定されないが、熱による他の部材の損傷／劣化を防止するために、１０〜９０秒間程度が好ましく、２０〜６０秒間程度がより好ましい。

【0044】

接合部材を溶融させた後、基体及び半導体素子を常温に晒すことが好ましい。これにより、例えば、第２接合部材を、第１接合部材よりも、最大厚みが厚くなるように又は配線パターンとの接合面積が大きくなるように、これら接合部材を固化させることができる。これにより、保護膜より露出した第１半導体層の側面と第２接合部材との最短距離が、保護膜より露出した第１半導体層の側面と第１接合部材との最短距離よりも長くすることができる。つまり、半導体積層体が保護膜によって被覆されずに露出した場合においても、半導体積層体におけるｎ又はｐ型の半導体層を、逆導電型の配線パターンに接触させることなく半導体素子を基体に電気的に接続することができ、短絡が生じない信頼性の高い半導体装置を得ることができる。

【0045】

これにより、半導体積層体が保護膜によって被覆されずに露出し、例えば、図１ＢのＬの方向に半導体素子が傾斜するなどして、露出した半導体積層体の一部が配線パターンに近づくような場合においても、半導体積層体におけるｎ又はｐ型の半導体層を、逆導電型の配線パターンに接触させることなく半導体素子を基体に電気的に接続することができ、短絡が生じない信頼性の高い半導体装置を製造することができる。

【0046】

この第１実施形態の半導体装置及びその製造方法を図面に基づいて、以下に具体的に説明する。
この実施形態の半導体装置１０は、図１Ａ及び１Ｂに示すように、半導体素子として発光素子１が、基体１３上に実装されて構成されている。図１Ａ及び１Ｂにおいては、発光素子１を基体１３上に接続するための接合部材は省略している。

【0047】

発光素子１は、図１Ｃに示したように、ｎ型半導体層３と、発光層４と、ｐ型半導体層５とが順に積層される半導体積層体６と、半導体積層体６の上面、つまりｐ型半導体層５の上面で、ｐ型半導体層５に接続されたｐ電極と、半導体積層体６の上面のｐ型半導体層５の一部が、半導体積層体６の内側において溝状に除去されて、ｎ型半導体層３が露出し、その露出したｎ型半導体層３の上面で、ｎ型半導体層３に接続されるｎ電極とを有する。発光素子１の平面形状は、例えば、一辺６００μｍの略正方形とする。

【0048】

ｎ電極は、ｎ型半導体層３の上面にオーミックコンタクトしたｎ側オーミック電極層７ａと、ｎ側オーミック電極層７ａの一部を被覆した絶縁性の多層構造膜８を介してｎ側オーミック電極層７ａと電気的に接続されるｎ側内部電極層９ａと、ｎ側外部電極層１１ａとからなる。
ｐ電極は、ｐ型半導体層５の上面にオーミックコンタクトしたｐ側オーミック電極層７ｂと、ｐ側オーミック電極層７ｂの一部を被覆した絶縁性の多層構造膜８を介してp側オーミック電極層７ｂと電気的に接続されるｐ側内部電極層９ｂと、ｐ側外部電極層１１ｂからなる。

【0049】

絶縁性の多層構造膜８には貫通孔が複数形成されており、その貫通孔を通じて、ｎ側オーミック電極層７ａとｎ側内部電極層９ａとが電気的に接続されており、p側オーミック電極層７ｂとｐ側内部電極層９ｂとが電気的に接続されている。また、多層構造膜８は、半導体積層体６の側面の一部を被覆し、一部を露出した保護膜として機能する。

【0050】

ｎ側内部電極層９ａ及びｐ側内部電極層９ｂの上には、それぞれｎ側内部電極層９ａ及びｎ側内部電極層９ｂの上に開口１２ａを有する第２絶縁層１２（ＳｉＯ₂、厚み：約１μｍ）が形成されている。この第２絶縁層１２の上には、ｎ側内部電極層９ａ上に配置する開口１２ａを介して、ｎ側内部電極層９ａに接続されたｎ側外部電極層１１ａが形成されている。ｐ側内部電極層９ｂ上に配置する開口１２ａを介して、ｐ側内部電極層９ｂに接続されたｐ側外部電極層１１ｂが形成されている。

【0051】

ｎ側外部電極層１１ａは、ｎ側内部電極層９ａ上から、ｐ型半導体層５の上に配置するｐ側内部電極層９ｂの上にわたって配置している。ｐ側外部電極層１１ｂは、ｐ側内部電極層９ｂ上から、ｎ型半導体層３の上に配置するｎ側内部電極層９ａの上にわたって配置している。
ｎ電極及びｐ電極の上面、つまり、ｎ側外部電極層１１ａ及びｐ側外部電極層１１ｂの上面は、ｐ型半導体層５の表面に対して同等の高さに配置されている。

【0052】

図１Ａ、１Ｂ及び１Ｄに示すように、基体１３は、基材１４の表面に形成された第１配線パターン１５及び第２配線パターン１６を有する。第１配線パターン１５及び第２配線パターン１６には、一対の外部配線１９が接続され、電力が供給される。一対の外部配線１９は、基体１３上に設けられた公知のコネクタ等に接続されていてもよい。また、図１Ｅ及び１Ｆに図１Ｄの点線枠の拡大図を示す。

【0053】

第１配線パターン１５は、第２配線パターン１６側に凸状に延伸する第１接続部１５ａを有し、第２配線パターン１６は、第１接続部１５ａ側に凸状に延伸し、第１接続部１５ａよりも面積の大きい第２接続部１６ａを有する。第１接続部１５ａ及び第２接続部１６ａは、いずれも、平面視が四角形である。

【0054】

第１接続部１５ａの第１配線パターン１５からの延伸する部位の近傍には、第１接続部１５ａの対向する二辺に沿って、凹パターン１５ｂが形成されている。凹パターン１５ｂとは第１配線パターン１５が凹状に形成される部分である。第２接続部１６ａの第２配線パターン１６からの延伸する部位の近傍には、第２接続部１６ａの対向する二辺に沿って、凹パターン１６ｂが形成されている。凹パターン１６ｂとは第２配線パターン１６が凹状に形成される部分である。
第１接続部１５ａと第２接続部１６ａとの面積の差は、第２接続部１６ａの凸状に延伸する延伸長さが第１接続部１５ａよりも長いことにより設定されている。言い換えると、凹パターン１５ｂの長さ（図１Ｂの矢印Ｌ方向の長さ）が、凹パターン１６ｂの長さ（図１Ｂの矢印Ｌ方向の長さ）よりも長いことにより設定されている。

【0055】

図１Ｄに示すように、発光素子１の第１電極は、第１接続部１５ａと対面して第１接合部材１７によって接続されており、第２電極は、第２接続部１６ａと対面して、第１接合部材１７より最大厚みが厚い第２接合部材１８によって接続されている。言い換えると、発光素子１は第２接続部側よりも第１接続部側に近づくように傾斜している。更に、言い換えると、第１接合部材１７と第１配線パターン１５との接合面積が、第２接合部材１８と第２配線パターン１６との接合面積よりも大きい。このような構成により、露出したｎ型半導体層３の側面と第２接合部材１８との最短距離ｓを、露出したｎ型半導体層３の側面と第１接合部材１７との最短距離ｑよりも長く配置することができる（図１Ｅ、１Ｆ）。第１接合部材１７及び第２接合部材１８は、ＳｎＣｕ半田からなり、同量で配置されている。また、第１接合部材１７の最大厚みは、４０μｍであり、第２接合部材１８の最大厚みは６０μｍである。

【0056】

第１接合部材１７及び第２接合部材１８のこのような配置により、発光素子１は、ｎ電極及びｐ電極を備える面の反対面、つまり、基板２の上面が、基体１３表面に対して９．３°傾斜して配置されている。言い換えると、発光素子１は、ｎ電極及びｐ電極を備える面の反対面のｎ電極側が、ｐ電極側よりも基体１３表面に近い。

【0057】

このような半導体装置１０は、以下の製造方法によって形成することができる。
まず、上述した基体１３及び発光素子１をそれぞれ準備する。
次いで、発光素子１を、発光素子１のｎ電極が第１接合部材１７を介して第１配線パターン１５に対面するように、かつｐ電極が第２接合部材１８を介して第２配線パターン１６に対面するように、基体１３上に配置する。

【0058】

その後、第１接合部材１７及び第２接合部材１８をリフローにより溶融する。そのために、２４０℃に加熱したリフロー炉に基体１３上に配置した発光素子１を挿入し、３０秒間維持する。その後、リフロー炉から基体１３を取り出すことにより、第１接合部材１７を、第２接合部材１８よりも、最大厚みが厚くなるように、また、第２配線パターン１６表面への広がり面積（つまり、接合面積）が、第１配線パターン１５よりも大きくなるように、これら第１接合部材１７及び第２接合部材１８を固化させることができる。

【0059】

〔第２実施形態〕
この第２実施形態の半導体装置２０は、図２に示すように、第１配線パターン２５及び第２配線パターン２６において、四角形状に突出させるのみのシンプルな形状で、第１接続部２５ａ及び第２接続部２６ａを形成した以外、実施形態１の半導体装置１０と同様の構成を有する。
この半導体装置２０においても、半導体装置１０と同様の効果を有する。

【産業上の利用可能性】

【0060】

本発明の実施形態に係る半導体装置の製造方法は、小型で軽量であって、且つ、光取り出し効率の高い半導体装置や、コントラストに優れた半導体装置を容易に得ることができる。これらの半導体装置は、各種表示装置、照明器具、ディスプレイ、液晶ディスプレイのバックライト光源、デジタルビデオカメラ、ファクシミリ、コピー機、スキャナ等における画像読取装置、プロジェクタ装置等の種々の装置に広範に利用することができる。

【符号の説明】

【0061】

１ 発光素子（半導体素子）
２ 基板
３ ｎ型半導体層（第１半導体層）
４ 発光層
５ ｐ型半導体層（第２半導体層）
６ 半導体積層体
７ａ ｎ側オーミック電極層
７ｂ ｐ側オーミック電極層
８ 多層構造膜
９ａ ｎ側内部電極層
９ｂ ｐ側内部電極層
９ 内部電極層
１０ 半導体装置
１１ａ ｎ側外部電極層
１１ｂ ｐ側外部電極層
１２ 第２絶縁層（保護膜）
１３ 基体
１４ 基材
１５ 第１配線パターン
１５ａ 第１接続部
１５ｂ 凹パターン
１６ 第２配線パターン
１６ａ 第２接続部
１６ｂ 凹パターン
１７ 第１接合部材
１８ 第２接合部材
１９ 外部配線

【図1A】

【図1B】

【図1E】

【図1F】

【図2】

【図1C】

【図1D】