特開 2017-200058 半導体装置、映像表示システムおよび映像信号出力方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2017-200058(P2017-200058A)

(43)【公開日】2017年11月2日

(54)【発明の名称】半導体装置、映像表示システムおよび映像信号出力方法

(51)【国際特許分類】

   H04N 5/262 20060101AFI20171006BHJP

   H04N 5/04 20060101ALI20171006BHJP

   G09G 5/00 20060101ALI20171006BHJP

【ＦＩ】

   H04N5/262

   H04N5/04 Z

   G09G5/00 530T

   G09G5/00 510X

   G09G5/00 520T

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

【全頁数】17

(21)【出願番号】特願2016-89657(P2016-89657)

(22)【出願日】2016年4月27日

(71)【出願人】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】100079049

【弁理士】

【氏名又は名称】中島 淳

(74)【代理人】

【識別番号】100084995

【弁理士】

【氏名又は名称】加藤 和詳

(74)【代理人】

【識別番号】100099025

【弁理士】

【氏名又は名称】福田 浩志

(72)【発明者】

【氏名】前田 周作

【テーマコード（参考）】

5C020

5C023

5C182

【Ｆターム（参考）】

5C020AA31

5C023AA06

5C023AA21

5C023BA09

5C023CA08

5C023DA06

5C023EA15

5C182AB15

5C182AB25

5C182AC35

5C182BA14

5C182BC02

5C182BC03

5C182BC05

5C182CA01

5C182CA02

5C182CA12

5C182CB23

5C182DA12

5C182DA13

5C182DA22

5C182DA33

(57)【要約】

【課題】映像信号の切り替え時における映像の乱れを抑制する。
【解決手段】選択部は、入力された複数の映像信号のうちのいずれか１つを切り替え可能に選択し、選択した映像信号を出力する。クロック信号出力部は、複数の映像信号の各々に対応する複数のクロック信号のうち、選択部によって選択される映像信号に対応するクロック信号を出力する。マスキング部は、複数の映像信号の各々に対応する複数の同期信号のうち、選択部によって選択される映像信号に対応する同期信号に対して、選択部における映像信号の選択の切り替えに応じてクロック信号出力部から出力されるクロック信号が切り替わる時点から所定期間に亘りマスキングするマスキング処理を施す。選択部は、選択した映像信号を、選択した映像信号に対応し且つマスキング処理が施された同期信号に同期して出力する。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力された複数の映像信号のうちのいずれか１つを切り替え可能に選択し、選択した映像信号を出力する選択部と、
前記複数の映像信号の各々に対応する複数のクロック信号のうち、前記選択部によって選択される映像信号に対応するクロック信号を出力するクロック信号出力部と、
前記複数の映像信号の各々に対応する複数の同期信号のうち、前記選択部によって選択される映像信号に対応する同期信号に対して、前記選択部における映像信号の選択の切り替えに応じて前記クロック信号出力部から出力されるクロック信号が切り替わる時点から所定期間に亘りマスキングするマスキング処理を施すマスキング部と、
を含み、
前記選択部は、選択した映像信号を、選択した映像信号に対応し且つ前記マスキング処理が施された同期信号に同期して出力する
半導体装置。

【請求項2】

前記複数の映像信号のうち選択すべき映像信号を示す選択信号を生成する選択信号生成部を更に含み、
前記選択部は、前記選択信号に基づいて前記複数の映像信号のうちのいずれか１つを選択する
請求項１に記載の半導体装置。

【請求項3】

前記マスキング部は、入力されるパルス信号のパルス数をカウントするカウンタを含み、前記クロック信号出力部から出力されるクロック信号の切り替わり時点から前記カウンタのカウント値が所定値に達するまでの間、前記選択部によって選択される映像信号に対応する同期信号をマスキングする
請求項１または請求項２に記載の半導体装置。

【請求項4】

前記パルス信号は、前記複数の映像信号のいずれかに対応する水平同期信号である
請求項３に記載の半導体装置。

【請求項5】

前記マスキング部は、外部から供給される外部信号に基づいて前記選択部によって選択される映像信号に対応する同期信号をマスキングする
請求項１または請求項２に記載の半導体装置。

【請求項6】

前記選択部は、前記選択信号の信号レベルの遷移に応じて選択する映像信号を切り替える場合に、前記選択信号の信号レベルの遷移が生じた後の切り替え前の映像信号のフレーム期間の終了時点まで前記切り替え前の映像信号を出力し、その後、切り替え後の映像信号を、前記切り替え後の映像信号に対応する同期信号に同期して出力する
請求項２に記載の半導体装置。

【請求項7】

前記選択部は、前記切り替え前の映像信号の出力終了時点から前記切り替え後の映像信号の出力開始時点まで映像信号の出力を停止させる
請求項６に記載の半導体装置。

【請求項8】

請求項１から請求項７のいずれか１項に記載の半導体装置と、
前記複数の映像信号のうち前記選択部によって選択された映像信号に応じた映像を表示する表示部と、
を含む映像表示システム。

【請求項9】

前記表示部は、
前記クロック信号出力部から出力されるクロック信号が入力され、入力されたクロック信号に位相同期した位相同期信号を生成する位相同期信号生成部と、
前記位相同期信号に同期して前記選択部によって選択された映像信号に所定の処理を施す信号処理部と、
を含む
請求項８に記載の映像表示システム。

【請求項10】

前記信号処理部は、シリアルデータとして入力される映像信号をパラレルデータに変換する
請求項９に記載の映像表示システム。

【請求項11】

入力された複数の映像信号のうちのいずれか１つを切り替え可能に選択し、選択した映像信号を出力するとともに、前記複数の映像信号の各々に対応する複数のクロック信号のうち、選択される映像信号に対応するクロック信号を出力する映像信号出力方法であって、
前記複数の映像信号の各々に対応する複数の同期信号のうち、選択される映像信号に対応する同期信号に対して、前記映像信号の選択の切り替えに応じて出力される前記クロック信号が切り替わる時点から所定期間に亘りマスキングするマスキング処理を施し、
選択した映像信号を、選択した映像信号に対応し且つ前記マスキング処理が施された同期信号に同期して出力する
映像信号出力方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は半導体装置、映像表示システムおよび映像信号出力方法に関する。

【背景技術】

【0002】

複数の映像のうちのいずれかを選択して表示する技術として以下のものが知られている。例えば、特許文献１には、複数の入力ビデオ信号を切り替えて１つのビデオ信号を出力するビデオ信号切り替え回路が記載されている。このビデオ信号切り替え回路は、複数の入力ビデオ信号からセレクト信号により一つの入力ビデオ信号を出力するマルチプレクサと、元の入力ビデオ信号の垂直同期信号を検出する検出回路と、入力ビデオ切り替え信号に基づいて元の入力ビデオ信号の垂直同期信号に同期してセレクト信号を出力する切替信号発生回路と、を備える。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平１０−１７３９９５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

カーナビゲーションシステム等の映像表示システムにおいては、ディスプレイの高解像度化に伴い、ディスプレイコントローラとディスプレイとの間の通信をＬＶＤＳ（Low Voltage Differential Signaling）等の高速シリアル通信によって行うものが主流になりつつある。このようなシステムにおいては、ディスプレイコントローラにおいて、映像信号をパラレルデータからシリアルデータに変換してディスプレイに供給する。

【0005】

一方、ディスプレイは、ディスプレイコントローラから供給されるシリアルデータの映像信号をパラレルデータに変換するシリアル／パラレル変換部を有する。また、ディスプレイには、ディスプレイコントローラから映像信号とともに当該映像信号に対応するクロック信号が供給される。ディスプレイは、このクロック信号に位相同期した位相同期信号を生成するＰＬＬ（Phase Locked Loop）回路を有する。シリアル／パラレル変換部は、ＰＬＬ回路によって生成された位相同期信号に同期してデータ変換処理を行う。

【0006】

ディスプレイコントローラから供給される映像信号が切り替わる場合には、クロック信号も切り替え後の映像信号に対応したものに切り替わる。この場合、ＰＬＬ回路では、切り替え後のクロック信号に位相同期した位相同期信号を生成するが、ＰＬＬ回路がロック状態となって位相同期信号が安定化するまでにはある程度の時間を要する。映像信号の切り替えに伴うクロック信号の切り替わり後、ＰＬＬ回路から出力される位相同期信号が安定化するまでの安定化期間においては、シリアル／パラレル変換部は、適正な処理ができず、ディスプレイに表示される映像に乱れが生じる場合がある。

【0007】

本発明は、上記した点に鑑みてなされたものであり、映像信号の切り替え時における映像の乱れを抑制することを目的とする。

【課題を解決するための手段】

【0008】

本発明に係る半導体装置は、入力された複数の映像信号のうちのいずれか１つを切り替え可能に選択し、選択した映像信号を出力する選択部と、前記複数の映像信号の各々に対応する複数のクロック信号のうち、前記選択部によって選択される映像信号に対応するクロック信号を出力するクロック信号出力部と、前記複数の映像信号の各々に対応する複数の同期信号のうち、前記選択部によって選択される映像信号に対応する同期信号に対して、前記選択部における映像信号の選択の切り替えに応じて前記クロック信号出力部から出力されるクロック信号が切り替わる時点から所定期間に亘りマスキングするマスキング処理を施すマスキング部と、を含み、前記選択部は、選択した映像信号を、選択した映像信号に対応し且つ前記マスキング処理が施された同期信号に同期して出力する。

【0009】

本発明に係る映像表示システムは、前記半導体装置と、前記複数の映像信号のうち前記選択部によって選択された映像信号に応じた映像を表示する表示部と、を含む。

【0010】

本発明に係る映像信号出力方法は、入力された複数の映像信号のうちのいずれか１つを切り替え可能に選択し、選択した映像信号を出力するとともに、前記複数の映像信号の各々に対応する複数のクロック信号のうち、選択される映像信号に対応するクロック信号を出力する映像信号出力方法であって、前記複数の映像信号の各々に対応する複数の同期信号のうち、選択される映像信号に対応する同期信号に対して、前記映像信号の選択の切り替えに応じて出力される前記クロック信号が切り替わる時点から所定期間に亘りマスキングするマスキング処理を施し、選択した映像信号を、選択した映像信号に対応し且つ前記マスキング処理が施された同期信号に同期して出力することを含む。

【発明の効果】

【0011】

本発明によれば、映像切り替え時における映像の乱れを抑制することが可能となる。

【図面の簡単な説明】

【0012】

【図1】本発明の実施形態に係る映像表示システムおよび半導体装置の構成を示すブロック図である。

【図2】本発明の実施形態に係るスケーリング処理部の構成を示すブロック図である。

【図3】本発明の実施形態に係る画質調整部の構成を示すブロック図である。

【図4】本発明の実施形態に係る半導体装置およびディスプレイの動作の一例を示すタイミングチャートである。

【図5】比較例に係る映像表示システムおよび半導体装置の構成を示すブロック図である。

【図6】比較例に係る半導体装置およびディスプレイの動作の一例を示すタイミングチャートである。

【図7】本発明の他の実施形態に係る映像表示システムおよび半導体装置の構成を示すブロック図である。

【図8】本発明の他の実施形態に係る半導体装置およびディスプレイの動作の一例を示すタイミングチャートである。

【発明を実施するための形態】

【0013】

以下、本発明の実施形態の一例を図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与し、重複する説明は適宜省略する。

【0014】

[第１の実施形態]
図１は、本発明の第１の実施形態に係る半導体装置１００を含む映像表示システム１の構成を示すブロック図である。映像表示システム１は、半導体装置１００、ディスプレイ２００およびシステム制御部３００を含んで構成されている。半導体装置１００は、システム制御部３００による制御の下で、ディスプレイ２００に表示させる映像の選択、スケーリング処理および画質調整等を行うディスプレイコントローラである。半導体装置１００から出力される各信号は、ＬＶＤＳ等の高速シリアル通信によってディスプレイ２００に伝送される。

【0015】

半導体装置１００は、ビデオデコーダ１１、スケーリング処理部１３、画質調整部１５、パラレルシリアル変換部１６（以下、Ｐ／Ｓ変換部１６と表記する）、選択信号生成部１７、第１のセレクタ１４、第２のセレクタ１２、クロック信号出力部１８、マスキング部２０、映像信号入力端子３１、３２、映像信号出力端子３３、クロック信号出力端子３６、垂直同期信号出力端子３４および水平同期信号出力端子３５を含んで構成されている。

【0016】

映像信号入力端子３１、３２には、半導体装置１００の外部から映像信号が入力される。本実施形態において、映像信号入力端子３１にはデジタル映像信号である第１の映像信号Ｓ_Ｖ１が入力され、映像信号入力端子３２にはアナログ映像信号である第２の映像信号Ｓ_Ｖ２が入力される。また、半導体装置１００には、第１の映像信号Ｓ_Ｖ１に対応する第１の垂直同期信号Ｓ_Ｓ１および第２の映像信号Ｓ_Ｖ２に対応する第２の垂直同期信号Ｓ_Ｓ２が入力される。

【0017】

映像表示システム１が、例えば、カーナビゲーションシステムに搭載される場合、第１の映像信号Ｓ_Ｖ１は、地図映像を含むナビゲーション映像に対応するものであってもよく、第２の映像信号Ｓ_Ｖ２は、バックモニタを構成するカメラによって撮影された映像に対応するものであってもよい。

【0018】

ビデオデコーダ１１は、アナログ映像信号である第２の映像信号Ｓ_Ｖ２をデジタル信号に変換する。なお、第２の映像信号Ｓ_Ｖ２が、映像信号と同期信号とが合成されたコンポジット映像信号である場合、ビデオデコーダ１１によって映像信号と同期信号とが分離される。

【0019】

第２のセレクタ１２には、第１の映像信号Ｓ_Ｖ１、第１の垂直同期信号Ｓ_Ｓ１、ビデオデコーダ１１によってデジタル信号に変換された第２の映像信号Ｓ_Ｖ２、および第２の垂直同期信号Ｓ_Ｓ２が入力される。また、第２のセレクタ１２には、選択信号生成部１７によって生成された、映像信号の選択指令を含む第２の選択信号ａ２が入力される。第２のセレクタ１２は、第２の選択信号ａ２に基づいて、第１の映像信号Ｓ_Ｖ１およびデジタル信号に変換された第２の映像信号Ｓ_Ｖ２のうちの一方を選択する。第２のセレクタ１２は、選択した映像信号を、選択した映像信号に対応する垂直同期信号に同期して出力する。例えば、第２のセレクタ１２は、選択信号ａ２に基づいて第１の映像信号Ｓ_Ｖ１を選択した場合には、第１の映像信号Ｓ_Ｖ１に対応する第１の垂直同期信号Ｓ_Ｓ１に同期して、第１の映像信号Ｓ_Ｖ１を出力する。

【0020】

スケーリング処理部１３は、第２のセレクタ１２から出力された映像信号に対して、当該映像信号に基づく映像のサイズをディスプレイ２００のサイズに適合させるスケーリング処理を行う。

【0021】

図２は、スケーリング処理部１３の構成を示すブロック図である。スケーリング処理部１３は、スケーリング処理回路１３２および複数のレジスタ１３１ａ〜１３１ｅを含んで構成されている。スケーリング処理回路１３２は、レジスタ１３１ａ〜１３１ｅに保持された設定値に応じたスケーリング処理を入力された映像信号に対して行う。レジスタ１３１ａ〜１３１ｅは、スケーリング処理のための設定値ｃ２を書き換え可能に保持する記憶部である。レジスタ１３１ａ〜１３１ｅに保持される設定値ｃ２は、半導体装置１００の外部に設けられたシステム制御部３００から供給される。

【0022】

半導体装置１００から出力される映像信号（以下出力映像信号という）が切り替わる場合、スケーリング処理部１３のレジスタ１３１ａ〜１３１ｅに保持される設定値ｃ２が書き換えられることにより、スケーリング処理部１３の設定変更が行われる。例えば、出力映像信号が、第２の映像信号Ｓ_Ｖ２から第１の映像信号Ｓ_Ｖ１に切り替わる場合、スケーリング処理部１３のレジスタ１３１ａ〜１３１ｅに保持される設定値ｃ２は、切り替え前の第２の映像信号Ｓ_Ｖ２に対応する設定値から、切り替え後の第１の映像信号Ｓ_Ｖ１に対応する設定値に書き換えられる。

【0023】

第１のセレクタ１４には、スケーリング処理が施されていない第１の映像信号Ｓ_Ｖ１、スケーリング処理部１３においてスケーリング処理が施された第１または第２の映像信号、第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２が入力される。また、第１のセレクタ１４には、選択信号生成部１７によって生成された、映像信号の選択指令を含む第１の選択信号ａ１が入力される。なお、第１のセレクタ１４に入力される第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２は、マスキング部２０から供給される。第１のセレクタ１４は、第１の選択信号ａ１に基づいて、入力された２つの映像信号のうちの一方を選択する。第１のセレクタ１４は、選択した映像信号を、選択した映像信号に対応する垂直同期信号に同期して出力する。例えば、第１のセレクタ１４は、選択信号ａ１に基づいてスケーリング処理が施されていない第１の映像信号Ｓ_Ｖ１を選択した場合には、第１の垂直同期信号Ｓ_Ｓ１に同期して、第１の映像信号Ｓ_Ｖ１を出力する。

【0024】

画質調整部１５は、第１のセレクタ１４から出力された映像信号に対してコントラスト調整、オフセット調整、ガンマ補正等の画質調整を行う。図３は、画質調整部１５の構成を示すブロック図である。画質調整部１５は、画質調整回路１５２および複数のレジスタ１５１ａ〜１５１ｅを含んで構成されている。画質調整回路１５２は、レジスタ１５１ａ〜１５１ｅに保持された設定値に応じた画質調整処理を、入力された映像信号に対して行う。レジスタ１５１ａ〜１５１ｅは、画質調整のための設定値ｃ１を書き換え可能に保持する記憶部である。より具体的には、レジスタ１５１ａ〜１５１ｅは、コントラスト、オフセット、ガンマ補正等の画質調整項目毎の設定値を保持する。レジスタ１５１ａ〜１５１ｅに保持される設定値ｃ１は、半導体装置１００の外部に設けられたシステム制御部３００から供給される。

【0025】

半導体装置１００において、出力映像信号が切り替わる場合、画質調整部１５のレジスタ１５１ａ〜１５１ｅに保持される設定値ｃ１が書き換えられることにより、画質調整部１５の設定変更が行われる。例えば、出力映像信号が、第２の映像信号Ｓ_Ｖ２から第１の映像信号Ｓ_Ｖ１に切り替わる場合、画質調整部１５のレジスタ１５１ａ〜１５１ｅに保持される設定値ｃ１は、切り替え前の第２の映像信号Ｓ_Ｖ２に対応する設定値から、切り替え後の第１の映像信号Ｓ_Ｖ１に対応する設定値に書き換えられる。

【0026】

Ｐ／Ｓ変換部１６は、画質調整部１５によって画質調整がなされたパラレルデータである映像信号を、シリアルデータに変換して出力する。Ｐ／Ｓ変換部１６から出力された映像信号は、映像信号出力端子３３から半導体装置１００の外部に出力され、ディスプレイ２００に供給される。また、映像信号出力端子３３から出力される映像信号に対応する垂直同期信号Ｓ_Ｓ１、Ｓ_Ｓ２および水平同期信号Ｓ_Ｈ１、Ｓ_Ｈ２は、それぞれ垂直同期信号出力端子３４および水平同期信号出力端子３５から半導体装置１００の外部に出力され、ディスプレイ２００に供給される。

【0027】

選択信号生成部１７は、第１のセレクタ１４および第２のセレクタ１２において選択すべき映像信号の選択指令を含む第１の選択信号ａ１および第２の選択信号ａ２を生成する。例えば、第１の映像信号Ｓ_Ｖ１に基づく映像をディスプレイ２００に表示させる場合において、第１の映像信号Ｓ_Ｖ１に基づく映像のサイズが、ディスプレイ２００のサイズに適合している場合には、選択信号生成部１７は、第１のセレクタ１４に直接入力された第１の映像信号Ｓ_Ｖ１を選択する第１の選択信号ａ１を生成する。一方、第１の映像信号Ｓ_Ｖ１に基づく映像をディスプレイ２００に表示させる場合において、当該映像のサイズが、ディスプレイ２００のサイズに適合していない場合には、選択信号生成部１７は、第２のセレクタ１２に入力された第１の映像信号Ｓ_Ｖ１を選択する第２の選択信号ａ２を生成するとともに、第１のセレクタ１４に入力された、スケーリング処理が施された第１の映像信号Ｓ_Ｖ１を選択する第１の選択信号ａ１を生成する。また、第２の映像信号Ｓ_Ｖ２に基づく映像をディスプレイ２００に表示させる場合には、選択信号生成部１７は、第２のセレクタ１２に入力された第２の映像信号Ｓ_Ｖ２を選択する第２の選択信号ａ２を生成するとともに、第１のセレクタ１４に入力された、スケーリング処理が施された第２の映像信号Ｓ_Ｖ２を選択する第１の選択信号ａ１を生成する。

【0028】

選択信号生成部１７は、レジスタ（図示せず）を含み、該レジスタに保持された設定値に応じて第１の選択信号ａ１および第２の選択信号ａ２を生成する。該レジスタに保持される設定値は、半導体装置１００の外部に設けられたシステム制御部３００から供給される。なお、第１の選択信号ａ１および第２の選択信号ａ２は、第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２とは非同期である。

【0029】

クロック信号出力部１８には、第１の映像信号Ｓ_Ｖ１に対応した第１のクロック信号Ｓ_Ｃ１および第２の映像信号Ｓ_Ｖ２に対応した第２のクロック信号Ｓ_Ｃ２が入力される。また、クロック信号出力部１８には、第１の垂直同期信号Ｓ_Ｓ１、第２の垂直同期信号Ｓ_Ｓ２および第１の選択信号ａ１が入力される。クロック信号出力部１８は、第１の選択信号ａ１に基づいて、入力された２つのクロック信号のうちの一方を選択し、選択したクロック信号を、第１の垂直同期信号Ｓ_Ｓ１または第２の垂直同期信号Ｓ_Ｓ２に同期して出力する。クロック信号出力部１８は、第１のセレクタ１４によって選択される映像信号に対応するクロック信号を選択する。クロック信号出力部１８は、第１のセレクタ１４における映像信号の選択の切り替りに応じて、出力するクロック信号を切り替え後の映像信号に対応するクロック信号に切り替える。本実施形態において、クロック信号出力部１８は、第１の選択信号ａ１のレベル遷移が生じた直後の切り替え前の映像信号に対応する垂直同期信号の立ち上がりのタイミングで、出力するクロック信号を切り替え後の映像信号に対応するクロック信号に切り替える。第１のクロック信号Ｓ_Ｃ１および第２のクロック信号Ｓ_Ｃ２のうち、クロック信号出力部１８から出力されたクロック信号は、クロック信号出力端子３６から半導体装置１００の外部に出力され、ディスプレイ２００に供給される。

【0030】

マスキング部２０には、第１の垂直同期信号Ｓ_Ｓ１、第２の垂直同期信号Ｓ_Ｓ２、第１の水平同期信号Ｓ_Ｈ１および第２の水平同期信号Ｓ_Ｈ２が入力される。なお、第１の水平同期信号Ｓ_Ｈ１は、第１の映像信号Ｓ_Ｖ１に対応し、第２の水平同期信号Ｓ_Ｈ２は、第２の映像信号Ｓ_Ｖ２に対応する。マスキング部２０は、第１のセレクタ１４によって選択される映像信号が切り替わる場合に、第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２を所定期間に亘ってマスキングし、マスキングした第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２を出力する。マスキング部２０によってマスキング処理された第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２は、第１のセレクタ１４に供給される。

【0031】

なお、本実施形態では、マスキング部２０によって第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２の双方にマスキング処理を施す場合を例示しているが、第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２のうち、少なくとも切り替え後の映像信号に対応する垂直同期信号に対してマスキング処理を施すようにすればよい。例えば、第１のセレクタ１４によって選択される映像信号が第２の映像信号Ｓ_Ｖ２から第１の映像信号Ｓ_Ｖ１に切り替わる場合には、マスキング部２０は、切り替え後の第１の垂直同期信号Ｓ_Ｓ１に対してマスキング処理を施せばよい。

【0032】

マスキング部２０は、カウンタ２１およびマスキング処理部２２を含んで構成されている。カウンタ２１は、映像信号の切り替えを示す第１の選択信号ａ１のレベル遷移が生じた直後の切り替え前の映像信号に対応する垂直同期信号の立ち上がりのタイミングで、入力される第１の水平同期信号Ｓ_Ｈ１または第２の水平同期信号Ｓ_Ｈ２のパルス数のカウントを開始する。すなわち、カウンタ２１がカウントを開始するタイミングは、映像信号の切り替えに応じてクロック信号出力部１８から出力されるクロック信号が切り替わるタイミングと一致している。カウンタ２１は、カウントを開始してからカウント値が所定値に達するまでの期間ハイレベルを呈し、それ以外の期間はローレベルを呈するマスキング信号Ｓ_Ｍを出力し、これをマスキング処理部２２に供給する。なお、カウンタ２１がカウントする信号は、水平同期信号Ｓ_Ｈ１およびＳ_Ｈ２のいずれであってもよい。

【0033】

マスキング処理部２２は、マスキング信号Ｓ_Ｍがハイレベルを呈する期間に亘って、入力された第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２に対してマスキング処理を施し、マスキング処理を施した第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２を第１のセレクタ１４に供給する。マスキング処理が施された期間（以下、マスキング期間と称する）においては、第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２に生じたレベル遷移は無効となる。従って、第１のセレクタ１４は、マスキング期間においては、垂直同期信号に同期して切り替え後の映像信号を出力することができなくなる。

【0034】

映像信号出力端子３３からは、第１の映像信号Ｓ_Ｖ１および第２の映像信号Ｓ_Ｖ２のうち、第１のセレクタ１４および第２のセレクタ１２によって選択された映像信号が出力される。垂直同期信号出力端子３４からは、第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２のうち、第１のセレクタ１４および第２のセレクタ１２によって選択された映像信号に対応し且つマスキング部２０によるマスキング処理が施された垂直同期信号が出力される。水平同期信号出力端子３５からは、第１の水平同期信号Ｓ_Ｈ１および第２の水平同期信号Ｓ_Ｈ２のうち、第１のセレクタ１４および第２のセレクタ１２によって選択された映像信号に対応する水平同期信号が出力される。クロック信号出力端子３６からは、第１のクロック信号Ｓ_Ｃ１および第２のクロック信号Ｓ_Ｃ２のうち、第１のセレクタ１４および第２のセレクタ１２によって選択された映像信号に対応するクロック信号が出力される。

【0035】

ディスプレイ２００は、ＰＬＬ回路２０１およびシリアル／パラレル変換部２０２（以下Ｓ／Ｐ変換部２０２と表記する）を有する。ＰＬＬ回路２０１には、クロック信号出力部１８から出力された第１のクロック信号Ｓ_Ｃ１または第２のクロック信号Ｓ_Ｃ２が入力される。ＰＬＬ回路２０１は、入力された第１のクロック信号Ｓ_Ｃ１または第２のクロック信号Ｓ_Ｃ２に位相同期した位相同期信号Ｓ_ＰＬＬを生成し、これをＳ／Ｐ変換部２０２に供給する。

【0036】

Ｓ／Ｐ変換部２０２には、Ｐ／Ｓ変換部１６から出力されたシリアルデータ形式の第１の映像信号Ｓ_Ｖ１または第２の映像信号Ｓ_Ｖ２が入力される。Ｓ／Ｐ変換部２０２は、入力されたシリアルデータ形式の第１の映像信号Ｓ_Ｖ１または第２の映像信号Ｓ_Ｖ２をパラレルデータに変換する。Ｓ／Ｐ変換部２０２は、ＰＬＬ回路２０１から供給される位相同期信号Ｓ_ＰＬＬに同期してデータ変換処理を行う。Ｓ／Ｐ変換部２０２において、第１の映像信号Ｓ_Ｖ１に対してデータ変換処理が行われる場合には、第１のクロック信号Ｓ_Ｃ１に位相同期した位相同期信号Ｓ_ＰＬＬが用いられ、第２の映像信号Ｓ_Ｖ２に対してデータ変換処理が行われる場合には、第２のクロック信号Ｓ_Ｃ２に位相同期した位相同期信号Ｓ_ＰＬＬが用いられる。ディスプレイ２００は、Ｓ／Ｐ変換部２０２によってパラレルデータに変換された第１の映像信号Ｓ_Ｖ１または第２の映像信号Ｓ_Ｖ２に基づく映像を表示画面に表示させる。

【0037】

図４は、半導体装置１００およびディスプレイ２００の動作の一例を示すタイミングチャートである。図４には、第１の垂直同期信号Ｓ_Ｓ１、第２の垂直同期信号Ｓ_Ｓ２、第１の選択信号ａ１、マスキング信号Ｓ_Ｍ、半導体装置１００から出力される垂直同期信号（以下、出力垂直同期信号という）、出力映像信号、半導体装置１００から出力されるクロック信号（以下、出力クロック信号という）、位相同期信号Ｓ_ＰＬＬの素性、およびディスプレイ２００の表示映像についての時間推移の一例が示されている。図４には、一例として、出力映像信号を、第２の映像信号Ｓ_Ｖ２から第１の映像信号Ｓ_Ｖ１に切り替える場合の動作が示されており、以下では、この場合を例に説明する。

【0038】

第１のセレクタ１４は、第１の選択信号ａ１の信号レベルの遷移を検出すると、第１の選択信号ａ１の信号レベルが遷移した直後における、切り替え前の第２の映像信号Ｓ_Ｖ２のフレーム期間の終了時点まで切り替え前の第２の映像信号Ｓ_Ｖ２の出力を継続する。なお、第２の映像信号Ｓ_Ｖ２のフレーム期間の終了時点は、第２の垂直同期信号Ｓ_Ｓ２によって検出することが可能である。第１のセレクタ１４は、切り替え前の第２の映像信号Ｓ_Ｖ２のフレーム期間が終了した後、切り替え後の第１の映像信号Ｓ_Ｖ１を、これに対応する第１の垂直同期信号Ｓ_Ｓ１に同期して出力する。このように、第１のセレクタ１４は、第１の選択信号ａ１に基づいて選択する映像信号を切り替える場合に、切り替え前の映像信号の出力終了のタイミングを、切り替え前の映像信号に対応する垂直同期信号に同期させ、切り替え後の映像信号の出力の開始のタイミングを、切り替え後の映像信号に対応する垂直同期信号に同期させる。

【0039】

第１の垂直同期信号Ｓ_Ｓ１と、第２の垂直同期信号Ｓ_Ｓ２とは非同期であるため、第１のセレクタ１４の動作を、上記のように、第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２に同期させた場合には、切り替え前の第２の映像信号Ｓ_Ｖ２の出力終了時点と、切り替え後の第１の映像信号Ｓ_Ｖ１の出力開始時点とが不一致となる。第１のセレクタ１４は、切り替え前の第２の映像信号Ｓ_Ｖ２の出力終了時点から切り替え後の第１の映像信号Ｓ_Ｖ１の出力開始時点までの間、映像信号の出力を停止させる。

【0040】

第１のセレクタ１４から出力された第１の映像信号Ｓ_Ｖ１は、画質調整部１５およびＰ／Ｓ変換部１６を経由してディスプレイ２００に供給される。また、切り替え後の第１の映像信号Ｓ_Ｖ１に対応する第１の垂直同期信号Ｓ_Ｓ１および第１の水平同期信号Ｓ_Ｈ１が、第１の映像信号Ｓ_Ｖ１とともにディスプレイ２００に供給される。

【0041】

一方、クロック信号出力部１８は、第１の選択信号ａ１の信号レベルの遷移を検出すると、第１の選択信号ａ１の信号レベルが遷移した直後における、切り替え前の第２の映像信号Ｓ_Ｖ２に対応する第２の垂直同期信号Ｓ_Ｓ２の立ち上がりのタイミングで、出力クロック信号を第２のクロック信号Ｓ_Ｃ２から第１のクロック信号Ｓ_Ｃ１に切り替える。

【0042】

ディスプレイ２００のＰＬＬ回路２０１は、出力クロック信号の第１のクロック信号Ｓ_Ｃ１への切り替りに応じて、第１のクロック信号Ｓ_Ｃ１に位相同期した位相同期信号Ｓ_ＰＬＬを生成する。しかしながら、ＰＬＬ回路２０１は、切り替え後のクロック信号に対してロック状態となるまでにある程度の時間を要する。すなわち、切り替え後のクロック信号に位相同期した位相同期信号Ｓ_ＰＬＬが安定化するまでの安定化期間を必要とする。ディスプレイ２００のＳ／Ｐ変換部２０２は、第１のクロック信号Ｓ_Ｃ１に位相同期した位相同期信号Ｓ_ＰＬＬに同期して、切り替え後の第１の映像信号Ｓ_Ｖ１のデータ変換処理を行うが、位相同期信号Ｓ_ＰＬＬが安定化するまで、適正なデータ変換処理を行うことができない。

【0043】

カウンタ２１は、第１の選択信号ａ１の信号レベルの遷移を検出すると、第１の選択信号ａ１の信号レベルが遷移した直後における、切り替え前の第２の映像信号Ｓ_Ｖ２に対応する第２の垂直同期信号Ｓ_Ｓ２の立ち上がりのタイミングで、水平同期信号Ｓ_Ｈ１またはＳ_Ｈ２のパルス数のカウントを開始する。カウンタ２１は、カウントを開始してからカウント値が所定値に達するまでの間ハイレベルを呈するマスキング信号Ｓ_Ｍを出力し、これをマスキング処理部２２に供給する。

【0044】

マスキング処理部２２は、マスキング信号Ｓ_Ｍがハイレベルを呈する期間、入力された第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２に対してマスキング処理を施し、マスキング処理を施した第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２を第１のセレクタ１４に供給する。マスキング期間においては、第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２に生じたレベル遷移は無効となる。

【0045】

ここで、マスキング期間の開始時点は、出力クロック信号の切り替わり時点すなわちＰＬＬ回路２０１の安定化期間の開始時点と一致している。一方、マスキング期間の長さは、ＰＬＬ回路２０１の安定化期間と同じか安定化期間よりも長い時間となるように、カウンタ２１のカウント値が設定されている。すなわち、マスキング期間は、ＰＬＬ回路２０１の安定化期間にオーバラップしており、ＰＬＬ回路２０１の安定化期間において、第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２はマスキングされる。従って、第１のセレクタ１４は、ＰＬＬ回路２０１の安定化期間内に映像信号の選択の切り替えを行うことはなく、マスキング期間（ＰＬＬ回路２０１の安定化期間）の後に生じる第１の垂直同期信号Ｓ_Ｓ１の立ち上がりのタイミングで切り替え後の映像信号である第１の映像信号Ｓ_Ｖ１を出力する。従って、ディスプレイ２００のＳ／Ｐ変換部２０２には、ＰＬＬ回路２０１の安定化期間が終了した後に、切り替え後の映像信号である第１の映像信号Ｓ_Ｖ１が入力される。これにより、Ｓ／Ｐ変換部２０２は、切り替え後の第１の映像信号Ｓ_Ｖ１に対して安定化後の位相同期信号Ｓ_ＰＬＬを用いてデータ変換処理を行うことができる。

【0046】

ここで、図５は、比較例に係る半導体装置１００Ｘを含む映像表示システム１Ｘの構成を示すブロック図である。比較例に係る半導体装置１００Ｘは、マスキング部２０を備えていない点が、上記した本発明の実施形態に係る半導体装置１００と異なる。すなわち、比較例に係る半導体装置１００Ｘにおいて、第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２は、マスキング処理が施されることなく第１のセレクタ１４に入力される。

【0047】

図６は、比較例に係る半導体装置１００Ｘおよびディスプレイ２００の動作の一例を示すタイミングチャートである。図６には、一例として、出力映像信号を、第２の映像信号Ｓ_Ｖ２から第１の映像信号Ｓ_Ｖ１に切り替える場合の動作が例示されている。

【0048】

比較例に係る半導体装置１００Ｘによれば、第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２に対してマスキング処理が施されないので、図６に示すように、ＰＬＬ回路２０１の安定化期間内に、出力映像信号が切り替わる場合がある。ＰＬＬ回路２０１の安定化期間内に出力映像信号が切り替ると、ディスプレイ２００のＳ／Ｐ変換部２０２は、安定化前の位相同期信号Ｓ_ＰＬＬを用いてデータ変換処理を行うこととなり、適正な処理ができない場合がある。その結果、出力映像信号の切り替え時に、ディスプレイ２００に表示される映像に乱れが発生するおそれがある。

【0049】

一方、本発明の実施形態に係る半導体装置１００および映像表示システム１によれば、ＰＬＬ回路２０１の安定化期間にオーバラップするマスキング期間において、第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２がマスキングされるので、出力映像信号の切り替えはＰＬＬ回路２０１の安定化期間後に行われる。従って、ディスプレイ２００のＳ／Ｐ変換部２０２において、データ変換処理が開始されるタイミングは、常にＰＬＬ回路２０１の安定化期間後になる。これにより、Ｓ／Ｐ変換部２０２において、安定化前の位相同期信号Ｓ_ＰＬＬを用いてデータ変換処理が行われることはない。従って、本発明の実施形態に係る半導体装置１００および映像表示システム１によれば、出力映像信号の切り替え時に、ディスプレイ２００に表示される映像に乱れが発生することを抑制することができる。

【0050】

また、本実施形態に係る半導体装置１００および映像表示システム１によれば、第１のセレクタ１４が、第１の選択信号ａ１に基づいて、選択する映像信号を切り替える場合に、切り替え後の映像信号を、これに対応する垂直同期信号に同期して出力することで、ディスプレイ２００は、映像信号の切り替え直後から垂直同期信号による同期をとることが可能となり、映像信号の切り替えに伴う映像の乱れを防止することができる。従って、本実施形態に係る半導体装置１００によれば、映像の切り替えを行う際に、乱れた映像を表示させないようにするための映像ミュートを行うことを要しない。

【0051】

また、第１のセレクタ１４は、第１の選択信号ａ１に基づいて、選択する映像信号を切り替える場合に、切り替え前の映像信号のフレーム期間の終了時点まで、切り替え前の映像信号の出力を継続させるので、映像の切り替わりの直前に、切り替え前の映像が部分的に欠落してディスプレイ２００に表示されることを防止できる。

【0052】

なお、第１のセレクタ１４は、切り替え前の映像信号の出力終了時点から切り替え後の映像信号の出力開始時点までの間、映像信号の出力を停止させるが、映像信号の出力停止期間は短期間であり、映像信号の出力が停止される直前の映像が、ディスプレイ２００において残像として表示されるので、映像信号の出力停止に伴う映像の途切れは、ユーザによって認識されにくいものとなっている。なお、切り替え前の映像信号を保持するためのバッファメモリを設け、切り替え前の映像信号の出力終了時点から切り替え後の映像信号の出力開始時点までの間、バッファメモリに保持された切り替え直前の映像信号を読み出してディスプレイ２００に供給してもよい。これにより、映像信号の出力停止期間の発生をなくすことができる。

【0053】

なお、第２のセレクタ１２の動作は、第１のセレクタ１４の動作と同様である。すなわち、第２のセレクタ１２は、第２の選択信号ａ２の信号レベルが遷移した直後における、切り替え前の映像信号のフレーム期間の終了時点まで切り替え前の映像信号の出力を継続する。第２のセレクタ１２は、切り替え前の映像信号のフレーム期間が終了した後、切り替え後の映像信号を、これに対応する垂直同期信号に同期して出力する。すなわち、第２のセレクタ１２は、第２の選択信号ａ２に基づいて選択する映像信号を切り替える場合に、切り替え前の映像信号の出力終了のタイミングを、切り替え前の映像信号に対応する垂直同期信号に同期させ、切り替え後の映像信号の出力開始のタイミングを、切り替え後の映像信号に対応する垂直同期信号に同期させる。

【0054】

なお、本実施形態では、マスキング部２０のカウンタ２１が第１の水平同期信号Ｓ_Ｈ１または第２の水平同期信号Ｓ_Ｈ２のパルス数をカウントしたカウント値によってマスキング期間を定める構成としたが、垂直同期信号よりも高周波数のあらゆるパルス信号を第１の水平同期信号Ｓ_Ｈ１または第２の水平同期信号Ｓ_Ｈ２に代えて用いることも可能である。しかしながら、半導体装置１００は、例えば、ディスプレイ２００に表示させる映像のサイズを決定するスケーリング処理部１３において、水平同期信号をカウントするカウンタを備えている。従って、マスキング部２０において水平同期信号のカウント値を用いてマスキング期間を定めることで、マスキング部２０とスケーリング処理部１３とでカウンタを共有することができ、これによって半導体装置の回路規模および回路面積を小さくすることが可能となる。

【0055】

［第２の実施形態］
図７は、本発明の第２の実施形態に係る半導体装置１００Ａを含む映像表示システム１Ａの構成を示すブロック図である。本実施形態に係る半導体装置１００Ａは、マスキング部２０の構成が上記の第１の実施形態に係る半導体装置１００と異なる。また、本実施形態に係る映像表示システム１Ａにおいて、ディスプレイ２００のＰＬＬ回路２０１は、ＰＬＬ回路２０１がロック状態であること、すなわち、位相同期信号Ｓ_ＰＬＬが安定している場合にハイレベルを呈し、ＰＬＬ回路２０１においてロックが外れていること、すなわち、位相同期信号Ｓ_ＰＬＬが安定していない場合にローレベルを呈するロック検出信号Ｓ_ＬＯＣＫを出力し、これをマスキング部２０に供給する。

【0056】

本実施形態に係る半導体装置１００Ａにおいて、マスキング部２０は、信号生成部２３およびマスキング処理部２２を含んで構成されている。信号生成部２３は、ロック検出信号Ｓ_ＬＯＣＫに基づいてマスキング信号Ｓ_Ｍを生成し、これをマスキング処理部２２に供給する。本実施形態においてマスキング信号Ｓ_Ｍは、ロック検出信号Ｓ_ＬＯＣＫの信号レベルを反転させた信号となる。

【0057】

マスキング処理部２２は、マスキング信号Ｓ_Ｍがハイレベルを呈する期間において、入力された第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２に対してマスキング処理を施し、マスキング処理を施した第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２を第１のセレクタ１４に供給する。マスキング期間においては、第１の垂直同期信号ＳＳ１および第２の垂直同期信号Ｓ_Ｓ２に生じたレベル遷移は無効となる。従って、第１のセレクタ１４は、マスキング期間においては、垂直同期信号に同期して切り替え後の映像信号を出力することができなくなる。

【0058】

図８は、本実施形態に係る半導体装置１００Ａおよびディスプレイ２００の動作の一例を示すタイミングチャートである。図８には、第１の垂直同期信号Ｓ_Ｓ１、第２の垂直同期信号Ｓ_Ｓ２、第１の選択信号ａ１、マスキング信号Ｓ_Ｍ、出力垂直同期信号、出力映像信号、出力クロック信号、位相同期信号Ｓ_ＰＬＬの素性、ロック検出信号Ｓ_ＬＯＣＫおよびディスプレイ２００の表示映像についての時間推移が示されている。図８には、一例として、出力映像信号を、第２の映像信号Ｓ_Ｖ２から第１の映像信号Ｓ_Ｖ１に切り替える場合の動作が示されている。

【0059】

ディスプレイ２００のＰＬＬ回路２０１は、自身がロック状態であるか否かを検出し、自身がロック状態であることを検出した場合に、ハイレベルを呈し、それ以外の場合にはローレベルを呈するロック検出信号Ｓ_ＬＯＣＫを出力する。すなわちロック検出信号Ｓ_ＬＯＣＫは、位相同期信号Ｓ_ＰＬＬが安定化するまでの安定化期間においてローレベルを呈し、位相同期信号Ｓ_ＰＬＬが安定している場合にハイレベルを呈する。ＰＬＬ回路２０１から出力された位相同期信号Ｓ_ＰＬＬは、半導体装置１００Ａの信号生成部２３に供給される。

【0060】

信号生成部２３は、ロック検出信号Ｓ_ＬＯＣＫの信号レベルを反転させたマスキング信号Ｓ_Ｍを生成し、これをマスキング処理部２２に供給する。従って、ＰＬＬ回路２０１の安定化期間において、第１の垂直同期信号Ｓ_Ｓ１および第２の垂直同期信号Ｓ_Ｓ２はマスキングされる。これにより、第１のセレクタ１４は、ＰＬＬ回路２０１の安定化期間内に映像信号の選択の切り替えを行うことはなく、マスキング期間（ＰＬＬ回路２０１の安定化期間）の後に生じる第１の垂直同期信号Ｓ_Ｓ１の立ち上がりのタイミングで切り替え後の映像信号である第１の映像信号Ｓ_Ｖ１を出力する。従って、ディスプレイ２００のＳ／Ｐ変換部２０２には、ＰＬＬ回路２０１の安定化期間が終了した後に、切り替え後の映像信号である第１の映像信号Ｓ_Ｖ１が入力される。これにより、Ｓ／Ｐ変換部２０２は、入力された第１の映像信号Ｓ_Ｖ１に対して安定化後の位相同期信号Ｓ_ＰＬＬに同期してデータ変換処理を行うことができる。これにより、出力映像信号の切り替え時に、ディスプレイ２００に表示される映像に乱れが発生することを抑制することができる。

【0061】

なお、マスキング信号Ｓ_Ｍの立ち上がりのタイミングを、上記の第１の実施形態に係る半導体装置１００と同様、第１の選択信号ａ１の信号レベルが遷移した直後における、切り替え前の映像信号に対応する垂直同期信号Ｓ_Ｓ２の立ち上がりのタイミングに基づいて定めてもよい。また、マスキング信号Ｓ_Ｍおよびロック検出信号Ｓ_ＬＯＣＫの信号レベルは適宜変更することが可能である。

【符号の説明】

【0062】

１、１Ａ、１Ｘ 映像表示システム
１１ ビデオデコーダ
１２ 第２のセレクタ
１３ スケーリング処理部
１４ 第１のセレクタ
１５ 画質調整部
１７ 選択信号生成部
１６ パラレル／シリアル変換部
１８ クロック信号出力部
２０ マスキング部
２１ カウンタ
２２ マスキング処理部
２３ 信号生成部
３１ 第１の映像信号入力端子
３２ 第２の映像信号入力端子
３３ 映像信号出力端子
３４ 垂直同期信号出力端子
３５ 水平同期信号出力端子
３６ クロック信号出力端子
１００、１００Ａ、１００Ｘ 半導体装置
１３１ａ〜１３１ｅ、１５１ａ〜１５１ｅ レジスタ
１３２ スケーリング処理回路
１５２ 画質調整回路
２００ ディスプレイ
２０１ ＰＬＬ回路
２０２ シリアル／パラレル変換部
３００ システム制御部
ａ１ 第１の選択信号
ａ２ 第２の選択信号
ｃ１、ｃ２ 設定値
Ｓ_Ｖ１ 第１の映像信号
Ｓ_Ｖ２ 第２の映像信号
Ｓ_Ｓ１ 第１の垂直同期信号
Ｓ_Ｓ２ 第２の垂直同期信号
Ｓ_Ｈ１ 第１の水平同期信号
Ｓ_Ｈ２ 第２の水平同期信号
Ｓ_Ｃ１ 第１のクロック信号
Ｓ_Ｃ２ 第２のクロック信号
Ｓ_Ｍ マスキング信号
Ｓ_ＰＬＬ 位相同期信号
Ｓ_ＬＯＣＫ ロック検出信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】