技術分野
炭化珪素(SiC)絶縁ゲート型バイポーラトランジスタ(IGBT)、SiC−IGBT用のエピタキシャルウェハ、このエピタキシャルウェハの製造方法及びSiC−IGBTの製造方法
要約特許出願時に添付された[要約書]
【課題】自立エピ膜を用いたIGBTの順方向動作時において、過剰な電子がコレクタ電極近傍に注入されて拡大する積層欠陥の発生を効果的に抑制することができるSiC−IGBTを提供する。 【解決手段】SiC−IGBTは、p型のコレクタ層(p型バッファ層2)と、コレクタ層の上に設けられたn- 型耐圧維持層4と、n- 型耐圧維持層4の上に設けられたp型ベース領域(p型第2ベース領域6a,6b)と、p型ベース領域の上部に設けられたn+ 型エミッタ領域8a,8bと、耐圧維持層4の上部に設けられたゲート絶縁膜10と、ゲート絶縁膜19の上に設けられたゲート電極11と、を備える。p型バッファ層2は、厚みt1が5μm以上、20μm以下であり、Alが5×1017 cm-3 以上、5×1018 cm-3 以下の不純物濃度で、かつ、Bが2×1016 cm-3 以上、5×1017 cm-3 未満の不純物濃度で添加されている。 【選択図】図1
発明が解決しようとする課題[発明の詳細な説明]から抜粋
本発明はした問題に着目して為されたものであって、自立エピ膜を用いたIGBTの順方向動作時において、過剰な電子がコレクタ電極近傍に注入されて拡大する積層欠陥の発生を効果的に抑制することができる炭化珪素エピタキシャルウェハ、このエピタキシャルウェハを用いた炭化珪素絶縁ゲート型バイポーラトランジスタ、炭化珪素エピタキシャルウェハの製造方法及び炭化珪素絶縁ゲート型バイポーラトランジスタの製造方法を提供することを目的とする。
課題を解決するための手段[発明の詳細な説明]から抜粋
課題を解決するために、本発明に係る炭化珪素絶縁ゲート型バイポーラトランジスタのある態様は、(a)炭化珪素からなり、厚みが5μm以上、20μm以下で設けられ、アルミニウムが5×1017cm-3以上、5×1018cm-3以下の不純物濃度で添加されると共に、ボロンが2×1016cm-3以上、5×1017cm-3未満の不純物濃度で添加されたp型のコレクタ層と、(b)コレクタ層の上に設けられたn型・・・ 続きを
知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明に係る炭化珪素エピタキシャルウェハ及び炭化珪素絶縁ゲート型バイポーラトランジスタによれば、自立エピ膜を用いたIGBTの順方向動作時において、過剰な電子がコレクタ電極近傍に注入されて拡大する積層欠陥の発生を効果的に抑制することができる。また本発明に係る炭化珪素エピタキシャルウェハの製造方法及び炭化珪素絶縁ゲート型バイポーラトランジスタの製造方法によれば、自立エピ膜を用いたIGBTの順方向動作時において、過剰な電子がコレクタ電極近傍に注入されて拡大する積層欠陥の発生を効果的に抑制可能な半導体装置を実現できる。
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】 第1の実施の形態に係る炭化珪素絶縁ゲート型バイポーラトランジスタの概略を模式的に示す断面図である。
【図2】 アルミニウム(Al)及びボロン(B)を同時添加(コドープ)した際の少数キャリア寿命のB添加濃度依存性を示すグラフ図である。
【図3】 少数キャリア寿命とSF拡大抑制に必要なバッファ層膜厚との関係を示すグラフ図である。
【図4】 第1の実施の形態に係る炭化珪素エピタキシャルウェハの概略を模式的に示す断面図である。
【図5】 第1の実施の形態に係る炭化珪素エピタキシャルウェハの製造方法を示すフローチャートである。
【図6A】 第1の実施の形態に係る炭化珪素絶縁ゲート型バイポーラトランジスタの製造方法を説明する工程断面図である(その1)。
【図6B】 第1の実施の形態に係る炭化珪素絶縁ゲート型バイポーラトランジスタの製造方法を説明する工程断面図である(その2)。
【図6C】 第1の実施の形態に係る炭化珪素絶縁ゲート型バイポーラトランジスタの製造方法を説明する工程断面図である(その3)。
【図7】 第2の実施の形態に係るエピタキシャルウェハの概略を模式的に示す断面図である。
【図8】 第2の実施の形態に係るエピタキシャルウェハの製造方法を示すフローチャートである。
1 n+型基板
2 p型バッファ層
2a p型バッファ層用領域
3 n型フィールドストップ層
4 n-型耐圧維持層
5a,5b p+型第1ベース領域
6 p型エピタキシャル層
6a,6b p型第2ベース領域
7 n型ベース領域
8a,8b n+型エミッタ領域
9a,9b p+型第1コンタクト領域
10 ゲート絶縁膜
11 ゲート電極
12 層間絶縁膜
13 エミッタ電極
14 p+型第2コンタクト領域
15 コレクタ電極
20 p-型濃度緩和バッファ層
t1 コレクタ用領域の厚み
t2 削り代の厚み
t3 p-型濃度緩和バッファ層の厚み
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録