特開2019-16847(P2019-16847A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日本電信電話株式会社の特許一覧
特開2019-16847電源バウンス補償回路および多段増幅器
<>
  • 特開2019016847-電源バウンス補償回路および多段増幅器 図000003
  • 特開2019016847-電源バウンス補償回路および多段増幅器 図000004
  • 特開2019016847-電源バウンス補償回路および多段増幅器 図000005
  • 特開2019016847-電源バウンス補償回路および多段増幅器 図000006
  • 特開2019016847-電源バウンス補償回路および多段増幅器 図000007
  • 特開2019016847-電源バウンス補償回路および多段増幅器 図000008
  • 特開2019016847-電源バウンス補償回路および多段増幅器 図000009
  • 特開2019016847-電源バウンス補償回路および多段増幅器 図000010
  • 特開2019016847-電源バウンス補償回路および多段増幅器 図000011
  • 特開2019016847-電源バウンス補償回路および多段増幅器 図000012
  • 特開2019016847-電源バウンス補償回路および多段増幅器 図000013
  • 特開2019016847-電源バウンス補償回路および多段増幅器 図000014
  • 特開2019016847-電源バウンス補償回路および多段増幅器 図000015
  • 特開2019016847-電源バウンス補償回路および多段増幅器 図000016
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2019-16847(P2019-16847A)
(43)【公開日】2019年1月31日
(54)【発明の名称】電源バウンス補償回路および多段増幅器
(51)【国際特許分類】
   H03F 1/26 20060101AFI20190104BHJP
【FI】
   H03F1/26
【審査請求】未請求
【請求項の数】8
【出願形態】OL
【全頁数】13
(21)【出願番号】特願2017-130948(P2017-130948)
(22)【出願日】2017年7月4日
【新規性喪失の例外の表示】特許法第30条第2項適用申請有り [公開の事実] 1.開催日:2017年2月14日 2.集会名、開催場所:国立大学法人京都大学 大学院 情報学研究科 28年度通信情報システム専攻 修士論文発表会 国立大学法人京都大学 総合研究9号館北館1階N1(京都府京都市左京区吉田本町36番地1) 3.公開者:中尾 拓矢
(71)【出願人】
【識別番号】000004226
【氏名又は名称】日本電信電話株式会社
【住所又は居所】東京都千代田区大手町一丁目5番1号
(71)【出願人】
【識別番号】504132272
【氏名又は名称】国立大学法人京都大学
【住所又は居所】京都府京都市左京区吉田本町36番地1
(74)【代理人】
【識別番号】100098394
【弁理士】
【氏名又は名称】山川 茂樹
(74)【代理人】
【識別番号】100153006
【弁理士】
【氏名又は名称】小池 勇三
(74)【代理人】
【識別番号】100064621
【弁理士】
【氏名又は名称】山川 政樹
(72)【発明者】
【氏名】中野 慎介
(72)【発明者】
【氏名】田仲 顕至
(72)【発明者】
【氏名】野坂 秀之
(72)【発明者】
【氏名】小野寺 秀俊
(72)【発明者】
【氏名】土谷 亮
(72)【発明者】
【氏名】中尾 拓矢
【テーマコード(参考)】
5J500
【Fターム(参考)】
5J500AA01
5J500AA21
5J500AA56
5J500AC04
5J500AC47
5J500AC52
5J500AF07
5J500AF08
5J500AF15
5J500AH10
5J500AH16
5J500AH25
5J500AH33
5J500AH44
5J500AK02
5J500AK04
5J500AK07
5J500AK08
5J500AK27
5J500AM08
5J500AS01
5J500AT01
5J500RU07
(57)【要約】
【課題】増幅器の電源端子の電源バウンスを抑制し、増幅器の出力信号のノイズを低減することが可能な電源バウンス補償回路を提供する。
【解決手段】
本願発明の電源バウンス補償回路は、第1の電源端子および第2の電源端子を備え、入力される単相の入力信号を増幅して、出力する単相入力増幅器と、単相入力増幅器の前段であって、第1の電源端子と前記第2の電源端子の間に配置された電流生成回路を備え、電流生成回路は、入力信号の変動によって発生する単相入力増幅器と第1の電源端子または第2の電源端子の間に流れる電流の変動による、第1の電源端子あるいは第2の電源端子に流れる電流の変動を抑制するような電流を生成する。
【選択図】図1
【特許請求の範囲】
【請求項1】
第1の電源端子および第2の電源端子を備え、入力される単相の入力信号を増幅して、出力する単相入力増幅器と、
前記単相入力増幅器の前段であって、前記第1の電源端子と前記第2の電源端子の間に配置された電流生成回路を備え、
前記電流生成回路は、前記入力信号の変動によって発生する前記単相入力増幅器と前記第1の電源端子または前記第2の電源端子の間に流れる電流の変動による、前記第1の電源端子あるいは前記第2の電源端子に流れる電流の変動を抑制するような電流を生成する、
電源バウンス補償回路。
【請求項2】
前記電流生成回路は、前記第1の電源端子あるいは前記第2の電源端子に流れる電流が概略一定となるような電流を生成すること、
を特徴とする請求項1記載の電源バウンス補償回路。
【請求項3】
前記単相入力増幅器および前記電流生成回路のそれぞれにおける、前記第1の電源端子あるいは前記第2の電源端子に対するトランスコンダクタンス値の合計値が概略ゼロとなること、
を特徴とする請求項1または2記載の電源バウンス補償回路。
【請求項4】
前記単相入力増幅器がソース接地型増幅器であり、前記ソース接地された前記第1の電源端子あるいは前記第2の電源端子に対し、前記単相入力増幅器および前記電流生成回路のそれぞれにおけるトランスコンダクタンス値の合計値が概略ゼロとなること、
を特徴とする請求項1乃至3のいずれか1項に記載の電源バウンス補償回路。
【請求項5】
前記単相入力増幅器は、インバータ回路と帰還抵抗を備えたトランスインピーダンスアンプであり、前記インバータ回路を構成するNMOSトランジスタ、PMOSトランジスタの内、ゲート幅/ゲート長×移動度の値がより大きいNMOSトランジスタまたはPMOSトランジスタがソース接地された前記第1の電源端子あるいは前記第2の電源端子に対する前記単相入力増幅器および前記電流生成回路のトランスコンダクタンス値の合計値が概略ゼロであること、
を特徴とする請求項1乃至3のいずれか1項に記載の電源バウンス補償回路。
【請求項6】
請求項1乃至5のいずれか1項に記載の電源バウンス補償回路を複数備えた多段増幅器であって、
複数の前記電源バウンス補償回路の全てが前記第1の電源端子または前記第2の電源端子を基準として動作する、
多段増幅器。
【請求項7】
請求項1乃至5のいずれか1項に記載の電源バウンス補償回路を複数備えた多段増幅器であって、
複数の前記電源バウンス補償回路の一部が前記第1の電源端子を基準として動作し、他の前記電源バウンス補償回路が前記第2の電源端子を基準として動作し、前記第1の電源端子および前記第2の電源端子を基準とする各電源バウンス補償回路はもう一端の電源端子として、前記第1の電源端子および前記第2の電源端子とは独立した電源端子を備える、
多段増幅器。
【請求項8】
請求項1乃至5のいずれか1項に記載の電源バウンス補償回路であって、前記単相入力増幅器が単相入力−差動出力増幅器である電源バウンス補償回路と、前記電源バウンス補償回路の後段に配置される全差動型増幅器とを備えた多段増幅器であって、
前記全差動型増幅器は、前段の前記電源バウンス補償回路の前記第1の電源端子および前記第2の電源端子とは独立した電源端子を備える、
多段増幅器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、トランスインピーダンスアンプ等に利用される単相信号を扱う増幅器の低ノイズ化に関し、特に信号入力時に電源端子に生じる電源バウンスに由来するノイズを抑制する為の電源バウンス補償回路に関する。
【背景技術】
【0002】
増幅器は入力された電気信号を所望の振幅強度まで増幅して出力する為に用いられるものであり、一般的に、増幅器において高速信号を扱う場合には、ノイズ耐性向上や電源回路簡易化の為に差動信号が用いられることが多い。一方、光通信用のトランスインピーダンスアンプ(TIA)や無線通信用のローノイズアンプなどでは、高速信号を扱う場合であっても、入力信号が単相信号の増幅器が用いられることが多い。
【0003】
単相信号を扱う増幅器では、信号が入力されると正側電源端子(VDD電源端子)、負側電源端子(VSS電源端子)間を流れる電流が変動する。例えば、増幅器が集積回路で実現される場合、VDD電源端子、VSS電源端子は実装時に接続されるボンディングワイヤ等に寄生するインダクタンス成分によって、高周波数帯において低いインピーダンスを実現する事が難しいため、信号入力時に生じる電流変動によって各電源端子に電源バウンスが発生するという問題がある。
【0004】
従来、VDD電源端子−VSS電源端子間に大きな容量素子を設けることにより、信号が入力された際に生じるVDD電源端子−VSS電源端子間の電位差を安定化させる技術が報告されている。例えば、図12の増幅器では、入力端子に信号が入力された際に増幅器を流れる電流の高周波数成分を容量素子を通じて、VDD電源端子−VSS電源端子間に流す事によって、VDD電源端子−VSS電源端子間の電位差を安定化させる事が出来る(例えば、非特許文献1参照。)。
【先行技術文献】
【非特許文献】
【0005】
【非特許文献1】Behzad Razavi著、黒田 忠広訳、「アナログCMOS集積回路の設計 応用編」、丸善、2003年、p.816-819
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、例えば、TIAのように入力端子に電流信号が入力される場合には、電流保存則より、VDD電源端子側、VSS電源端子側いずれかのチップ外電源端子に信号電流を流す事が必要である。ここで、従来のようにVDD電源端子−VSS電源端子間に大きな容量素子を設けることにより、VDD電源端子−VSS電源端子間の電位差を安定化する事が出来るが、入力電流を電源端子に受け流す事が必要である為、VDD電源端子、VSS電源端子それぞれの電位そのものを安定化することは出来ない。
【0007】
電圧信号を増幅するタイプの増幅器の場合でも、入力端子に電圧信号VINが入力された際に、増幅器の入力インピーダンスをZINとすると、IIN=VIN/ZINの電流信号が発生し、その電流信号をいずれかの電源端子に流す事が必要である事は同じであるため、ZINが充分大きい場合を除き、容量素子を用いてもVDD電源端子、VSS電源端子それぞれの電位そのものを安定化することは出来ない。
【0008】
光通信用の受信器の場合には、図13に示すようにTIAの入力信号にフォトダイオード(PD)が接続され、TIAにはPDによって光電変換された電流信号が入力される。一般的に、TIAは、正側または負側の電源端子を基準として、それに対する相対的な入力電圧(または電流)を入力信号として、それを増幅して出力する。
【0009】
図13に示すように、光通信用の受信器において、VPDとVDD電源端子はチップ外でしか接続されない事が多いため、信号入力時にVDD電源端子に発生する電源バウンスはVPDに一切伝わらない。そのため、PDから入力される電流信号には電源バウンスが重畳されず、VDD電源端子、VSS電源端子にのみ電源バウンスが発生することとなり、TIAの電源端子を基準とした入力電圧には電源バウンスが重畳され、TIAの出力信号に大きな影響を与える。
【0010】
図14は、図13に示す回路構成において、容量素子が有る場合と無い場合の(a)VDD−VSS間電圧、(b)VSS電位を測定した結果の一例である。ここで、入力信号として、10GbpsのPRBSパタンの電流信号を入力した。また、各グラフは200psを周期として、波形を折り返して重ね書いたものである。
【0011】
図14によれば、容量素子が有る場合は、無い場合に比べてVDD電源端子−VSS電源端子間電圧のバウンスは大きく抑制されているが、VSS電位のバウンスはほとんど抑制出来ていない事が分かる。このように、VDD電源端子−VSS電源端子間に電源バウンスを抑制する容量素子を設置しても、VDD電源端子やVSS電源端子の電位の電源バウンスは抑制されないため、増幅器の出力信号のノイズを低減できないという問題がある。
【0012】
本発明は、以上のような問題を解消するためになされたものであり、増幅器の電源端子の電源バウンスを抑制し、増幅器の出力信号のノイズを低減することが可能な電源バウンス補償回路を提供することを目的とする。
【課題を解決するための手段】
【0013】
上記課題を解決するために、本願発明の電源バウンス補償回路では、第1の電源端子および第2の電源端子を備え、入力される単相の入力信号を増幅して、出力する単相入力増幅器と、前記単相入力増幅器の前段であって、前記第1の電源端子と前記第2の電源端子の間に配置された電流生成回路を備え、前記電流生成回路は、前記入力信号の変動によって発生する前記単相入力増幅器と前記第1の電源端子または前記第2の電源端子の間に流れる電流の変動による、前記第1の電源端子あるいは前記第2の電源端子に流れる電流の変動を抑制するような電流を生成する。
【0014】
また、前記電流生成回路は、前記第1の電源端子あるいは前記第2の電源端子に流れる電流が概略一定となるような電流を生成してもよい。ここで概略一定とは、電源端子に流れる直流電流値に対して、電源端子に流れる電流の変動が充分に小さいことを意味し、以下同様である。
【0015】
また、前記単相入力増幅器および前記前記電流生成回路のそれぞれにおける、前記第1の電源端子または前記第2の電源端子に対するトランスコンダクタンス値の合計値が概略ゼロであってもよい。ここで概略ゼロとは、単相入力増幅器が有する電源端子に対するトランスコンダクタンス値に対して、トランスコンダクタンス値の合計値が充分に小さいことを意味し、以下同様である。
【0016】
また、前記単相入力増幅器がソース接地型増幅器であり、前記ソース接地された前記第1の電源端子あるいは前記第2の電源端子に対し、前記単相入力増幅器および前記電流生成回路のそれぞれにおけるトランスコンダクタンス値の合計値が概略ゼロであってもよい。
【0017】
また、前記単相入力増幅器は、インバータ回路と帰還抵抗を備えたトランスインピーダンスアンプであり、前記インバータ回路を構成するNMOSトランジスタ、PMOSトランジスタの内、ゲート幅/ゲート長×移動度の値がより大きいNMOSトランジスタまたはPMOSトランジスタがソース接地された前記第1の電源端子または前記第2の電源端子に対する前記単相入力増幅器および前記電流生成回路のトランスコンダクタンス値の合計値が概略ゼロであってもよい。
【0018】
上記課題を解決するために、本願発明の多段増幅器は、前記電源バウンス補償回路を複数備えた多段増幅器であって、複数の前記電源バウンス補償回路の全てが前記第1の電源端子または前記第2の電源端子を基準として動作する。
【0019】
また、本願発明の多段増幅器は、前記電源バウンス補償回路を複数備えた多段増幅器であって、複数の前記電源バウンス補償回路の一部が前記第1の電源端子を基準として動作し、他の前記電源バウンス補償回路が前記第2の電源端子を基準として動作し、前記第1の電源端子および前記第2の電源端子を基準とする各電源バウンス補償回路はもう一端の電源端子として、前記第1の電源端子および前記第2の電源端子とは独立した電源端子を備える。
【0020】
また、本願発明の多段増幅器は、前記電源バウンス補償回路であって、前記単相入力増幅器が単相入力・差動出力増幅器である電源バウンス補償回路と、前記電源バウンス補償回路の後段に配置される全差動型増幅器とを備えた多段増幅器であって、前記全差動型増幅器は、前段の前記電源バウンス補償回路の前記第1の電源端子および前記第2の電源端子とは独立した電源端子を備える。
【発明の効果】
【0021】
本願発明によれば、増幅器の電源端子の電源バウンスを抑制し、増幅器の出力信号のノイズを低減することが可能となる。
【図面の簡単な説明】
【0022】
図1図1は、本願発明の電源バウンス補償回路の構成例である。
図2図2は、増幅器にソース接地型のNMOSトランジスタを用いた電源バウンス補償回路の構成例である。
図3図3は、増幅器にソース接地型のPMOSトランジスタを用いた電源バウンス補償回路の構成例である。
図4図4は、増幅器にインバータ型のTIAを用いた電源バウンス補償回路の1構成例である。
図5図5は、増幅器にインバータ型のTIAを用いた電源バウンス補償回路の他の構成例である。
図6図6は、インバータ型のTIAを用いた電源バウンス補償回路にPRBS電流信号を入力した際のシミュレーション結果である。
図7図7は、電源バウンス補償回路を2ch並べて集積した回路例である。
図8図8は、電源バウンス補償回路を2ch並べて集積した回路例における出力アイダイアグラムの測定例である。
図9図9は、電源バウンス補償回路を複数用いて構成した多段増幅器の1構成例である。
図10図10は、電源バウンス補償回路を複数用いて構成した多段増幅器の他の構成例である。
図11図11は、単相入力−差動出力型の増幅器を備えた電源バウンス補償回路の構成例である。
図12図12は、電源端子の間に容量を設置した従来の単相信号の増幅器の構成例である。
図13図13は、電源端子の間に容量を設置した従来のトランスインピーダンスアンプの構成例である。
図14図14は、従来のトランスインピーダンスアンプの電源端子における電位を測定例である。
【発明を実施するための形態】
【0023】
以下、本願発明の実施の形態について図面を用いて説明する。但し、本願発明は、多くの異なる形態で実施することが可能であり、以下に説明する実施の形態の記載内容に限定して解釈されるものではない。
【0024】
<電源バウンス補償回路の構成>
図1(a)に、本願発明の電源バウンス補償回路の基本的な構成例を示す。図1(a)の電源バウンス補償回路1では、増幅器4から電源端子2、3に流れる電流の変動による電源端子に流れる電流の変動を抑制するような電流を生成する電流生成回路7を増幅器4の前段に備える。電流生成回路7は、後段の増幅器4の第1、第2の電源端子(VDD電源端子2、VSS電源端子3)の間に配置されており、入力端子の電位(または電流)が変動した際に発生する増幅器4とVDD電源端子2またはVSS電源端子3の間に流れる電流の変動による電源端子に流れる電流の変動を抑制するような電流を生成することによって、電源端子2、3に流れる電流を安定化する回路である。
【0025】
<第1の実施の形態>
図1(b)は、電流生成回路7として電圧制御電流源8を用いた電源バウンス補償回路1の構成例である。電圧制御電流源8は、制御端子に入力される制御信号の変動に応じた値の電流を生成する回路である。図1(b)では、電圧制御電流源8の制御端子が増幅器4の入力端子に接続されており、入力端子の電位(または電流)が変動した際に生じるVDD電源端子2から増幅器4に流れる電流、または増幅器4からVSS電源端子3に流れる電流のいずれかの電流の変動を打ち消す、または、電源端子に流れる電流の変動を抑制するような電流を電圧制御電流源8で生成することにより、増幅器4とVDD電源端子2またはVSS電源端子3の間に流れる電流の変動を抑制し、電源端子2、3に流れる電流を安定化させる。
【0026】
ここで、どちらの電源端子の電流変動を抑制するかについては、後段の増幅器4がどちらの電源端子を基準として入力端子の信号を増幅するかによって決定される。すなわち、増幅器4の出力端子に、より大きな増幅率で電源バウンスが伝わる電源端子における電流変動を抑制するように電圧制御電流源8は構成される。
【0027】
まず、VDD電源端子2から増幅器4へ流れる電流の変動による電源端子に流れる電流の変動を抑制する場合を想定する。入力端子の電圧にΔVINの電位変動が生じた際に、VDD電源端子2から増幅器4に流れる電流変動をΔIDDとすると、電圧制御電流源8のトランスコンダクタンス(gm)を−ΔIDD/ΔVINと設定し、VDD電源端子2に対する増幅器4と電圧制御電流源8のトランスコンダクタンス値の合計値を概略ゼロとなるように設定することにより、VDD電源端子2と増幅器4間の電流変動による電源端子に流れる電流の変動を抑制し、VDD電源端子2に流れる電流を安定化することが出来る。
【0028】
同様に、増幅器4からVSS電源端子3へ流れる電流の変動による電源端子に流れる電流の変動を抑制する場合には、入力端子の電圧にΔVINの電位変動が生じた際に、増幅器4からVSS電源端子3に流れる電流変動をΔISSとすると、電圧制御電流源8のトランスコンダクタンスを−ΔISS/ΔVINと設定し、VSS電源端子3に対する増幅器4と電圧制御電流源8のトランスコンダクタンス値の合計値が概略ゼロとなるように設定することにより、VSS電源端子3と増幅器4間の電流変動による電源端子に流れる電流の変動を抑制し、VSS電源端子3に流れる電流を安定化することが出来る。
【0029】
<第2の実施の形態>
図2−5を用いて電源バウンス補償回路の具体的な構成について説明する。図2−5は、電源バウンス補償回路1の電流生成回路7をトランジスタ素子を用いて実現したものである。
【0030】
図2は、増幅器にソース接地型のNMOSトランジスタを用いた電源バウンス補償回路の構成例である。図2の場合、NMOSトランジスタ20のソース端子が接地されているVSS電源端子3を基準として入力端子の電圧を増幅し、電流生成回路7としては、ソース接地型のPMOSトランジスタ30を用いる。
【0031】
図2において、入力端子の電位が上昇すると増幅器4からVSS電源端子3に流れる電流は増加するが、一方で、電流生成回路7に流れる電流を減少させることにより、VSS電源端子3に流れる総電流量の変動を抑制することができるので、結果として、VSS電源端子3そのものの電源バウンスを抑制することができる。
【0032】
図3は、増幅器にソース接地型のPMOSトランジスタを用いた電源バウンス補償回路の構成例である。図3では、増幅器4にソース接地型のPMOSトランジスタ30を用い、電流生成回路7にはソース接地型のNMOSトランジスタ20を用いている。増幅の基準となるVDD電源端子2に流れる総電流量の変動を抑制することにより、VDD電源端子2そのものの電源バウンスを抑制することができる。
【0033】
図4、5は、増幅器にインバータ型のトランスインピーダンスアンプ(TIA)5を用いた電源バウンス補償回路の構成例である。インバータ型アンプの場合、入力端子がソース接地されたNMOSトランジスタ20、PMOSトランジスタ30の両ゲート端子にそれぞれ接続される為、トランスコンダクタンス(gm)がより大きいトランジスタのソース端子に接続される電源端子が入力信号の増幅の基準となる。例えば、PMOSトランジスタ30のgmが大きい場合には、電流生成回路7はソース接地型のNMOSトランジスタ20で実現することができ(図4)、NMOSトランジスタ20のgmが大きい場合には、電流生成回路7はソース接地型のPMOSトランジスタ30で実現することができる(図5)。
【0034】
また、一般的に、トランジスタのトランスコンダクタンス(gm)は、gm=W/L×μCOX(VGS−VT)で表される。ここで、Wはゲート幅、Lはゲート長、μは移動度、COXはゲート酸化膜の単位面積のキャパシタンス、VGSはゲートソース間電圧、VTは閾値である。インバータ回路を形成する場合、VTやCOXはNMOS、PMOS間で同程度である場合が多く、また、帰還抵抗を加えたTIAの場合には、NMOS、PMOSトランジスタ間でVGSが同程度になる事が多い。そのため、gmがより大きいトランジスタというのは、トランジスタのゲート幅/ゲート長×移動度の値がより大きなトランジスタと言い換える事も出来る。従って、電源端子に対する増幅器と電圧生成回路のトランスコンダクタンス値の合計値が概略ゼロとなるように、各トランジスタにおける、ゲート幅、ゲート長、移動度を設定すれば、電源バウンスを抑制し、電源端子に流れる電流が概略一定となる電源バウンス補償回路を実現することができる。
【0035】
図6は、インバータ型のTIAを用いた電源バウンス補償回路にPRBS電流信号を入力した際のシミュレーション結果である。図6は、図4に示す電源バウンス補償回路に100Mb/sのPRBS電流信号を入力した際の(a)入力電流、(b)TIA−各電源端子間に流れる電流、および(c)全電流(TIA+電流生成回路に流れる電流の総和)をシミュレーションした結果である。
【0036】
尚、シミュレーション条件としては、入力端子に振幅70μAのPRBSパタンの電流信号を入力し、各トランジスタには65nmCMOSプロセスパラメタを用いた。
【0037】
図6の結果によれば、入力した電流の変動成分がVDD電源端子−TIA間およびTIA−VSS電源端子間のそれぞれに流れており、電流生成回路を備える事によって、入力された電流の変動成分が全てVSS電源端子側に流れ、電源バウンスを抑制し、VDD電源端子側の総電流は概略一定に維持されていることが確認できる。
【0038】
また、図2図5では、入力端子→電流生成回路→電源端子と伝わる電流パスと、入力端子→TIA→電源端子と伝わる電流パスを、共に同数のトランジスタ(図2図5の回路では、それぞれ一つのトランジスタ)を介して伝えることにより、両方の電流パスにおける入力端子から電源端子までの遅延時間をおよそ同程度にする事が出来る。これにより、両電流パスを伝搬する電流に生じる電流変動のタイミングを揃えることができるので、図6に示すように瞬間的なスパイク電流が無く、電流値が概略一定の電源端子(図6ではVDD電源端子)を実現する事が可能となる。
【0039】
このように、本実施の形態によれば、電源端子における電源バウンスそのものを抑制する事が出来るので、増幅器の出力端子において生じるノイズを低減する事が可能となる。
【0040】
尚、図6では、図4に示す電源バウンス補償回路を用いて、VDD電源端子の電源バウンスを抑制する態様を説明したが、図5に示す電源バウンス補償回路を用いた場合でも、同様にVSS電源端子の電源バウンスを抑制することができる。
【0041】
また、図2図5では、トランジスタとしてMOSFETを用いた回路を例として説明したが、いずれかのトランジスタまたは全てのトランジスタがバイポーラトランジスタに置き換えられた場合でも同様の効果を得る事ができることは言うまでもない。
【0042】
<第3の実施の形態>
本実施の形態の電源バウンス補償回路によれば、電源端子の電位を安定化させる事ができるため、複数チャネルを集積した際に電源端子を介してあるチャネルから他のチャネルに伝わるノイズ、いわゆるクロストークノイズを低減する効果を得る事もできる。
【0043】
図7に、図4の電源バウンス補償回路1を2ch並べて集積し、各回路の電源端子がチップ外電源端子と接続された場合の回路例を示す。図7において、インダクタンスL1、L2はボンディングワイヤによって寄生するインダクタンスを模擬した素子である。
【0044】
図8に、(a)図7において電流生成回路の動作をOFFとし、VDD電源端子−VSS電源端子間に35pFの容量を挿入した場合、(b)図7に示す回路のそれぞれにおいて、ch1、ch2共に信号が入出力された場合のch1のTIA出力アイダイアグラムを示す。
【0045】
図8は、図7のIN1に振幅70μAの電流信号を、IN2に振幅700μAの電流信号を、同時に入力した際のOUT1の出力波形をモニタしたものである。入力信号としては、それぞれ10GbpsのPRBSパタン信号を用いた。図8によれば、クロストークノイズによる影響が抑制でき、約2割のアイ開口の向上が得られている事が確認できる。
【0046】
<第4の実施の形態>
図9図10を用いて、本願発明の第4の実施の形態を説明する。第4の実施形態は、電源バウンス補償回路1を複数用いて多段増幅器を構成したものである。図9は、多段増幅器を構成する各電源バウンス補償回路1が全て同じ電源端子を基準として動作するものであり、図10は、多段増幅器を構成する各電源バウンス補償回路1において、正側電源端子2を基準として動作するものと負側電源端子3を基準として動作するものが混在する場合である。
【0047】
図9では、例えば、全ての電源バウンス補償回路がVSS電源端子基準(またはVDD電源端子基準)で動作する場合、各電源バウンス補償回路の増幅器からVSS電源端子(またはVDD電源端子)に流れる電流変動による電源端子に流れる電流の変動を抑制する為の電圧制御電流源が各増幅器の前段に配置される。
【0048】
また、図10では、VDD電源端子2を基準として動作する増幅器4の前段には、VDD電源端子2から増幅器4に流れる電流変動による電源端子に流れる電流の変動を抑制する為の電圧制御電流源8が配置され、VSS電源端子3を基準として動作する増幅器4の前段には、増幅器4からVSS電源端子3に流れる電流変動による電源端子に流れる電流の変動を抑制する為の電圧制御電流源8が配置されている。
【0049】
ここで、VSS電源端子3を基準として動作する増幅器4の正側電源端子は、VDD電源端子3では無い別の独立したVDD’電源端子3’とし、VDD電源端子2を基準として動作する増幅器4の負側電源端子は、VSS電源端子3では無い別の独立したVSS’電源端子3’とする事で、信号入力時にVDD電源端子2、VSS電源端子3にそれぞれ流れる電流を安定化し、各電源端子の電源バウンスを抑制する事が出来る。
【0050】
一方で、VDD’電源端子2’、VSS’電源端子3’には電源バウンスが生じるものの、VDD’電源端子2’、VSS’電源端子3’はいずれの増幅器4においても基準電位では無いため、VDD’電源端子2’、VSS’電源端子3’の電源バウンスが出力信号におけるノイズに影響することはない。
【0051】
<第5の実施の形態>
図11に、第5の実施の形態における多段増幅回路を示す。第5の実施の形態は、電源バウンス補償回路を単相入力−差動出力型の増幅器に適応したものである。
【0052】
図11では、全差動型増幅器6の前段に電源バウンス補償回路1が配置されており、前段の電源バウンス補償回路1が単相入力−差動出力構成となっており、上述した実施の形態と同様に電源バウンス補償回路1の増幅器4の動作の基準となる電源端子に流れる電流が信号入力時に一定になるように電源バウンス補償回路1の電圧制御電圧源8を制御する。ここで、差動入力−差動出力構成の全差動型増幅器6は電源端子2’、3’にバウンスが生じにくく、かつノイズの影響を受けにくいので、単相−差動変換を行う増幅器4と電源端子2、3の間の電流変動による電源端子に流れる電流の変動を抑制するような電圧制御電流源8を備えればよい。
【0053】
図11の多段増幅回路では、後段の全差動型増幅器6のVSS’電源端子3’またはVDD’電源端子2’は、前段の電源バウンス補償回路1のVSS電源端子3またはVDD電源端子2と独立した構成としている。単相−差動変換後の増幅器6では電源端子のバウンスが差動出力信号に影響しにくいため電圧制御電流源を備える必要性が低いが、一方で、VSS’電源端子3’またはVDD’電源端子2’に流れる電流が変動する事は有り得る。本実施の形態のように、後段の全差動型増幅器6の電源端子を、前段の電源バウンス補償回路1の電源端子と独立にすることにより、差動増幅器6から発生する電源端子の電流変動による電源バウンスが、単相入力の電源バウンス補償回路1の増幅器4の出力に及ぼす影響を抑制することができる。
【符号の説明】
【0054】
1…電源バウンス補償回路、2…正側電源端子(VDD電源端子)、2’…正側電源端子(VDD’電源端子)、3…負側電源端子(VSS電源端子)、3’…負側電源端子(VSS’電源端子)、4…増幅器、5…トランスインピーダンスアンプ(TIA)、6…全差動増幅器、7…電流生成回路、8…電圧制御電流源、9…フォトダイオード、10…抵抗、11…インダクタンス、12…容量、20…NMOSトランジスタ、30…PMOSトランジスタ。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14