特開2019-207330(P2019-207330A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日本電信電話株式会社の特許一覧
<>
  • 特開2019207330-制御回路 図000003
  • 特開2019207330-制御回路 図000004
  • 特開2019207330-制御回路 図000005
  • 特開2019207330-制御回路 図000006
  • 特開2019207330-制御回路 図000007
  • 特開2019207330-制御回路 図000008
  • 特開2019207330-制御回路 図000009
  • 特開2019207330-制御回路 図000010
  • 特開2019207330-制御回路 図000011
  • 特開2019207330-制御回路 図000012
  • 特開2019207330-制御回路 図000013
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2019-207330(P2019-207330A)
(43)【公開日】2019年12月5日
(54)【発明の名称】制御回路
(51)【国際特許分類】
   G02F 1/01 20060101AFI20191108BHJP
【FI】
   G02F1/01 B
【審査請求】未請求
【請求項の数】8
【出願形態】OL
【全頁数】22
(21)【出願番号】特願2018-102766(P2018-102766)
(22)【出願日】2018年5月29日
(71)【出願人】
【識別番号】000004226
【氏名又は名称】日本電信電話株式会社
(71)【出願人】
【識別番号】591230295
【氏名又は名称】NTTエレクトロニクス株式会社
(74)【代理人】
【識別番号】110001634
【氏名又は名称】特許業務法人 志賀国際特許事務所
(72)【発明者】
【氏名】川上 広人
(72)【発明者】
【氏名】木坂 由明
(72)【発明者】
【氏名】小野 茂
【テーマコード(参考)】
2K102
【Fターム(参考)】
2K102AA21
2K102AA28
2K102BA02
2K102BA14
2K102BB01
2K102BB04
2K102BC04
2K102BC10
2K102BD01
2K102CA18
2K102DA04
2K102DB04
2K102EA25
2K102EA26
2K102EA28
2K102EB22
(57)【要約】
【課題】非線形応答により系を制御する機能を有する制御対象を迅速に目標の状態に近づける。
【解決手段】制御回路は、系の現在の状態と基準の状態との差分を定量化した誤差信号を検出する誤差検出部と、系に含まれる制御対象を制御信号に基づいて調整する調整部と、検出された誤差信号に基づいて制御信号を生成することにより、調整部を介して制御対象へのフィードバック制御又はフィードフォワード制御を行う制御部とを備える。制御部は、制御信号の生成にあたり、制御信号と、制御対象の状態変化との非線形な応答関係を補償する非線形補償演算処理を行う。
【選択図】図1
【特許請求の範囲】
【請求項1】
系の現在の状態と基準の状態との差分を定量化した誤差信号を検出する誤差検出部と、
前記系に含まれる制御対象を制御信号に基づいて調整する調整部と、
前記誤差信号に基づいて前記制御信号を生成することにより、前記調整部を介して前記制御対象へのフィードバック制御又はフィードフォワード制御を行い、前記系が基準の状態に近くなるよう制御する制御部とを備え、
前記制御部は、前記制御信号の生成にあたり、前記制御信号と、前記制御対象の状態変化との非線形の応答関係を補償する非線形補償演算処理を行う制御回路。
【請求項2】
前記系は、入力された光を二つに分岐する分岐部と、分岐された一方の前記光を伝送する第1のアームと、分岐された他方の前記光を伝送する第2のアームと、前記第1のアームを伝送した前記光及び前記第2のアームを伝送した前記光を合波する合波部とを有するマッハツェンダ干渉計であり、
前記制御対象は、前記第1のアーム又は前記第2のアームの少なくとも一方の前記光の遅延量を制御する遅延量制御部であり、
前記調整部は、前記遅延量制御部を前記制御信号に基づいて調整し、
前記制御部は、前記非線形補償演算処理において、前記遅延量制御部に生じる遅延量と前記制御信号との間の非線形の応答関係を補償する、
請求項1に記載の制御回路。
【請求項3】
前記調整部は、前記遅延量制御部を調整することにより前記第1のアームの前記光及び前記第2のアームの前記光の遅延量をプッシュプルに制御し、
前記制御部は、前記第1のアーム及び前記第2のアームのうち一方の遅延量をXだけ増加させる場合は、他方の遅延量をXだけ減少させるように前記調整部を介して前記遅延量制御部を制御し、
前記非線形補償演算処理は、前記制御信号と前記Xとの間の非線形の応答関係を補償する、
請求項2に記載の制御回路。
【請求項4】
前記遅延量制御部は、前記第1のアームを伝送する前記光の遅延量を熱膨張により変更する第1のヒータと、前記第2のアームを伝送する前記光の遅延量を熱膨張により変更する第2のヒータとからなり、
前記調整部は、前記制御信号に基づき前記第1のヒータ及び第2のヒータへ電圧又は電流を供給し、
前記制御部は、予め定められたオフセット電力を用いて、前記第1のヒータ及び前記第2のヒータのうちの一方のヒータ電力がオフセット電力にΔWを加算した値である場合に、他方のヒータ電力を、前記オフセット電力から前記ΔWを減算した値とするよう前記調整部を介して前記遅延量制御部を制御し、
前記非線形補償演算処理は、前記制御信号と前記ΔWとの間の非線形の応答関係を補償する、
請求項2に記載の制御回路。
【請求項5】
前記制御部は、
予め定められた周波数fdで発振する発振器と、
前記非線形の応答関係によって生じる、ディザ信号の振幅と、前記調整部が前記制御対象にディザリングを加えたときの前記系の状態の変動との非線形な対応関係を補償するディザリング効率補償部と、を備え、
前記調整部は、前記ディザリング効率補償部により前記非線形な対応関係が補償された前記周波数fdのディザ信号を前記制御対象に加え、
前記誤差検出部は、前記調整部が前記制御対象にディザリングを加えた前記系の状態を同期検波し、前記系の現在の状態と基準の状態との差分を定量化した前記誤差信号を検出する、
請求項1に記載の制御回路。
【請求項6】
前記系は、入力された光を二つに分岐する分岐部と、分岐された一方の前記光を伝送する第1のアームと、分岐された他方の前記光を伝送する第2のアームと、前記第1のアームを伝送した前記光及び前記第2のアームを伝送した前記光を合波する合波部とを有するマッハツェンダ干渉計であり、
前記制御対象は、前記第1のアーム又は前記第2のアームのうち少なくとも一方の前記光の遅延量を制御する遅延量制御部であり、
前記調整部は、前記第1のアーム及び前記第2のアームのうち少なくとも一方のアームを伝送する光の遅延量を制御すると共に、前記第1のアーム及び前記第2のアームのうち少なくとも一方のアームを伝送する前記光の遅延量に前記周波数fdのディザリングを加えるよう前記遅延量制御部を制御し、
前記ディザリング効率補償部は、前記ディザ信号の振幅と前記調整部がディザリングを加えることにより生じる前記遅延量の変動との前記非線形な対応関係を補償することにより、ディザリングにより生じる前記遅延量の増減の振幅を一定に保つ、
請求項5に記載の制御回路。
【請求項7】
前記調整部は、前記第1のアーム及び前記第2のアームの遅延量Yを相反的に振幅ΔYの範囲でディザリングし、前記第1のアーム及び前記第2のアームのうち一方のアームの遅延量がY+ΔYからY−ΔYへと変化するときは他方のアームの遅延量がY−ΔYからY+ΔYへと変化するようディザリングを行い、かつ、
前記ディザリング効率補償部は、Yの値によらず常にΔYが一定となるよう前記非線形な対応関係を補償する、
請求項6に記載の制御回路。
【請求項8】
前記遅延量制御部は、前記第1のアーム及び前記第2のアームの少なくとも片方を熱膨張させるヒータを有し、
前記調整部は、前記ヒータへ印加する電圧又は電流にディザリングを加え、
前記ディザリング効率補償部は、ディザリングによる前記ヒータの発熱量の増減の振幅が一定となるように前記ヒータに印加される電圧又は電流と前記ヒータの発熱量との非線形性な対応関係を補償する、
請求項6に記載の制御回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、制御回路に関する。
【背景技術】
【0002】
マッハツェンダ干渉計(MZI)は、特定の波長のみを通過させる光バンドパスフィルタや、位相変調信号を復調するためのビット遅延干渉計など、様々な分野で用いられる光学部品である。特に、MZIを用いた光変調器(以下、「MZI型光変調器」と記載する。)は、大容量光伝送システムにおけるキーコンポーネントである。
【0003】
MZIはよく知られているように、入力光を2分岐し、それぞれ別のアームを伝搬させたのちに再び合波して出力する。MZIから出力される光の強度又は光位相は、2つのアームそれぞれを伝搬してきた光の位相差で定まり、この位相差はこれら2つのアームの光路長の差で定まる。
【0004】
MZIを光フィルタ又はビット遅延干渉計として用いる場合には、2つのアームの光路長の差を一定の値に調整する必要がある。この光路長の差が幾らであるべきかは、光フィルタの波長特性をどのように設定するか、又は、ビット遅延干渉計で復調する信号のキャリア波長及びビットレートが幾らであるかによって定まる。
【0005】
MZI型光変調器は、この光路長の差を駆動信号によって意図的に変調することにより、出力される光の強度あるいは光位相に変調を与え、光変調信号を生成する。しかし、MZI型光変調器として運用する場合であっても、駆動信号がゼロレベルになった瞬間における2つのアーム光路長の差は一定に保つ必要がある。この光路長の差が幾らであるべきかは、キャリアとなる波長及び光信号の信号フォーマットによって定まる。
【0006】
MZIが持つ2つのアームの光路長の差の制御は、これらのアームの少なくとも片方に設けられた遅延量制御部によってアームの屈折率や長さを変更することで達成される。遅延量制御部としては、ポッケルス効果などの光非線形効果や、ヒータによる光導波路の熱膨張を用いたものが一般的である。遅延量制御部がアームに齎す遅延量は、遅延量制御部に加えられる電気信号によって制御される。この電気信号は通常、バイアス電圧と呼ばれる。電圧ではなく電流でもって制御する構成もありえるが、慣例に従って本願では「バイアス電圧」という表記で統一する。
【0007】
MZIの2つのアームの光路長の差を所望の値とするにあたり、必要となるバイアス電圧がいくらになるかは一般に事前予測が難しい。なぜなら、通常、各アームの光路長の製造誤差は波長に匹敵する量であり、かつ前述の光非線形効果の波長依存性や、環境温度による光路長の変化が無視できないためである。結果としてバイアス電圧の最適値はMZIの個体ごとに異なり、また使用する波長にも依存し、更にMZIの経時変化によっても微妙に変化する。
【0008】
このため、MZIの運用には、バイアス電圧の最適値からのずれを検出する誤差検出回路と、検出された誤差をバイアス電圧にフィードバックするバイアス制御回路とからなる自動バイアス制御回路(ABC回路)が重要となる。自動バイアス制御技術、特にMZI型光変調器のための自動バイアス制御技術については、過去さまざまな手法が提案されている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特許第5261779号公報
【発明の概要】
【発明が解決しようとする課題】
【0010】
かつては遅延量制御部に、ポッケルス効果を用いる構成が一般的であった。この場合、バイアス電圧とアームを伝搬する光の遅延量はほぼ比例する。バイアス電圧と光位相差もまた比例するため、フィードバック制御は比較的容易である。
【0011】
一方で、アームの近辺に配置したヒータの熱でアームを熱膨張させ、遅延量を調整するタイプの遅延量制御部や、半導体素子の非線形光学効果を用いてアームの屈折率を変化させ、アームを伝搬する光の遅延量を調整するタイプの遅延量制御部がある。こられのタイプの遅延量制御部では、ヒータの熱量や半導体の非線形性に注意してフィードバック制御を行うことが重要となる。例えば、ヒータの熱量はヒータに印加されるヒータ電圧とヒータを通過するヒータ電流の積に比例するが、ヒータ電流はヒータの抵抗値に依存し、またヒータの抵抗値はヒータの温度に依存する。それゆえ、単純なPI(Proportional-Integral)制御やPID(Proportional-Integral-Differential)制御によりヒータ電圧やヒータ電流を制御しても、的確な制御は困難である。
【0012】
上述の非線形性が齎すもう一つの問題は、パイロットトーンないしディザリングの影響が非線形になるという点である。例として、図9に示すようなMZIからの出力光の光強度を最大に制御することを考える。ここでは、説明を容易にするために、MZIには変調を与えず、出力光はCW(Continuous wave:無変調連続波)光であると仮定する。MZIに入力されたCW光は、第1の光カプラで2分岐される。2分岐された光それぞれが伝搬するアームのうち片方のアームには遅延量制御部が設けられている。2つのアームそれぞれを伝搬した光は、第2の光カプラで合波され、出力光として取り出される。
【0013】
ここで、2つのアームによる光位相の差が2π(単位はrad(ラジアン)、以下同じ)の整数倍となるように、バイアス電圧を変更して遅延量制御部で生じる遅延量を変更し、光パワモニタにおいて検出された光強度が最大となった時点で遅延量の変更を停止すれば目的は達せられる。だが、前述のようにMZIのアームの長さは経時変化を起こしやすく、またCW光源から出力される光パワにも揺らぎが生じうるので、光強度が最大であるか否かの判定を継続的に行うのは難しい。
【0014】
この問題を解消するため、バイアス電圧に周波数fdのディザ信号を加え、光パワモニタの出力を周波数fdで同期検波し、同期検波結果をバイアス電圧及び遅延量制御部へフィードバックすることが広く行われている。ここで、出力光に与える影響を大きくせぬよう、ディザ信号の振幅を小さく抑えるのが一般的である。図9には、ディザ信号を印加する機能部と同期検波回路とを含む構成を併せて示している。
【0015】
遅延量制御部には、バイアス電源の出力であるバイアス電圧が印加されるが、ここに発振器から出力される周波数fdのディザ信号が印加される。出力光には周波数fd又はその倍波の強度変調成分が重畳される。第2の光カプラからの出力光はタップにより一部分岐される。光パワモニタが、その分岐された光を受光して周波数fdのディザ成分又はその倍波を検出したのち、同期検波回路が、発振器出力をリファレンスとして用いて同期検波を行う。後述のように同期検波結果は、バイアス電圧の現在値が最適値とどの程度離れているかを示す誤差信号として活用できる。すなわち、光パワモニタと同期検波回路は、誤差検出回路として機能する。得られた誤差信号はPI制御回路へと送られ、PI制御回路は、誤差信号に基づいてバイアス電源へのフィードバック信号の大きさを決定し、バイアス電源を制御する。
【0016】
図10は、周波数fdのディザ信号が遅延量制御部に与える影響を示す模式図であり、図11は、周波数fdのディザ信号が出力光の光強度に与える影響を示す模式図である。図10における符号L91及び図11における符号L93は、遅延量制御部によって生じる遅延量がバイアス電圧に比例する場合(以下、「ケース1」と記載する。)を表す。この場合、図10の符号L91に示すように、遅延量はバイアス電圧に対して線形に増加する。しかし、図11の符号L93に示すように、MZIの性質により、出力光強度は、バイアス電圧に対して正弦波応答を示す。
【0017】
図10の符号L92及び図11における符号L94は、遅延量制御部によって生じる遅延量が、バイアス電圧に対して非線形な応答を示す場合(以下、「ケース2」と記載する)である。例として、遅延量制御部がヒータである場合が相当する。ヒータの熱量は電流と電圧の積に比例し、また電流は電圧をヒータ抵抗で割ったものである。よって、ヒータの熱量はおおよそバイアス電圧の2乗に比例し、光導波路の遅延量もバイアス電圧の2乗に比例する。このため出力光強度の正弦波応答は歪み、バイアス電圧が高電圧になるほど光強度の変化は激しくなる。
【0018】
ケース1、2のどちらの場合であっても、周波数fdのディザ信号により、出力光強度は強度変調を受ける。この強度変調の周波数成分は一般にはfdであるが、出力光強度が極値を取る場合にはfdではなく2fdとなる。以下その理由を説明する。図10及び図11には、ケース1において出力光強度が最大値となるバイアス電圧Va1、Va2、及び、ケース2において出力光強度が最大値となるバイアス電圧Vb1、Vb2を示している。これらのバイアス電圧では、出力光強度はディザリングにより最大値を間に挟んで変動する。すなわち、バイアス電圧がディザリングにより微小増加する過程で一度最大値を通過し、またバイアス電圧がディザリングにより微小減少する過程でもう一度最大値を通過する。これらの過程が周波数fdで繰り返されるため、出力光に重畳する強度変調成分は2fdとなり、fdの周波数成分は抑圧される。よって光強度を最大とすることを制御目標とする場合は、周波数fdで同期検波を行い、同期検波結果を誤差信号として用い、誤差信号の絶対値が最小(すなわち周波数fdの成分が最小)となるよう制御を行えばよい。
【0019】
ここで、正しい制御がなされ、バイアス電圧がVa1、Va2(ケース1の場合)又はバイアス電圧がVb1、Vb2(ケース2の場合)にロックしたとき、出力光に重畳した周波数2fdの強度変調の振幅がどうなるかを考える。遅延量がバイアス電圧に比例するケース1の場合は、図11の符号L93に示す通り、2fdの強度変調の振幅はVa1でもVa2でも一様である。しかし遅延量がバイアス電圧に比例しないケース2の場合は、図11の符号L94に示す通り、Vb1における周波数2fdの強度変調の振幅は小さく、Vb2における周波数2fdの強度変調の振幅は大きくなる。また、同図から明らかなように、更に高いバイアス電圧でロックすると、周波数2fdの強度変調の振幅は加速度的に大きくなる。前述のとおり、出力光に与える影響を大きくせぬよう、ディザ信号の振幅は小さく抑えるのが一般的であるが、例えバイアス電圧に印加された時点でのディザ信号の振幅が一定であっても、出力光に重畳されるディザ成分又はその2倍波の振幅は一様ではない、という問題が生じる。
【0020】
さらに問題なのは、実線のように遅延量制御部がバイアス電圧に対して非線形である場合は、PI制御が非常に難しくなるということである。フィードバック信号の大きさから誤差信号の大きさをどのように求めるかは、様々な研究がなされているが、図11の符号L94のような場合には、バイアス電圧が高い時ほど、バイアス電圧の変更量に対する光強度の変動量が大きくなる。そのため、単純なPI制御では適切な収束ができず、最悪の場合は発散に至る。
【0021】
またこれまでの説明では、光強度を最大とすることを制御目標とした。しかし、運用によっては、光強度を最大値の半分に設定することが望ましい場合もある。遅延量がバイアス電圧に比例する場合はこの種の制御は比較的容易である。図11の符号L93に示すように、光強度は正弦波応答であり、光強度の最大値の半分であるとき、符号L93の傾斜は最大である。従って、出力光に重畳する周波数fdの強度変調成分が最大となるようにバイアス電圧を制御すればよい。つまり、周波数fdで同期検波を行い、同期検波結果を誤差信号として用い、誤差信号の絶対値が最大となるようにバイアス電圧を制御すればよい。ところが、遅延量がバイアス電圧に比例しない場合は、図11の符号L94に示すように、光強度は単純な正弦波応答ではなく、光強度の最大値の半分であるときの符号L94の傾斜は最大とは限らない。このため、同期検波結果を誤差信号として用いることが出来ず、制御は更に困難となる。
【0022】
上記事情に鑑み、本発明は、非線形応答により系を制御する機能を有する制御対象を迅速に目標の状態に近づけることができる制御回路を提供することを目的としている。
【課題を解決するための手段】
【0023】
本発明の一態様は、系の現在の状態と基準の状態との差分を定量化した誤差信号を検出する誤差検出部と、前記系に含まれる制御対象を制御信号に基づいて調整する調整部と、前記誤差信号に基づいて前記制御信号を生成することにより、前記調整部を介して前記制御対象へのフィードバック制御又はフィードフォワード制御を行い、前記系が基準の状態に近くなるよう制御する制御部とを備え、前記制御部は、前記制御信号の生成にあたり、前記制御信号と、前記制御対象の状態変化との非線形の応答関係を補償する非線形補償演算処理を行う制御回路である。
【0024】
本発明の一態様は、上述の制御回路であって、前記系は、入力された光を二つに分岐する分岐部と、分岐された一方の前記光を伝送する第1のアームと、分岐された他方の前記光を伝送する第2のアームと、前記第1のアームを伝送した前記光及び前記第2のアームを伝送した前記光を合波する合波部とを有するマッハツェンダ干渉計であり、前記制御対象は、前記第1のアーム又は前記第2のアームの少なくとも一方の前記光の遅延量を制御する遅延量制御部であり、前記調整部は、前記遅延量制御部を前記制御信号に基づいて調整し、前記制御部は、前記非線形補償演算処理において、前記遅延量制御部に生じる遅延量と前記制御信号との間の非線形の応答関係を補償する。
【0025】
本発明の一態様は、上述の制御回路であって、前記調整部は、前記遅延量制御部を調整することにより前記第1のアームの前記光及び前記第2のアームの前記光の遅延量をプッシュプルに制御し、前記制御部は、前記第1のアーム及び前記第2のアームのうち一方の遅延量をXだけ増加させる場合は、他方の遅延量をXだけ減少させるように前記調整部を介して前記遅延量制御部を制御し、前記非線形補償演算処理は、前記制御信号と前記Xとの間の非線形の応答関係を補償する。
【0026】
本発明の一態様は、上述の制御回路であって、前記遅延量制御部は、前記第1のアームを伝送する前記光の遅延量を熱膨張により変更する第1のヒータと、前記第2のアームを伝送する前記光の遅延量を熱膨張により変更する第2のヒータとからなり、前記調整部は、前記制御信号に基づき前記第1のヒータ及び第2のヒータへ電圧又は電流を供給し、前記制御部は、予め定められたオフセット電力を用いて、前記第1のヒータ及び前記第2のヒータのうちの一方のヒータ電力がオフセット電力にΔWを加算した値である場合に、他方のヒータ電力を、前記オフセット電力から前記ΔWを減算した値とするよう前記調整部を介して前記遅延量制御部を制御し、前記非線形補償演算処理は、前記制御信号と前記ΔWとの間の非線形の応答関係を補償する。
【0027】
本発明の一態様は、上述の制御回路であって、前記制御部は、予め定められた周波数fdで発振する発振器と、前記非線形の応答関係によって生じる、ディザ信号の振幅と、前記調整部が前記制御対象にディザリングを加えたときの前記系の状態の変動との非線形な対応関係を補償するディザリング効率補償部と、を備え、前記調整部は、前記ディザリング効率補償部により前記非線形な対応関係が補償された前記周波数fdのディザ信号を前記制御対象に加え、前記誤差検出部は、前記調整部が前記制御対象にディザリングを加えた前記系の状態を同期検波し、前記系の現在の状態と基準の状態との差分を定量化した前記誤差信号を検出する。
【0028】
本発明の一態様は、上述の制御回路であって、前記系は、入力された光を二つに分岐する分岐部と、分岐された一方の前記光を伝送する第1のアームと、分岐された他方の前記光を伝送する第2のアームと、前記第1のアームを伝送した前記光及び前記第2のアームを伝送した前記光を合波する合波部とを有するマッハツェンダ干渉計であり、前記制御対象は、前記第1のアーム又は前記第2のアームのうち少なくとも一方の前記光の遅延量を制御する遅延量制御部であり、前記調整部は、前記第1のアーム及び前記第2のアームのうち少なくとも一方のアームを伝送する光の遅延量を制御すると共に、前記第1のアーム及び前記第2のアームのうち少なくとも一方のアームを伝送する前記光の遅延量に前記周波数fdのディザリングを加えるよう前記遅延量制御部を制御し、前記ディザリング効率補償部は、前記ディザ信号の振幅と前記調整部がディザリングを加えることにより生じる前記遅延量の変動との前記非線形な対応関係を補償することにより、ディザリングにより生じる前記遅延量の増減の振幅を一定に保つ。
【0029】
本発明の一態様は、上述の制御回路であって、前記調整部は、前記第1のアーム及び前記第2のアームの遅延量Yを相反的に振幅ΔYの範囲でディザリングし、前記第1のアーム及び前記第2のアームのうち一方のアームの遅延量がY+ΔYからY−ΔYへと変化するときは他方のアームの遅延量がY−ΔYからY+ΔYへと変化するようディザリングを行い、かつ、前記ディザリング効率補償部は、Yの値によらず常にΔYが一定となるよう前記非線形な対応関係を補償する。
【0030】
本発明の一態様は、上述の制御回路であって、前記遅延量制御部は、前記第1のアーム及び前記第2のアームの少なくとも片方を熱膨張させるヒータを有し、前記調整部は、前記ヒータへ印加する電圧又は電流にディザリングを加え、前記ディザリング効率補償部は、ディザリングによる前記ヒータの発熱量の増減の振幅が一定となるように前記ヒータに印加される電圧又は電流と前記ヒータの発熱量との非線形性な対応関係を補償する。
【発明の効果】
【0031】
本発明により、非線形応答により系を制御する機能を有する制御対象を迅速に目標の状態に近づけることができる。
【図面の簡単な説明】
【0032】
図1】第1の実施形態によるMZI及び制御回路の構成図である。
図2】同実施形態による遅延量の変化を示す図である。
図3】同実施形態による出力光の光強度を示す図である。
図4】第2の実施形態による光変調器及び制御回路の構成図である。
図5】同実施形態による出力光の光強度の変化を示す図である。
図6】第3の実施形態による光変調器及び制御回路の構成図である。
図7】同実施形態による出力光の光強度を示す図である。
図8】第4の実施形態による制御回路の構成図である。
図9】従来技術によるMZIの制御回路の構成図である。
図10】周波数fdのディザ信号が遅延量制御部に与える影響を示す模式図である。
図11】周波数fdのディザ信号が出力光の光強度に与える影響を示す模式図である。
【発明を実施するための形態】
【0033】
以下、図面を参照しながら本発明の実施形態を詳細に説明する。本実施形態は、制御信号に対して非線形応答する回路の状態制御に適する。特に、光路長の制御機構が非線形応答をするタイプのマッハツェンダ干渉計(MZI)又はそのようなMZIを用いた光変調器の状態制御に適する。
【0034】
[第1の実施形態]
図1は、本発明の第1の実施形態によるMZI1及び制御回路2の構成図である。MZI1は、第1の光カプラ11と、第1のアーム12aと、第2のアーム12bと、ヒータ13と、第2の光カプラ14とを有する。第1の光カプラ11は、CW光を入力する。第1の光カプラ11は、入力されたCW光を分岐し、分岐された一方の光を第1のアーム12aに、分岐された他方の光を第2のアーム12bに出力する。ヒータ13は、非線形応答を行う遅延量制御部の一例である。ヒータ13は、制御回路2から印加されるバイアス電圧により熱を発生して第1のアーム12aを熱膨張させ、第1のアーム12aを伝播する光の光位相の遅延を変化させることにより、MZI1の光出力の光の強度あるいは光位相を制御する。第2の光カプラ14は、第1のアーム12aから出力される変調後の光と、第2のアーム12bから出力される光とを合波し、MZI1から出力する。
【0035】
制御回路2は、PI制御回路21と、第1の演算回路22と、バイアス電源23と、発振器24と、第2の演算回路25と、加算部26と、タップ27と、誤差検出回路28とを備える。なお、ヒータ13を、制御回路2の構成要素とみなしてもよい。
【0036】
PI制御回路21は、第1の演算回路22にヒータ13の熱量を指示する。第1の演算回路22は、PI制御回路21から指示された熱量をバイアス電圧に変換し、変換されたバイアス電圧に基づいてバイアス電源23を制御する。バイアス電源23は、第1の演算回路22の制御に従ってバイアス電圧を供給する。発振器24は、周波数fdで発振し、周波数fdのリファレンスクロックを発生する。第2の演算回路25は、ヒータ13の熱量の振幅が一定となるようにディザリングを加えるための電圧振幅を算出する。加算部26は、バイアス電源23の出力電圧に、第2の演算回路25が算出した電圧振幅を重畳して、ヒータ13に周波数fdのディザ信号を印加する。
【0037】
タップ27は、MZI1の第2の光カプラ14から出力された光を分岐し、誤差検出回路28に出力する。誤差検出回路28は、光パワモニタ281及び同期検波回路282を備える。光パワモニタ281は、タップ27が分岐した光の光強度(光パワ)を測定し、周波数fdのディザ成分又はその倍波を検出する。同期検波回路282は、発振器24から出力される周波数fdのリファレンスクロックにより、光パワモニタ281による測定結果を同期検波する。PI制御回路21は、同期検波回路282から出力される同期検波結果を誤差信号として用いてヒータ13の熱量の目標値を決定し、第1の演算回路22にフィードバック信号を送る。
【0038】
図9に示した例と同様に、制御回路2によってMZI1の出力光の光パワを最大に制御する場合を例にとる。図9と同様に、説明を容易にするために、MZI1は変調を加えず、出力光はCW光であると仮定する。図9における遅延量制御部は、本実施形態ではヒータ13であり、図10の符号L92及び図11の符号L94に示したようにヒータ13の挙動はバイアス電圧に対して非線形である。
【0039】
バイアス電圧をVbiasと定義するとき、ヒータ13による発熱量は(Vbias)/Rに比例する。ここで、Rはヒータ13の抵抗値である。抵抗値Rは厳密には定数ではなく、ヒータ13の熱量の関数である。そして、ヒータ13によって生じる遅延量の増加分は、ヒータ13の熱量に比例する。
【0040】
本実施形態では、PI制御回路21によって生成されるフィードバック信号は、ヒータ13の熱量を基準にして計算される。すなわち、制御回路2はフィードバック信号を直接にバイアス電圧に帰還するのではなく、第1の演算回路22において、フィードバック信号が表すヒータ13の熱量の目標値に抵抗値Rを乗算したのち、その平方根をとることにより、ヒータ13の熱量の目標値をバイアス電圧Vbiasに換算してからバイアス電源23に帰還させる。例えば、PI制御回路21は、誤差検出回路28から出力される誤差信号に対して比例係数をかける(P制御)か、積分処理を行う(I制御)か、微分処理を行う(D制御)かの少なくとも一つを行ってヒータ13の熱量の目標値を決定する。前述のとおり、ヒータ13の熱量の変化は、第1のアーム12aの遅延量の変化に比例するが、第1のアーム12aの遅延量とバイアス電圧Vbiasとは非線形な応答関係を有する。このため、第1の演算回路22は、PI制御回路21が決定した熱量の目標値をヒータ13の熱量へフィードバックするにあたり、上記の非線形な応答関係を補償するための非線形演算処理をフィードバック信号に対して行ってバイアス電圧Vbiasを生成する。
【0041】
次に、バイアス電圧Vbiasに重畳させるディザ信号Vditherの振幅について考える。本実施形態では、ディザ信号Vditherの振幅を一定にするのではなく、ヒータ13の熱量の振幅が一定となるようにディザリングを加える。ディザリングによって生じるヒータ13の熱量の変化量を±ΔWと定義する。また、ディザリングによって増加したバイアス電圧をVbiasUp、ディザリングによって減少したバイアス電圧をVbiasDnと定義する。これらの定義より、以下の式(1)となる。
【0042】
(VbiasUp)/R−(Vbias)/R
=(Vbias)/R−(VbiasDn)/R
=ΔW …(1)
【0043】
式(1)から、VbiasUpは式(2)となり、VbiasDnは式(3)となる。
【0044】
VbiasUp=(RΔW+(Vbias)0.5 …(2)
【0045】
VbiasDn=(−RΔW+(Vbias)0.5 …(3)
【0046】
式(2)から、ディザリングによりバイアス電圧Vbiasから増加する電圧は式(4)となり、式(3)から、ディザリングによりバイアス電圧Vbiasから減少する電圧は式(5)となる。
【0047】
VbiasUp−Vbias=(RΔW+(Vbias)0.5−Vbias …(4)
【0048】
VbiasDn−Vbias=(−RΔW+(Vbias)0.5−Vbias …(5)
【0049】
式(4)から、ディザ信号Vditherの振幅の上限は以下の式(6)となり、式(5)から、ディザ信号Vditherの振幅の下限は以下の式(7)となる。
【0050】
Vditherの上限=(RΔW+(Vbias)0.5−Vbias …(6)
【0051】
Vditherの下限=(−RΔW+(Vbias)0.5−Vbias …(7)
【0052】
ディザ信号Vditherをバイアス電圧Vbiasに加算し、式(6)及び式(7)に示す上限と下限の範囲内でVditherを周波数fdで変調するならば、ヒータ13の熱量の変調振幅をVbiasによらず一定値±ΔWに保つことができる。
【0053】
第2の演算回路25は、バイアス電圧Vbiasの値及び抵抗値Rを基に、式(6)の(RΔW+(Vbias)0.5−Vbias及び式(7)の(−RΔW+(Vbias)0.5−Vbiasを計算する。バイアス電圧Vbiasの値は、第1の演算回路22の出力から求まる。抵抗値Rの値はヒータ13の熱量及びヒータの特性に依存する量である。そのため、第2の演算回路25は、内部又は外部に用意された記憶部に事前に記憶されるデータテーブルから熱量の平均値(Vbias)/Rに対応する抵抗Rの値を読み込むことによって上記の計算を行う。
【0054】
なお、抵抗Rの熱量依存性が比較的小さい場合は、これを定数と見做して、データテーブルからの読み込み処理を省く構成としても良い。
【0055】
図2は、上記の演算処理を施すことによって得られる遅延量の変化を示す図であり、図3は、上記の演算処理を施すことによって得られる出力光の光強度(出力光パワ)の変化を示す図である。これらの図は、横軸をヒータ電力としてプロットしているので、図10における符号L92及び図11における符号L94における非線形性が抑圧される。図10及び図11におけるバイアス電圧Vb1及びVb2は、図2及び図3においてはヒータ電力W1及びW2に置換される。ヒータ電力及び遅延量は、±ΔWの振幅及び周波数fdでディザリングされる。本実施形態では、出力光パワを最大にすることが目的であるが、このとき出力光強度に重畳する周波数2fdのディザ成分が最大となり、周波数fdのディザ成分が最小となる。
【0056】
このため、PI制御回路21は、出力光強度に重畳する周波数fdのディザ成分が最小となるようにヒータ13の電力を制御する。同期検波回路282によって得られた同期検波結果は、バイアス電圧の現在値が最適値(誤差を算出するための基準となる状態)とどの程度離れているかを示す誤差信号となる。PI制御回路21は、誤差信号が0となるようにヒータ電力を調整するよう、フィードバック信号を定める。図3に示した範囲内においては、同期検波結果が0となるのはヒータ電力W1、W2、及び、(W1+W2)/2の3箇所である。選ぶべきヒータ電力はW1又はW2であるが、これらのヒータ電力の近傍と、ヒータ電力(W1+W2)/2の近傍とを比較すると、ヒータ電力に対する出力光強度の傾斜が逆転している。この逆転により、同期検波結果の符号も反転するため、PI制御回路21は、同期検波結果が0となるヒータ電力近傍での同期検波結果の符号から、正しいヒータ電力(すなわちW1又はW2)を選択することが可能となる。
【0057】
ヒータ電力がW1又はW2で正しくロックがなされた場合、出力光強度に重畳されるディザ成分は前述のとおりfdではなく2fdとなるが、その強度変調の振幅はW1にロックした場合でもW2にロックした場合でも変わらない。このため、図11に示したような、2倍波の振幅が予測不可能になるという問題は生じない。
【0058】
[第2の実施形態]
本実施形態と第1の実施形態との差分は、本実施形態ではMZIを単なる干渉計ではなく光変調器として活用し、CW光ではなく変調光が出力されるという点である。本実施形態の光変調器の遅延量制御部は、第1の実施形態と同様にヒータである。信号フォーマットは強度変調信号である。
【0059】
図4に、本発明の第2の実施形態の光変調器3及び制御回路4の構成図を示す。同図において、図1に示す第1の実施形態のMZI1及び制御回路2と同一の部分には同一の符号を付し、その説明を省略する。
【0060】
光変調器3は、第1の実施形態のMZI1の第1のアーム12aに、光位相制御器31を設置した構成である。このように、光変調器3は、2本のアームのうち片方のアームに光位相制御器31及びヒータ13を設けたMZIである。光変調器3からの出力光の瞬時光強度は、電気のデータ信号によって変調される。駆動アンプ51は、データ信号を増幅し、光位相制御器31は、第1のアーム12aを伝送する光の遅延量を、駆動アンプ51が増幅したデータ信号により高速に変調する。
【0061】
制御回路4が、第1の実施形態の制御回路2と異なる点は、PI制御回路21に代えて、PI制御回路41を備える点である。駆動アンプ51の出力はGNDレベルを中心に正負に変動されるが、PI制御回路41は、駆動アンプ51の出力がゼロレベルとなった瞬間において、光変調器3からの光出力のパワが最大値の半分となるようにVbiasを制御する。
【0062】
駆動アンプ51の出力が正である場合に、光位相制御器31は、光変調器3の出力光強度が大きく(又は小さく)なるよう光位相を変化させ、駆動アンプ51の出力が負である場合に、光位相制御器31は光変調器3の出力光強度が小さく(又は大きく)なるよう光位相を変化させる。結果として、光変調器3からの出力の光強度はデータ信号に対応して強度変調される。光パワモニタ281の帯域がデータ信号のビットレートよりも小さい場合、光パワモニタ281は瞬時強度の変化をとらえることは出来ず、その平均値をモニタする。このため、光パワモニタ281が測定する出力光パワは、図3に示すものと概ね同じになる。
【0063】
本実施形態においても、第1の実施形態と同じく、PI制御回路41は、ヒータ電力を基準にフィードバック信号を定め、第1の演算回路22は、ヒータ電力からVbiasへ換算する。また、第2の演算回路25を用いることで、ディザリングによるヒータ電力の変動はVbiasの値によらず一定に保たれる。ただし、本実施形態では、PI制御回路41は、同期検波結果の絶対値が最大となるようヒータ電力を調整する。
【0064】
図5は、ヒータ電力と光変調器3の出力光強度との関係を示す図である。同期検波回路282によって得られた同期検波結果が誤差信号となるが、PI制御回路41は誤差信号の絶対値が最大となるようにヒータ電力を調整するためのフィードバック信号を定める。これは、光変調器3の出力光強度をヒータ電力で微分した値が最大になるようヒータ電力を調整するということである。つまり、ヒータ電力の最適値は、同図に示すW3又はW4となる。目的通り、このヒータ電力において出力光強度は最大値の半分となっている。
【0065】
ここで注意すべきことは、ヒータ13の熱量ではなくバイアス電圧の振幅が一定になるようにディザリングを加えたならば、同期検波結果の絶対値を最大にするという作業は、図11の符号L94の傾斜を最大にするという作業となる。しかし、この傾斜はバイアス電圧が大きな領域にて加速度的に増加していくため、最適点にロックさせることは出来ない。本実施形態では、ヒータ13の熱量の振幅が一定となるようにディザリングを加えているがゆえに、適切なヒータ電力(図5のW3又はW4)にロックさせることが出来る。
【0066】
なおヒータ電力がW3の場合とW4の場合とでは、ヒータ電力に対する出力光パワの傾斜が逆であるため、同期検波結果の符号が逆転する。この符号が反転すると、データ信号の大小と変調光の瞬時強度の大小の対応関係が反転し、ロジックが反転する。どちらのロジックを選択しても、光強度変調を生成することは可能であるが、ロジック反転の有無をも含めてコントロールしたい場合は、同期検波結果の符号を予め限定した上で、同期検波結果の絶対値が最大となるように制御を行えばよい。
【0067】
[第3の実施形態]
図6は、本発明の第3の実施形態の光変調器6及び制御回路7の構成図を示す。同図において、図4に示す第2の実施形態と同一の部分には同一の符号を付し、その説明を省略する。
【0068】
光変調器6が図4に示す第2の実施形態の光変調器3と異なる点は、第1のアーム12aに光位相制御器31及びヒータ13に代えて第1の光位相制御器61a及び第1のヒータ62aを備える点、第2のアーム12bに第2の光位相制御器61b及び第2のヒータ62bを備える点である。このように、光変調器6は、2つのアームのそれぞれに、光位相制御器及びヒータを備えたMZIである。
【0069】
第1の光位相制御器61aは、差動出力型駆動アンプ52が増幅させたデータ信号を印加して、第1のアーム12aを伝送する光の光位相に変調を与える。第1のヒータ62aは、制御回路7から印加されるバイアス電圧により熱を発生して第1のアーム12aを熱膨張させ、第1のアーム12aを伝送する光の強度あるいは光位相に変調を与える。
【0070】
第2の光位相制御器61bは、差動出力型駆動アンプ52が増幅及び反転させたデータ信号を印加して、第2のアーム12bを伝播する光の光位相の遅延を変化させることにより、MZIの光出力の光の強度あるいは光位相を制御する。第2のヒータ62bは、制御回路7から印加されるバイアス電圧により熱を発生して第2のアーム12bを熱膨張させ、第2のアーム12bを伝播する光の光位相の遅延を変化させることにより、MZIの光出力の光の強度あるいは光位相を制御する。
【0071】
制御回路7が図4に示す第2の実施形態の制御回路5と異なる点は、PI制御回路41、第1の演算回路22、バイアス電源23、第2の演算回路25及び加算部26に代えてPI制御回路71、第1の演算回路72a、第1のバイアス電源73a、第2の演算回路75a及び第1の加算部76aを備える点、ならびに、第3の演算回路72b、第2のバイアス電源73b、第4の演算回路75b及び第2の加算部76bをさらに備える点である。なお、第1のヒータ62a及び第2のヒータ62bを、制御回路7の構成要素とみなしてもよい。
【0072】
PI制御回路71は、誤差検出信号に基づいて、第1の演算回路72aに第1のヒータ62aのヒータ電力をフィードバック信号により指示し、第3の演算回路72bに第2のヒータ62bのヒータ電力をフィードバック信号により指示する。
【0073】
第1の演算回路72aは、PI制御回路71からフィードバック信号により指示されたヒータ電力に基づいてバイアス電圧を算出し、算出したバイアス電圧に基づいて第1のバイアス電源73aを制御する。第1のバイアス電源73a、第2の演算回路75a及び第1の加算部76aはそれぞれ、第2の実施形態のバイアス電源23、第2の演算回路25及び加算部26と同様に動作する。すなわち、第1のバイアス電源73aは、第1の演算回路72aの制御に従ってバイアス電圧Vbias1を供給する。第2の演算回路75aは、第1のヒータ62aの熱量の振幅が一定となるようにディザリングを加えるための周波数fdのディザ信号Vdither1を算出する。第1の加算部76aは、第1のバイアス電源73aから出力されるバイアス電圧Vbias1に、第2の演算回路75aが算出したディザ信号Vdither1を重畳した第1のバイアス電圧を、第1のヒータ62aに印加する。
【0074】
第3の演算回路72b、第2のバイアス電源73b、第4の演算回路75b及び第2の加算部76bはそれぞれ、第2のヒータ62bへ印加する第2のバイアス電圧に関して、第1の演算回路72a、第1のバイアス電源73a、第2の演算回路75a及び第1の加算部76aと同様の処理を行う。すなわち、第3の演算回路72bは、PI制御回路71からフィードバック信号により指示されたヒータ電力に基づいてバイアス電圧を算出し、算出したバイアス電圧に基づいて第2のバイアス電源73bを制御する。第2のバイアス電源73bは、第3の演算回路72bの制御に従ってバイアス電圧Vbias2を供給する。第4の演算回路75bは、第2のヒータ62bの熱量の振幅が一定となるようにディザリングを加えるための周波数fdのディザ信号Vdither2を算出する。ただし、ディザ信号Vdither2は、ディザ信号Vdither1よりも位相を180度遅らせる。第2の加算部76bは、第2のバイアス電源73bのバイアス電圧Vbias2に、第4の演算回路75bが出力したディザ信号Vdither2を重畳した第2のバイアス電圧を、第2のヒータ62bに印加する。
【0075】
本実施形態の光変調器6の遅延量制御部は、第1及び第2の実施形態と同様にヒータである。本実施形態では第2の実施形態と同様、MZIを単なる干渉計ではなく光変調器として活用するが、信号フォーマットはCarrier Suppressed Return to Zero(CS−RZ)である。信号フォーマットの違いによる本実施形態と第2の実施形態との差分は2つある。まず第1に、光変調器6におけるMZIの2つのアーム、すなわち、第1のアーム12a及び第2のアーム12bを、プッシュプルで駆動する必要がある。このため、図4に示す第2の実施形態の駆動アンプ51に代えて、差動出力型駆動アンプ52を用い、差動出力型駆動アンプ52の相反する2つの出力の一方を第1の光位相制御器61aに加え、他方を第2の光位相制御器61bに加える。これにより、光変調器6の第1のアーム12a及び第2のアーム12bの2つのアームの光位相をプッシュプルに変調する。すなわち、第1の光位相制御器61aが第1のアーム12aを伝送するCW光の光位相を進ませる(又は遅らせる)とき、第2の光位相制御器61bは第2のアーム12bを伝送するCW光の光位相を遅らせる(又は進ませる)。
【0076】
第2の実施形態とのもう一つの差分は、PI制御回路71は、差動出力型駆動アンプ52の出力が0レベルである瞬間に、光変調器6の出力光パワが最小となるようにバイアス電圧を制御するという点である。本実施形態では、バイアス電圧もまたプッシュプルに制御している。すなわち、PI制御回路71は、第1のアーム12aの第1のヒータ62aと第2のアーム12bの第2のヒータ62bとを用い、片方のヒータ電力を上げる場合は他方のヒータ電力を下げるという制御を行う。
【0077】
CS−RZ信号の生成に当たっては、前述のとおり駆動信号はプッシュプル駆動が必須であるが、バイアス電圧の制御については必ずしもプッシュプルである必要はない。しかしプッシュプル制御を用いることにより、単一のヒータを用いた構成と比較して、半分の発熱量で同一の光位相差の制御範囲を確保できるため、第1及び第2のバイアス電源の電流容量を小さく抑えることが出来るという利点がある。
【0078】
ただし、ポッケルス効果による光位相の制御と異なり、ヒータの発熱と遅延量の変化は印加電圧の正負によらない。そのため、ヒータ電力をプッシュプルに制御するためには、オフセットとなるヒータ電力Woffsetを用意し、第1のヒータ62aのヒータ電力が(Woffset+Wbias)、第2のヒータ62bのヒータ電力が(Woffset−Wbias)となるように制御をする。ここで、Woffsetは正の値であるが、Wbiasは正負両方の値をとることが出来る。熱量は負の値をとらないから、(Woffset+Wbias)及び(Woffset−Wbias)は常に正の値となるため、−Woffset<Wbias<Woffsetという制限は生じる。
【0079】
本実施形態においても、第1のヒータ62aのヒータ電力(Woffset+Wbias)及び第2のヒータ62bのヒータ電力(Woffset−Wbias)にディザリングを加える。同期検波回路282の検出効率を高めるためには、第1のヒータ62aのヒータ電力に加えるディザリングと第2のヒータ62bのヒータ電力に加えるディザリングとは、同一周波数fdとし、かつ逆位相にすることが望ましい。
【0080】
図7に、Wbiasに対する光変調器6からの出力光の光強度の変化を示す。前述のとおり−Woffset及びWoffset各々がWoffsetからの変化の下限及び上限となる。出力光強度に重畳するディザリング由来の強度変調成分に注目した時、周波数2fdの成分が最大でかつ周波数fdの成分が最小となるのは、第1の実施形態と同様に、出力光強度が最大又は最小となるときである。図7に示す範囲においては、出力光強度が最大又は最小となるときは、Wbias=W5、Wbias=w6、又は、Wbias=(W5+W6)/2の時である。このとき、同期検波結果は第1の実施形態と同様にゼロとなる。選択すべきはWbias=W5又はWbias=W6であって、Wbias=(W5+W6)/2は除外せねばならない。第1の実施形態と同様に、PI制御回路71は、同期検波結果が0となるWbias近傍での同期検波結果の符号から、Wbias=W5又はWbias=W6を正しく選択することが出来る。
【0081】
前述のとおり、同期検波回路282によって得られた同期検波結果が誤差信号となるが、PI制御回路71は誤差信号が0に近づくよう、Wbiasを変更するためのフィードバック信号を定める。
【0082】
ところで本実施形態では、第1のヒータ62aに印加される第1のバイアス電圧と第2のヒータ62bに印加される第2のバイアス電圧が異なるため、制御回路7に第1のバイアス電源73aと第2のバイアス電源73bとを用意する必要がある。第1のバイアス電源73aから出力させるバイアス電圧Vbias1は、電力Woffset+Wbiasを電圧に換算することで得られ、第2のバイアス電源73bから出力させるバイアス電圧Vbias2は、電力Woffset−Wbiasを電圧に換算することで得られる。かつ、Woffsetは定数であるから、制御すべき変数はWbiasのみとなり、PI制御回路71で定められるフィードバック信号はWbiasのみを制御対象として算出される。このフィードバック信号は第1の演算回路72aと第3の演算回路72bに帰還される。第1の実施形態と同様の手法で、第1の演算回路72aは、電力Woffset+WbiasをVbias1に換算し、第3の演算回路72bは、Woffset−WbiasをVbias2に換算する。
【0083】
本実施形態ではディザリングを第1のアーム12aと第2のアーム12bの2つのアームに加えるため、Vdither1とVdither2の2つのディザ信号を用いる。Vdither1の振幅は、第1のヒータ52aのヒータ電力の振幅が一定となるように設定され、Vdither2の振幅は、第2のヒータ52bのヒータ電力の振幅が一定となるように設定される。この設定は、第1の実施形態と同様の手法により、第2の演算回路75a及び第4の演算回路75bにより演算される。すなわち、第2の演算回路75aは、Vbias1及びヒータ抵抗値Rの値を基にVdither1を設定し、第4の演算回路75bは、Vbias2の値及びヒータ抵抗値Rの値を基にVdither2を設定する。ただし、第4の演算回路75bは、ディザリングの効率を高めるため、Vdither2の位相をVdither1に対して180度遅らせる。これは、ディザ信号の電圧を正負反転させることで容易に実現できる。
【0084】
[第4の実施形態]
上述した第1〜第3の実施形態では、PI制御回路によってフィードバック信号を生成する、フィードバック系についての説明を行ってきた。本実施形態は、フィードフォワード系への適用である。以下では、第2の実施形態との差分を中心に説明するが、この差分を第1の実施形態及び第3の実施形態に適用してもよい。
【0085】
図8に、本実施形態の制御回路8の構成図を示す。同図において、図4に示す第2の実施形態と同一の部分には同一の符号を付し、その説明を省略する。同図に示す制御回路8が図4に示す第2の実施形態の制御回路4と異なる点は、フィードフォワード制御回路81と、光アッテネータ82をさらに備える点である。このような構成により、本実施形態の制御回路8は、フィードフォワード制御回路81からのフィードフォワード信号により、タップ27の後段に設けられた光アッテネータ82を制御する。
【0086】
第2の実施形態にて説明したように、PI制御回路41は誤差信号(すなわち同期検波結果)の絶対値が最大となるようにヒータ電力を調整するためのフィードバック信号を定める。従って、誤差信号がゼロに近い段階においては、ヒータ電力は目標値から大きく離れているということであり、フィードバックループが安定するまでの間は、伝送路に入力される光強度が急変することが予測される。とくに、PI制御におけるPの係数を大きめに設定した場合は、収束するまでの間、光強度が最適値近傍で振動を繰り返してしまう。これは伝送系から見れば不規則かつ予測不能な外乱に相当し、場合によっては伝送系に含まれる光装置の動作不安定を引き起こす。
【0087】
このような事態を避けるために、本実施形態では、誤差信号がゼロに近く、ヒータ電力が目標値から大きく離れていると判断される期間中は、フィードフォワード制御回路81は、光アッテネータ82にフィードフォワード信号を送り、光アッテネータ82の光損失を大きくする。誤差信号の絶対値が大きくなり、ヒータ電力と目標値との乖離が所定以内となり、ヒータ電力が目標値に十分近づいたと判断される状態で、フィードフォワード制御回路81は光アッテネータ82にフィードフォワード信号を送り、光アッテネータ82の光損失を減らしてゆく。
【0088】
本実施形態ではこのような構成をとることにより、伝送路への光入力の急変を抑圧することができる。
【0089】
[各実施形態のバリエーション]
今まで述べた各実施形態では、遅延量制御部はヒータであるものとした。しかしこれに限らず、遅延量制御部が半導体の非線形光学効果を用いるものであっても良い。この場合、PI制御回路21、41、71の制御対象はヒータ電力ではなくアームの遅延量であり、第1の演算回路22、72a及び第3の演算回路72bは、遅延量をバイアス電圧へと換算する制御を行う。
【0090】
また今まで述べた各実施形態では、フィードバック系の初期値については言及しなかった。フィードバック系の立ち上げ時点において、第1又は第2の実施形態のヒータ電力をゼロからスタートする、あるいは第3の実施形態のWbiasをゼロからスタートする構成としても良い。より望ましくは、制御回路2、4、7、8は、フィードバック系が収束したときのバイアス電圧、又は制御量のパラメータであるヒータ電力やWbiasの値を不揮発性のメモリに記録しておき、系をたち下げた後もその記録を保持し続け、次に再度フィードバック系を立ち上げた際に、メモリに記録しておいた数値を初期値と用いてフィードバックを開始しても良い。最後に不揮発性メモリに書き込まれた時刻と、立上げ開始の時刻とには時間差があるため、不揮発性メモリに記録してあったバイアス電圧(あるいはヒータ電力やWbias)には修正が必要ではあるが、しかし収束までに要する時間を短縮できるという効果がある。
【0091】
上記の実施形態によれば、制御回路は、制御信号に対して非線形応答を行う系の制御、特に、光路長の制御機構が非線形応答をするタイプのMZI又はそのようなMZIを用いた光変調器の制御を行うに当たり、迅速な制御を達成し、また同期検波に用いるディザ信号が、システムに与える影響を一定値以下に抑えることが可能となる。
【0092】
以上説明した実施形態によれば、制御回路は、誤差検出部と、調整部と、制御部とを備える。誤差検出部は、系の現在の状態と基準の状態との差分を定量化した誤差信号を検出する。調整部は、系に含まれる制御対象を制御信号に基づいて調整する。例えば、調整部は、バイアス電源23及び加算部26、第1のバイアス電源73a及び第1の加算部76a、第2のバイアス電源73b及び第2の加算部76bである。また、例えば、制御対象は、ヒータ13、第1のヒータ62a、第2のヒータ62bであり、制御信号は、これらに印加するバイアス電圧である。制御部は、検出された誤差信号に基づいて制御信号を生成することにより、調整部を介して制御対象へのフィードバック制御又はフィードフォワード制御を行い、系が基準の状態に近くなるよう制御する。例えば、制御部は、PI制御回路21、41及び第1の演算回路22、PI制御回路71、第1の演算回路72a及び第3の演算回路72bである。なお、フィードフォワード制御を行う場合、例えば、調整部は光アッテネータであり、制御信号はフィードフォワード信号である。制御信号と、制御信号に基づいて制御される制御対象の状態変化とは非線形な応答関係を有している。そこで、制御部は、この非線形の応答関係を補償する非線形補償演算処理を行った制御信号を生成して調整部に出力する。例えば、制御部は、誤差信号に対して比例係数をかける(P制御)か、積分処理を行う(I制御)か、微分処理を行う(D制御)かの少なくとも一つを行った上で、更に非線形補償演算処理を行って帰還信号となる制御信号を生成し、調整部に出力する。
【0093】
系を、MZI又はMZI型光変調器としてもよい。MZIは、入力された光を二つに分岐する分岐部(例えば、第1の光カプラ11)と、分岐された一方の光を伝送する第1のアームと、分岐された他方の光を伝送する第2のアームと、第1のアームを伝送した光及び第2のアームを伝送した光を合波する合波部(例えば、第2の光カプラ14)とを有する。制御対象は、MZIの第1のアーム又は第2のアームの少なくとも一方の光の遅延量を制御する遅延量制御部である。調整部は、遅延量制御部を制御信号に基づいて調整する。この場合、遅延量制御部による制御対象は、アームを伝送する光の遅延量であるが、遅延量により制御されるMZI出力光の位相や光強度でもよい。制御信号は、電気信号であり、制御部は、非線形補償演算処理において、遅延量制御部に生じる遅延量と制御信号との間の非線形の応答関係を補償する。
【0094】
調整部は、遅延量制御部を調整することにより、マッハツェンダ干渉計の第1のアームと第2のアームとをプッシュプルに変更してもよい。制御部は、第1のアーム及び第2のアームのうち一方を伝送する光に対して遅延量をXだけ増加させる場合は、他方のアームを伝送する光に対して遅延量をXだけ減少させる。遅延量Xの値と調整部への制御信号との間には非線形な応答関係があり、非線形補償演算処理によりこの非線形な対応関係を補償する。
【0095】
調整部は、第1のアームを伝送する光の遅延量を熱膨張により変更する第1のヒータと、第2のアームを伝送する光の遅延量を熱膨張により変更する第2のヒータに対して、電圧又は電流を供給する構成であってもよい。制御部は、第1のヒータと第2のヒータの一方のヒータ電力をオフセット電力Woffset+バイアス電力Wbiasとする場合に、他方のヒータ電力をオフセット電力Woffset−バイアス電力Wbiasとなるよう調整部を介して遅延量制御部を制御する。非線形補償演算処理は、制御信号とバイアス電力との間の非線形の応答関係を補償する。
【0096】
また、制御部は、発振器と、ディザリング効率補償部とを備えてもよい。制御信号と、制御信号に基づく制御対象の状態変化とが非線形な応答関係を有していることにより、ディザ信号の振幅と、調整部が制御対象にディザリングを加えたときの系の状態の変動とに非線形な対応関係が生じる。ディザリング効率補償部は、この非線形な対応関係を補償する。調整部は、発振器の出力に基づく周波数であり、かつ、ディザリング効率補償部により上記の非線形な対応関係が補償されたディザ信号を制御対象に印加する。例えば、ディザリング効率補償部は、第2の演算回路25、75a、第4の演算回路75bであり、調整部は、加算部26、第1の加算部76a、第2の加算部76bである。誤差検出部は、制御信号に基づいて調整部が制御対象にディザリングを加えた系の状態を同期検波し、同期検波の結果と基準の状態との差分を定量化した誤差信号を検出する。
【0097】
系がMZI又はMZI型光変調器である場合、制御信号は電気信号である。これはアナログ的な電気信号であってもよく、また制御量を数値で示したディジタル的な信号であってもよい。発振器は、周波数fdのリファレンス信号を出力する。制御部は、周波数fdにより変動する電気信号のディザ信号に基づいて第1のアーム及び第2のアームのうち少なくとも一方のアームを伝送する光の遅延量に周波数fdのディザリングを加えるよう調整部を制御する。ディザリング効率補償部は、ディザ信号の振幅と調整部がディザリングを加えることにより生じる遅延量の変動との非線形な対応関係を補償することにより、ディザリングにより生じる遅延量の増減の振幅を一定に保つ。
【0098】
また、制御部は、MZI又はMZI型光変調器の第1のアーム及び第2のアームの遅延量Yを振幅ΔYの範囲で相反的にディザリングするよう調整部を制御してもよい。調整部は、第1のアーム及び第2のアームのうち一方のアームの遅延量がY+ΔYからY−ΔYに変化するときは、他方のアームの遅延量がY−ΔYからY+ΔYへと変化するようディザリングを行う。ディザリング効率補償部は、遅延量Yの値によらず振幅ΔYが一定となるよう非線形な対応関係を補償する。
【0099】
また、遅延量制御部は、MZI又はMZI型光変調器の第1のアーム及び第2のアームの少なくとも片方を熱膨張させるヒータへ電圧又は電流を供給する機能を有しており、調整部は、ヒータへ印加される電圧又は電流にディザリングを加える。ディザリング効率補償部は、ディザリングによるヒータの発熱量の増減の振幅が一定となるように、ヒータに印加される電圧又は電流とヒータの発熱量との間の非線形性な対応関係を補償する。
【0100】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【符号の説明】
【0101】
1…MZI, 2…制御回路, 3…光変調器, 4…制御回路, 5…制御回路, 6…光変調器, 7…制御回路, 8…制御回路, 11…第1の光カプラ, 12a…第1のアーム, 12b…第2のアーム, 13…ヒータ, 14…第2の光カプラ, 21…PI制御回路, 22…第1の演算回路, 23…バイアス電源, 24…発振器, 25…第2の演算回路, 26…加算部, 27…タップ, 28…誤差検出回路, 31…光位相制御器, 41…PI制御回路, 51…駆動アンプ, 52…差動出力型駆動アンプ, 52a…第1のヒータ, 52b…第2のヒータ, 61a…第1の光位相制御器, 61b…第2の光位相制御器, 62a…第1のヒータ, 62b…第2のヒータ, 71…PI制御回路, 72a…第1の演算回路, 72b…第3の演算回路, 73a…第1のバイアス電源, 73b…第2のバイアス電源, 75a…第2の演算回路, 75b…第4の演算回路, 76a…第1の加算部, 76b…第2の加算部, 81…フィードフォワード制御回路, 82…光アッテネータ, 281…光パワモニタ, 282…同期検波回路
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11