特開2019-216223IP Force 特許公報全文掲載

技術分野

この発明は、半導体装置

要約特許出願時に添付された[要約書]

【課題】ゲートパッド部の横方向の電圧降下を抑制し、少数キャリア(正孔)の注入を抑制し、大電流でもボディダイオードがオンしないようにできる半導体装置を提供する。
【解決手段】半導体装置は、第1導電型の半導体基板1のおもて面に設けられた第1導電型の第1半導体層2と、第2導電型の第2半導体層3と、第1導電型の第1半導体領域7と、を備える。また、半導体装置は、ゲート絶縁膜9を介して設けられたゲート電極10と、第1電極13と、ショットキーバリアダイオードと、を備える。ショットキーバリアダイオードは、ゲートパッド部20および活性部21に設けられ、ゲートパッド部20に設けられたショットキーバリアダイオードは、ゲートパッド部20の周辺で第1電極13と電気的に接続される。
【選択図】図1

発明が解決しようとする課題[発明の詳細な説明]から抜粋

ここで、ゲートパッド部20では、耐圧を確保するため通常p型領域(p+型ベース領域3、p型ベース層6)が形成される。これらのp型領域は、活性部21のp型領域と比較して面積が広いため、広がり抵抗による横方向の電圧降下が起こる。これにより、p型領域とn-型ドリフト層からなるpn接合が順方向にバイアスされた場合、少数キャリア(正孔)が注入され、ゲートパッド部20では比較的小さな電流密度でもボディダイオードに電流が流れる。このように、ゲートパッド部20のボディダイオードは、バイポーラ動作により経時的に特性が変化し、信頼性が低下するという課題がある。 この発明は、上述した課題を解消するため、ゲートパッド部の横方向の電圧降下を抑制し、少数キャリア(正孔)の注入を抑制し、大電流でもボディダイオードがオンしないようにできる半導体装置を提供することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体装置は、第1導電型の半導体基板のおもて面に、前記半導体基板より不純物濃度の低い第1導電型の第1半導体層が設けられる。前記第1半導体層の、前記半導体基板側に対して反対側に第2導電型の第2半導体層が設けられる。前記第2半導体層の内部に選択的に、前記第1半導体層よりも不純物濃度の高い第1導電型の・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明にかかる半導体装置によれば、ゲートパッド部の横方向の電圧降下を抑制し、少数キャリア(正孔)の注入を抑制し、大電流でもボディダイオードがオンしないようにできるという効果を奏する。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】実施の形態1にかかる炭化珪素半導体装置の構成を示す図3のY−Y’断面図である。

【図2】実施の形態1にかかる炭化珪素半導体装置の構成を示す図3のX−X’断面図である。

【図3】実施の形態1にかかる炭化珪素半導体装置の構成を示す上面図である。

【図4】実施の形態1にかかる炭化珪素半導体装置の構成を示す図3のA部拡大図である。

【図5】実施の形態1にかかる炭化珪素半導体装置の図3のY−Y’断面における電流の流れを示す図である。

【図6】実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その1)。

【図7】実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その2)。

【図8】実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その3)。

【図9】実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その4)。

【図10】実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その5)。

【図11】実施の形態2にかかる炭化珪素半導体装置のゲートパッド部の構成を示す断面図である。

【図12】実施の形態2にかかる炭化珪素半導体装置のゲートパッド部の他の構成を示す断面図である。

【図13】従来のSBD内臓トレンチ型炭化珪素半導体装置の構成を示す断面図である。

選択図 図1出願人が指定した本件の代表的な図

1 n型炭化珪素基板   2 n-型ドリフト層   3、3’ p+型ベース領域   5 n型高濃度領域   6、6’ p型ベース層   7 n+型ソース領域   8 p+型コンタクト領域   9 ゲート絶縁膜   10 ゲート電極   11 層間絶縁膜   12 バリアメタル   13 ソース電極   14 ソース電極パッド   15 導電層   16 フィールド酸化膜   17 ゲート電極パッド   18 ゲートトレンチ   19 コンタクトトレンチ   20 ゲートパッド部   21 活性部   24 ソースコンタクト部   25 n+型領域

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります