特開2019-220543(P2019-220543A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日立金属株式会社の特許一覧
特開2019-220543酸化物半導体層、酸化物半導体層形成用スパッタリングターゲット、および薄膜トランジスタ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2019-220543(P2019-220543A)
(43)【公開日】2019年12月26日
(54)【発明の名称】酸化物半導体層、酸化物半導体層形成用スパッタリングターゲット、および薄膜トランジスタ
(51)【国際特許分類】
   H01L 29/786 20060101AFI20191129BHJP
   H01L 21/336 20060101ALI20191129BHJP
   C01G 19/00 20060101ALI20191129BHJP
   C23C 14/08 20060101ALI20191129BHJP
   C23C 14/34 20060101ALI20191129BHJP
   H01L 21/363 20060101ALI20191129BHJP
【FI】
   H01L29/78 618B
   H01L29/78 618A
   C01G19/00 A
   C23C14/08 K
   C23C14/34 A
   H01L21/363
【審査請求】未請求
【請求項の数】14
【出願形態】OL
【全頁数】14
(21)【出願番号】特願2018-115826(P2018-115826)
(22)【出願日】2018年6月19日
(71)【出願人】
【識別番号】000005083
【氏名又は名称】日立金属株式会社
(74)【代理人】
【識別番号】110001689
【氏名又は名称】青稜特許業務法人
(72)【発明者】
【氏名】内山 博幸
(72)【発明者】
【氏名】森塚 翼
(72)【発明者】
【氏名】上坂 修治郎
【テーマコード(参考)】
4K029
5F103
5F110
【Fターム(参考)】
4K029AA09
4K029AA24
4K029BA50
4K029BD01
4K029CA06
4K029DC05
4K029DC09
4K029DC34
4K029DC39
4K029GA01
5F103AA08
5F103BB22
5F103DD30
5F103LL08
5F103LL13
5F103NN04
5F103NN06
5F103PP03
5F103RR04
5F103RR07
5F110AA14
5F110BB01
5F110CC07
5F110EE04
5F110EE44
5F110FF02
5F110FF30
5F110GG01
5F110GG06
5F110GG43
5F110GG58
5F110HK03
5F110HK04
5F110HK22
5F110HK32
5F110HK33
5F110NN02
5F110NN03
5F110NN23
5F110NN24
5F110NN35
5F110NN46
(57)【要約】      (修正有)
【課題】光照射に伴うしきい電位変動を抑制し、高信頼かつ安定したTFT特性を得るための酸化物半導体層を提供する。
【解決手段】亜鉛と錫の酸化物を含む酸化物半導体に酸化ガリウムを添加し、バンドギャップの拡大を図る。具体的には、亜鉛、錫およびガリウムの合計あるいは亜鉛、錫、ガリウムおよびアルミニウムの合計を100としたときに5at%〜23at%のガリウム原子を導入し、バンドギャップを3.5〜3.9eVとする。
【選択図】図3
【特許請求の範囲】
【請求項1】
亜鉛と錫の酸化物を含み、
バンドギャップが3.5〜3.9eVであること
を特徴とする酸化物半導体層。
【請求項2】
請求項1に記載の酸化物半導体層であって、
バンドギャップが3.5〜3.6eVであること
を特徴とする酸化物半導体層。
【請求項3】
請求項1に記載の酸化物半導体層であって、
ガリウムを含むこと
を特徴とする酸化物半導体焼結体。
【請求項4】
請求項3に記載の酸化物半導体層であって、
ガリウムを5at%〜23at%含むこと
を特徴とする酸化物半導体層。
【請求項5】
請求項4に記載の酸化物半導体層であって、
アルミニウムを0.02at%〜20.80at%含むこと
を特徴とする酸化物半導体層。
【請求項6】
請求項5に記載の酸化物半導体層であって、
原子比で亜鉛と錫の合計を1としたときに亜鉛の比率が0.6〜0.8であること
を特徴とする酸化物半導体層。
【請求項7】
亜鉛と錫の酸化物を含み、
バンドギャップが3.5〜3.9eVである酸化物半導体層を形成するための焼結体からなること
を特徴とする酸化物半導体層形成用スパッタリングターゲット。
【請求項8】
請求項7に記載の酸化物半導体層形成用スパッタリングターゲットであって、
ガリウムを5at%〜23at%含むこと
を特徴とする酸化物半導体層形成用スパッタリングターゲット。
【請求項9】
請求項8に記載の酸化物半導体層形成用スパッタリングターゲットであって、
アルミニウムを0.02at%〜20.80at%含むこと
を特徴とする酸化物半導体層形成用スパッタリングターゲット。
【請求項10】
請求項9に記載の酸化物半導体層形成用スパッタリングターゲットであって、
原子比で亜鉛と錫の合計を1としたときに亜鉛の比率が0.6〜0.8であること
を特徴とする酸化物半導体層形成用スパッタリングターゲット材。
【請求項11】
薄膜トランジスタであって、
第一の面と第二の面を有するゲート絶縁膜と、
前記ゲート絶縁膜の第一の面に接するゲート電極と、
前記ゲート絶縁膜の第二の面に接する酸化物半導体チャネル層と、
前記酸化物半導体チャネル層にそれぞれ接するソース電極およびドレイン電極と
を備え、
前記酸化物半導体チャネル層は、
亜鉛と錫の酸化物を含み、
バンドギャップが3.5〜3.9eVであること
を特徴とする薄膜トランジスタ。
【請求項12】
請求項11に記載の薄膜トランジスタであって、
前記酸化物半導体チャネル層にガリウムを5at%〜23at%含むこと
を特徴とする薄膜トランジスタ。
【請求項13】
請求項12に記載の薄膜トランジスタであって、
前記酸化物半導体チャネル層にアルミニウムを0.02at%〜20.80at%含むこと
を特徴とする薄膜トランジスタ。
【請求項14】
請求項13に記載の薄膜トランジスタであって、
原子比で亜鉛と錫の合計を1としたときに亜鉛の比率が0.6〜0.8であること
を特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、酸化物半導体層、酸化物半導体層形成用スパッタリングターゲット、および薄膜トランジスタに関する。
【背景技術】
【0002】
薄膜トランジスタ(TFT)を画素スイッチに用いる液晶ディスプレイにおいては、薄膜トランジスタのチャネル層に非晶質シリコン(アモルファスシリコン)を採用した液晶ディスプレイが主流である。
【0003】
しかし、4Kあるいは8Kとディスプレイが高精細化されると、画素サイズは微細化せざるを得ず、当然ながら薄膜トランジスタも微細化されることになる。これは単位面積当たりの電流値を増大させることを意味し、アモルファスシリコンを採用したチャネル層では、オン特性(移動度やオン電流)が不足し、対応が困難となっている。
【0004】
一方、オン特性に優れた低温ポリシリコン(LTPS)では、十分に高精細化に対応するが、レーザアニールなどの高コストプロセスを用いるため、大画面製造は困難であり、高精細に対応する高オン特性と大面積製造を実現する半導体材料が求められている。
【0005】
そこで近年、この領域をカバーする薄膜半導体材料として酸化物半導体材料が注目されている。また近年では、自発光デバイスであり大電流駆動が必要な有機EL(エレクトロルミネッセンス)のバックプレーン用薄膜トランジスタとしても、実用化検討が行われている。
【0006】
酸化物半導体は、化学蒸着法(CVD)で成膜されるアモルファスシリコンとは異なり、スパッタリング法で成膜することができるため、膜の均一性に優れ、ディスプレイの大型化と高精細化の要求に対応し得る。
【0007】
また、酸化物半導体は、アモルファスシリコンよりもオン特性に優れ、高輝度、高コントラスト化、および高速駆動に有利である上、オフ時のリーク電流が低く、消費電力低減(省電力化)も期待できる。
【0008】
さらに、スパッタリング法は、大面積への高均一成膜が可能な上、化学蒸着法に比べて低温での成膜が可能であるため、薄膜トランジスタを構成する材料として耐熱性の低い材料を選択することができるという利点もある。
【0009】
ディスプレイ用TFTのチャネル層に好適な酸化物半導体として、例えば、インジウムガリウム亜鉛複合酸化物(以下、IGZOと称する)などが知られており、IGZOを用いた半導体デバイスも知られている(例えば、特許文献1参照)。
【0010】
しかし、IGZOは電極加工プロセスに対する耐性が乏しいことと保護膜形成プロセスに対する耐性が乏しいため、エッチストップ層の形成が必要であるなど、低コスト製造が困難であった。
【0011】
これに対して、インジウム錫亜鉛複合酸化物(以下、ITZOと称する)と亜鉛錫複合酸化物(以下、ZTOと称する)といった電極加工プロセスへの耐性の大きな酸化物半導体材料も提案されるようになっている(例えば、特許文献2、3参照)。
【0012】
特に、ZTOは希少金属と産業利用率の高い元素をあまり使用していないことから、コスト面と持続性の観点から有望な酸化物半導体材料である。
【先行技術文献】
【特許文献】
【0013】
【特許文献1】特開2006−165532号公報
【特許文献2】特開2008−243928号公報
【特許文献3】特開2012−033699号公報
【非特許文献】
【0014】
【非特許文献1】神谷利夫、野村研二、細野秀雄著、「アモルファス酸化物半導体の物性とデバイス開発の現状」、個体物理、アグネ技術センター、2009年9月、Vol.44巻、No.9、p.627−633
【発明の概要】
【発明が解決しようとする課題】
【0015】
特許文献1〜3による酸化物半導体薄膜トランジスタを画素スイッチとして採用する液晶ディスプレイを製造すると、バックライトからの光を酸化物半導体層が吸収し、しきい電位が大きく変動し、画素スイッチとしての特性の維持が難しくなることがある。
【0016】
同様な特性変動は、NBIS(Negative Bias under Illumination Stress)テストなどのストレス試験によりTFTの信頼性の指標となっている。
【0017】
この特性変動の原因として、IGZOなどの酸化物半導体には、価電子帯上1.5eVまでの間に欠陥準位が存在し、特に0.5eV程度に高密度の準位が存在し、これらの準位に可視光が吸収されることにより、電子-正孔対が形成され、さらにそれぞれがいくつかの過程を経て導電帯、価電子帯へ移動することにより起こるものと考えられている(例えば、非特許文献1参照)。
【0018】
この様な特性変動があると、液晶ディスプレイの画素スイッチとして安定的な稼働は望めず、OLED(Organic Light Emitting Diode)ディスプレイのドライバとして採用することも難しい。
【0019】
現状は、コストをかけて遮光層を形成し、酸化物半導体層への光入射を抑制するなどの措置が取られている。そのため、光照射によるしきい電位変動を適正な値に制御し、安定的に動作が可能な酸化物半導体材料が望まれていた。
【0020】
なお、このような特性変動は、IGZOなど酸化物半導体材料を用いた薄膜トランジスタに特有の現象である。
【0021】
本発明は、上記のような現象に鑑みなされたものであって、所定のバンドギャップにより安定的で信頼性の高い酸化物半導体層などを提供することを目的とする。
【課題を解決するための手段】
【0022】
本発明に係る代表的な酸化物半導体層は、亜鉛と錫の酸化物を含む酸化物半導体層であって、バンドギャップが3.5〜3.9eVであることを特徴とする。
【0023】
また、本発明は、酸化物半導体層形成用スパッタリングターゲットおよび薄膜トランジスタとしても把握される。
【発明の効果】
【0024】
本発明によれば、所定のバンドギャップにより安定的で信頼性の高い酸化物半導体層などを提供することが可能になる。
【図面の簡単な説明】
【0025】
図1A】酸化物半導体薄膜トランジスタを製造する第一の工程における断面図の例を示す図である。
図1B】酸化物半導体薄膜トランジスタを製造する第二の工程における断面図の例を示す図である。
図1C】酸化物半導体薄膜トランジスタを製造する第三の工程における断面図の例を示す図である。
図1D】酸化物半導体薄膜トランジスタを製造する第四の工程における断面図の例を示す図である。
図1E】酸化物半導体薄膜トランジスタを製造する第五の工程における断面図の例を示す図である。
図1F】酸化物半導体薄膜トランジスタを製造する第六の工程における断面図の例を示す図である。
図1G】酸化物半導体薄膜トランジスタを製造する第七の工程における断面図の例を示す図である。
図1H】ディスプレイにおける酸化物半導体薄膜トランジスタの例を示す図である。
図2A】表1のサンプルNo.2の例を示すグラフである。
図2B】表1のサンプルNo.3の例を示すグラフである。
図2C】表1のサンプルNo.4の例を示すグラフである。
図2D】表1のサンプルNo.5の例を示すグラフである。
図2E】表1のサンプルNo.9の例を示すグラフである。
図2F】表1のサンプルNo.10の例を示すグラフである。
図2G】表1のサンプルNo.12の例を示すグラフである。
図2H】表1のサンプルNo.13の例を示すグラフである。
図2I】表1のサンプルNo.15の例を示すグラフである。
図2J】表1のサンプルNo.16の例を示すグラフである。
図2K】表1のサンプルNo.17の例を示すグラフである。
図3】ZTOへのGa導入量とバンドギャップの関係、およびZn組成との相関の例を示す図である。
【発明を実施するための形態】
【0026】
本発明の実施の形態について、図を用いて詳細に説明する。ただし、特に限定的に記載したもの以外、本発明は以下に説明する実施の形態の記載内容や数値に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは、当業者であれば容易に理解される。
【0027】
また、本明細書の図面等において示す各構成の、位置、大きさ、あるいは範囲などは、簡単に理解できるようにするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、あるいは範囲などに限定されるものではない。
【0028】
TFT(薄膜トランジスタ)の光照射に伴うしきい電位変動を抑制し、高信頼かつ安定したTFT特性を得るため、本実施の形態では、ZTOに酸化ガリウムを添加し、バンドギャップの拡大を図る。欠陥準位が存在する価電子帯上の準位は価電子帯端のテイル準位に依存し、最も高密度な準位は価電子帯から0.5eV程度高い位置に存在している。
【0029】
通常、バックライトに用いられる光源はLED光源が多く、これらの場合、紫外領域の光は含まれない。そのため、紫色(LEDのスペクトルでは、〜3eV)+0.5eV以上に上記の高密度欠陥準位があれば、酸化物半導体層への光吸収の多くは抑えられるはずである。また、有機EL発光の場合でも波長領域は同様であるため、有機ELデバイスでも同様の原理が成り立つ。
【0030】
従って、本実施の形態では、特性に大きな影響を与えない範囲で酸化ガリウムなど、さらにワイドギャップな酸化物を添加することにより3.5eV以上のバンドギャップとなるZTO系材料を実現し、これを使用することで、バンドギャップが3.1eV程度のIGZO等現行の酸化物半導体材料では実現不可能な、ディスプレイ駆動時の特性変動抑制を実現するものである。
【0031】
また、酸化ガリウムの添加量について、過剰な添加は、TFT特性の移動度等を著しく低下させることが確認されているため、上記バンドギャップをクリアしながら、特性的に実用可能な範囲として上限値を定める。具体的には、ZTOを構成するZn、SnおよびGaの合計あるいはZn、Sn、GaおよびAlの合計を100としたときに5at%〜23at%のGa原子を導入し、より好ましくは5at%〜10at%のGa原子を導入する。
【0032】
これにより、添加前のZTOのバンドギャップ3.3eVが、3.5〜3.9eVまで拡大する。このバンドギャップであれば、仮に価電子帯端のテイル準位に応じた高密度欠陥準位が存在しても可視光領域の光吸収は大部分抑制されるため、光吸収に伴うしきい電位シフト、NBISなどTFTの信頼性に関わる問題の解決が可能となる。
【0033】
一方で、Ga原子の過剰な導入は、TFT特性の移動度などのオン特性を著しく低下させ、焼結体の製造も困難となるため、23at%を超えるGa原子導入は非現実的である。
【0034】
なお、バンドギャップに大きな影響を与えない範囲で、その他の金属酸化物材料の添加も可能である。例えば、酸素欠損の抑制に効果的なアルミニウム酸化物をアルミニウムとして0.02at%〜20.80at%導入しても特に問題ないが、0.02at%〜1.85at%の導入がより好ましい。
【0035】
また、ZTOのZnの比率については、加工性やSD(ソースとドレイン)電極加工時のエッチング耐性を考慮すると、原子比で亜鉛と錫の合計を1としたときに0.6〜0.8が実用的であり、0.6未満では加工性が劣り、0.8を超えると電極加工時のエッチング耐性を維持できない。
【0036】
0.6〜0.8の範囲でのバンドギャップ変動は±0.3eV程度であるため、3.5〜3.9eVのバンドギャップ値を維持できれば問題なく適用可能であるが、3.5〜3.6eVのバンドギャップ値がより好ましい。
【0037】
以下では、本実施の形態の酸化物半導体層形成用スパッタリングターゲットを用いて形成した酸化物半導体層を組み込んで製造した薄膜トランジスタの一例について説明する。本実施の形態のチャネル層は、酸化物半導体層がZTO(膜厚30nm)系材料である。尚、本実施の形態の酸化物半導体層形成用スパッタリングターゲットは、例えば、ZnO粉末、SnO粉末、Ga粉末、Al粉末を上記した成分組成となるように混合して、鋳込み成形した成形体を常圧焼成して得た焼結体に、切削や研磨等の機械加工をすることで得ることができる。
【0038】
図1A〜1Gは、酸化物半導体薄膜トランジスタを製造する工程の一例における断面図である。なお、図1A〜1Gにおいて同じ物には同じ符号を付けて、各図の説明における説明の繰り返しは省略する。
【0039】
図1Aに示すように、基板10の上にゲート電極となる電極層1、例えばMo層やMoW層(膜厚100nm)をDCマグネトロンスパッタ法などにより成膜する。その後、ホトレジストパターンを形成し、これをマスクとしてゲート電極加工を行う。
【0040】
図1Bに示すように、形成されたゲート電極パターンを被覆する形で、PE−CVD法などによりゲート絶縁膜層2を形成する。ここでは、SiO(膜厚100nm)を形成する。
【0041】
その後、チャネル層となるZTO層3を酸化物半導体層形成用スパッタリングターゲットを用いてDCマグネトロンスパッタ法により成膜する。ここで、ZTO層3(膜厚30nm)は、原子比で亜鉛と錫の合計を1としたときに亜鉛の比率が0.68〜0.72、(Ga添加量 0〜30at%添加)、(Al添加量 0〜20.80at%添加)の焼結体からなるスパッタリングターゲットを用い、成膜条件、常温、成膜圧力0.5Pa、スパッタガスAr/O混合ガス(酸素添加割合約10%)、DCパワー50Wにて成膜した。
【0042】
その後、ホトレジストパターン4を形成して図1Cのようになり、ホトレジストパターン4をマスクとして酸化物チャネル領域(ZTO層3)の加工を行う。加工には、例えば、シュウ酸系エッチング液などITO加工に一般的に用いられるエッチング液を用いる。
【0043】
ZTO層3の上記膜厚であれば、1分程度の処理時間で面内分布等を考慮してもZTO層3の不要な部分を十分に除去でき、図1Dのようになる。加工後の酸化物層は、温度300〜350℃の条件で1時間活性化アニール処理を施す。
【0044】
その後、SD電極層5となる例えば、Mo/Al/Mo層やMo、Mo合金層をマグネトロンDCスパッタリングや蒸着法により形成し、ホトレジストパターン6を形成して、図1Eのようになる。
【0045】
SD電極層5はさらに、ホトレジストパターン6をマスクとしてPAN系エッチング液などによりSD電極パターンに加工を行い、図1Fのようになる。その後、表面保護のため、SiN/SiOなどの保護膜7をPE−CVD法などにより形成し、図1Gに示す酸化物半導体材料によるTFTが完成する。
【0046】
完成したTFTを薄膜面の垂直方向から見た例を図1Hに示す。このTFTは、ディスプレイなどの画素電極制御用に用いられることが多い。このため、TFT20の周囲にはゲート線21、データ線22、および画素電極23が配置され、ディスプレイの場合には、この配置がアレイ状に連続して形成される。
【0047】
そして、図1HではTFT20の保護膜7の図示を省略したが、TFT20それぞれの電極層1、ZTO層3、およびSD電極層5は図1Hのようになる。
【0048】
Zn組成や添加物条件を変えた種々のZTO系材料の物性とTFT特性について、表1と図2A〜2Kにまとめる。図2A〜2Dが表1の#2〜5のグラフであり、図2E〜2Fが表1の#9〜10のグラフであり、図2G〜2Hが表1の#12〜13のグラフであり、図2I〜2Kが表1の#15〜17のグラフである。ここで、#はサンプルNo.である。
【0049】
なお、加工性については判定基準を10nm/min以上、SD耐性については、判定基準をMo電極とのエッチング選択比100以上、NBISについては、判定基準をΔVth=2以下とし、いずれかの項目の一つでも×の値となった場合には、判定を×とした。
【0050】
【表1】
【0051】
表1によれば、図3にも示す通り、ガリウム導入により、ZTOのバンドギャップが3.36から3.9eVまで変化することが分かる。ガリウム導入量に従い、ほぼ一次的に変化するため、バックライトなどの波長に合わせて、バンドギャップを制御することが可能である。
【0052】
ガリウム導入により、NBISテストによるしきい電位シフト(ΔVth)は、大きく改善し、9.1at%導入では1/2以下に抑制されている。なお、ここで行ったNBISテストは、100lxの白色LED光照射、かつチャネル層全面に光が照射される上面照射下で、ゲートバイアス−15V、1000秒間に変動した結果として示している。
【0053】
ガリウム添加量に伴い、TFTの移動度は大きく低下する。ガリウム添加量23at%ではかろうじてa−Si程度の移動度が確保されるが、30at%では高抵抗となりTFT動作できない状態に陥る。また、焼結体製造技術的にも高密度体が得られにくい導入量でもある。
【0054】
そのため、TFTとしての実効性が確保できるのは23at%程度が臨界値と考えられる。また、酸素欠損の抑制効果が期待できるアルミニウム酸化物の添加については、アルミニウムとして20.80at%程度までであれば、バンドギャップへの影響も小さく、問題なく適用可能であるが、27.26at%では高抵抗となりTFT動作が確認できなかった。
【0055】
また、Znの比率については、本実施の形態のバンドギャップ以外の加工性やSD電極加工時のエッチング耐性の面で、原子比で亜鉛と錫の合計を1としたときに0.6〜0.8が実用的な範囲であり、これ以外の組成では加工性かエッチング耐性のどちらかの特性が不十分であり実用的でない。
【0056】
なお、以上で説明したチャネル層および電極層の膜厚、成膜方法、加工(エッチング)方法等については、当然ながら製造するデバイスに求められる特性に応じ、種々変更が可能である。
【0057】
また、以上の説明では、典型的な成膜方法としてDCマグネトロンスパッタ法を用いたが、従来のRF、DCスパッタ、RFマグネトロンスパッタ、ECRスパッタ、イオンプレーティング、反応性蒸着法など種々の成膜方法で同じ効果が期待できる。
【0058】
本発明は以上で説明した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、発明の趣旨を逸脱しない範囲で、追加、削除、あるいは置換が行われてもよい。
【符号の説明】
【0059】
1・・・電極層
2・・・ゲート絶縁膜層
3・・・ZTO層(Ga導入)
4・・・ホトレジストパターン(チャネルパターン)
5・・・SD電極層
6・・・ホトレジストパターン(SD電極パターン)
7・・・保護膜
10・・・基板
図1A
図1B
図1C
図1D
図1E
図1F
図1G
図1H
図2A
図2B
図2C
図2D
図2E
図2F
図2G
図2H
図2I
図2J
図2K
図3