ホーム > 特許ランキング > ラピスセミコンダクタ株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2019-71066(P2019-71066A)
(43)【公開日】2019年5月9日
(54)【発明の名称】半導体装置
(51)【国際特許分類】
G06F 12/02 20060101AFI20190412BHJP
H04N 5/66 20060101ALI20190412BHJP
G09G 5/00 20060101ALI20190412BHJP
H04N 7/18 20060101ALI20190412BHJP
【ＦＩ】
G06F12/02 580D
H04N5/66 Z
G09G5/00 550T
H04N7/18 J
【審査請求】有
【請求項の数】2
【出願形態】ＯＬ
【全頁数】13
(21)【出願番号】特願2018-213964(P2018-213964)
(22)【出願日】2018年11月14日
(62)【分割の表示】特願2014-140681(P2014-140681)の分割
【原出願日】2014年7月8日
(71)【出願人】
【識別番号】308033711
【氏名又は名称】ラピスセミコンダクタ株式会社
(74)【代理人】
【識別番号】100079049
【弁理士】
【氏名又は名称】中島 淳
(74)【代理人】
【識別番号】100084995
【弁理士】
【氏名又は名称】加藤 和詳
(74)【代理人】
【識別番号】100099025
【弁理士】
【氏名又は名称】福田 浩志
(72)【発明者】
【氏名】秋山 隆明
【テーマコード（参考）】
5B160
5C054
5C058
5C182
【Ｆターム（参考）】
5B160AB08
5B160AB20
5B160GA16
5C054CA04
5C054CC02
5C054EA05
5C054GD09
5C054HA30
5C058AA06
5C058BA04
5C058BA35
5C058BB13
5C182AB25
5C182AC03
5C182AC43
5C182BA14
5C182BC02
5C182CC24
5C182DA05
5C182DA06
5C182DA07
5C182DA14
5C182DA22
(57)【要約】
【課題】恒常的な異常がある半導体装置を使用した場合でも、表示特性の劣化が視認されにくい半導体装置、表示システムおよび表示方法を提供すること。【解決手段】開始アドレスから最終アドレスまでの各アドレスで指定される記憶領域を備え、１つまたは複数の所定の単位を含むデータ群を該所定の単位ごとに該記憶領域に記憶する記憶部分を複数備えたメモリ部と、各アドレスの中から、所定の単位の書き込みを開始する先頭アドレスをランダムに指定する先頭アドレス生成回路と、所定の単位を先頭アドレスから順に記憶部分に書き込ませ、最終アドレスに書き込みがなされたのちにその続きを開始アドレスから書き込ませる書込み側メモリ制御部と、を有する。
【選択図】図２
【特許請求の範囲】
【請求項1】
開始アドレスから最終アドレスまでの各アドレスで指定される記憶領域を備え、１つまたは複数の所定の単位を含むデータ群を該所定の単位ごとに該記憶領域に記憶する記憶部分を複数備えたメモリ部と、
前記各アドレスの中から、前記所定の単位の書き込みを開始する先頭アドレスをランダムに指定する先頭アドレス生成回路と、
前記所定の単位を前記先頭アドレスから順に前記記憶部分に書き込ませ、前記最終アドレスに書き込みがなされたのちにその続きを開始アドレスから書き込ませる書込み側メモリ制御部と、を有する
半導体装置。
前記各アドレスの中から、前記所定の単位の書き込みを開始する先頭アドレスをランダムに指定する先頭アドレス生成回路と、
前記所定の単位を前記先頭アドレスから順に前記記憶部分に書き込ませ、前記最終アドレスに書き込みがなされたのちにその続きを開始アドレスから書き込ませる書込み側メモリ制御部と、を有する
半導体装置。
【請求項2】
前記記憶部分に書き込まれた前記所定の単位を、前記先頭アドレスから順に読み出し、前記最終アドレスの読み出しがなされたのちにその続きを前記開始アドレスから読み出させる読出し側メモリ制御部をさらに有する
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
近年、カメラで撮影された映像をリアルタイムでディスプレイ等の表示装置に表示する表示システムの用途が広がっている。このような表示システムとしては、たとえば、自動車などの車両に搭載されるカメラで得られた撮影画像に基づいて、車両の周辺の領域を示す画像を車室内のディスプレイに表示する表示システムが知られている。
【0003】
表示装置への表示に用いる映像信号は、表示装置の画面に対応する画像（フレーム）を所定の周期で含んでいる。このような映像信号を処理対象とする画像処理装置は、映像信号の同期タイミングを調整するために、画像を記憶するバッファメモリとしてのフレームメモリを利用する場合がある。
【0004】
この場合、画像処理装置は、映像信号に含まれる画像をフレームメモリに周期的に書き込む。そして、画像処理装置は、このフレームメモリから所定のタイミングで画像を周期的に読み出すことにより、映像信号の同期タイミングを調整することができる。
【0005】
従来、このフレームメモリにおいて、たとえば１ビットのエラー（障害）が発生した場合の対策として、ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｅ）を用いた方法がある。ＥＣＣを用いた方法によれば、メモリに書き込んだり、メモリから読み出す際に、データに対し誤り訂正符号を付加することによって、メモリを１ビットのエラーから保護することができる。
【0006】
フレームメモリにおいてビットエラーが発生した場合の対策の他の例として、特許文献１に開示されたものが挙げられる。特許文献１に開示された対策によれば、ビットエラーが検出された場合、当該ビットエラーが検出されたフレームについて処理を中止し、スキップすることにより表示画面の乱れを防止することができる。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開２０１２−２３３９６５号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、ＥＣＣ等の符号を付加する方式を採用した場合には、フレームメモリを制御する回路の回路規模が大きくなり、コストアップ等の要因になる。また、誤り訂正等を行うことにより演算量が増加するため、処理速度の低下等も懸念される。
【0009】
また、特許文献１に開示された対策では、ソフトエラー等の一時的なエラーの場合には有効であるが、メモリビット（メモリセル）の故障等の恒常的なエラーに対しては十分に機能しない懸念がある。
【0010】
一方、出荷時の検査工程において、個々のメモリビットの故障を検出するために様々なテストを行う方法も考えられるが、このような方法ではテスト時間が膨大となり現実的ではないばかりか、出荷後の故障に対しては対処できない。
【0011】
本発明は、上述した課題を解決するためになされたものであり、恒常的な異常がある半導体装置を使用した場合でも、表示特性の劣化が視認されにくい半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0012】
本発明に係る半導体装置は、開始アドレスから最終アドレスまでの各アドレスで指定される記憶領域を備え、１つまたは複数の所定の単位を含むデータ群を該所定の単位ごとに該記憶領域に記憶する記憶部分を複数備えたメモリ部と、前記各アドレスの中から、前記所定の単位の書き込みを開始する先頭アドレスをランダムに指定する先頭アドレス生成回路と、前記所定の単位を前記先頭アドレスから順に前記記憶部分に書き込ませ、前記最終アドレスに書き込みがなされたのちにその続きを開始アドレスから書き込ませる書込み側メモリ制御部と、を有するものである。
【発明の効果】
【0013】
本発明によれば、恒常的な異常がある半導体装置を使用した場合でも、表示特性の劣化が視認されにくい半導体装置を提供することが可能となる。
【図面の簡単な説明】
【0014】
【図1】実施の形態に係る表示システムの構成の一例を示す機能ブロック図である。
【図2】第１の実施の形態に係るメモリ制御部の構成の一例を示すブロック図である。
【図3】実施の形態に係るフレームメモリの記憶形態を示す概念図である。
【図4】比較例に係るメモリ制御部のブロック図、およびフレームメモリのメモリアドレス空間と画面の表示との関係を説明するための図である。
【図5】比較例に係るメモリビットの故障と画面の表示との関係を説明するための図である。
【図6】第１の実施の形態に係るフレームメモリの記憶面と書込み制御、読出し制御との関係を説明するためのタイムチャートである。
【図7】第１の実施の形態に係るメモリビットの故障と画面の表示との関係を説明するための図である。
【図8】第２の実施の形態に係るメモリ制御部の構成の一例を示すブロック図である。
【図9】第２の実施の形態に係る画像データの記憶形態を示す概念図である。
【図10】第２の実施の形態に係るメモリビットの故障と画面の表示との関係を説明するための図である。
【発明を実施するための形態】
【0015】
以下、図面を参照して、本発明を実施するための形態について詳細に説明する。
【0016】
［第１の実施の形態］図１ないし図７を参照して、本実施の形態に係る表示システム１０について説明する。
本実施の形態では、本発明に係る表示システムを、自動車に搭載する表示システムに適用した形態を例示して説明する。表示システム１０は、自動車などの車両に搭載され、当該車両の周辺の様子を示す画像を車室内に表示する機能を有している。
【0017】
図１に示すように、表示システム１０は、車載カメラ１２、画像処理装置１４、表示装置１６、および制御部１８を含んで構成されている。
【0018】
車載カメラ１２は、たとえば車両の後方に設けられた車両の後方を撮影するためのカメラである。画像処理装置１４は、車載カメラ１２で撮影された映像を、表示装置１６での表示に適合する画像データに変換する処理を行う装置である。表示装置１６は、たとえば液晶等を用いたディスプレイであり、一例として車両の車内に設けられており、車載カメラ１２で撮影された車両の後方を示す映像をリアルタイムで表示する。
【0019】
制御部１８は、図示しないＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＮＶＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ）等を含んで構成され、表示システム１０を統括制御する。表示システム１０は、全体として、車両の後方を監視するバックモニタシステムとして機能する。
【0020】
画像処理装置１４は、画像取得部３０、メモリ制御部３２、画像出力部３４、およびフレームメモリ３６を含んで構成されている。
【0021】
画像取得部３０は、車載カメラ１２からアナログの画像を所定の周期で取得し、そのアナログの画像をデジタルの画像に変換（Ａ／Ｄ変換）する。これにより、画像取得部３０は、デジタルの画像を所定の周期で含む映像信号（画像データ）を、同期信号とともに出力する。
【0022】
メモリ制御部３２は、画像データの同期タイミングを、表示装置１６の同期タイミングに適合するように調整する。これにより、メモリ制御部３２は、全ての水平ラインを有するプログレッシブ画像（フレーム）を所定の周期で含み、表示に適合するように同期タイミングが調整された画像データを出力する。
【0023】
画像出力部３４は、メモリ制御部３２から出力された画像データを、表示装置１６に出力する。これにより、車両の後方の様子を示す画像が表示装置１６に表示される。
【0024】
フレームメモリ３６は、画像データをフレーム単位で書込み、読出すバッファメモリであり、一例として、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ ＡｃｃｅｓｓＭｅｍｏｒｙ）を用いて構成されている。
【0025】
図２を参照して、本実施の形態に係るメモリ制御部３２の詳細について説明する。図２に示すように、メモリ制御部３２は、書込み側メモリ制御回路３２Ａ、読出し側メモリ制御回路３２Ｂ、および先頭アドレス生成回路５０を含んで構成されている。
【0026】
書込み側メモリ制御回路３２Ａは、画像取得部３０から受け取った画像データおよび同期信号に基づいて、フレームメモリ３６に書込みデータおよび書込み側アドレスを送りつつフレームメモリ３６にフレーム単位で画像データを書き込む回路である。
【0027】
読出し側メモリ制御回路３２Ｂは、画像出力部３４から受け取った同期信号に基づいて、フレームメモリ３６に読出し側アドレスを送りつつフレームメモリ３６からフレーム単位で画像データを読み出し、画像出力部３４に送る回路である。
【0028】
ここで、本実施の形態に係る半導体装置６０は、メモリ制御部３２およびフレームメモリ３６から構成されている。むろん、これに限られず、たとえば画像処理装置１４全体を半導体装置としてもよい。
【0029】
先頭アドレス生成回路５０は、後述する本実施の形態に係るフレームメモリの制御方法において、書込み処理、読出し処理の際に指定する、フレームメモリ３６の先頭アドレスを生成する回路である。先頭アドレス生成回路５０としては、先頭アドレスを擬似ランダムパタン発生回路を用いてランダムに生成する回路としてもよいし、加算器を用いて所定の間隔（一定の間隔あるいは可変の間隔）で生成する回路としてもよい。本実施の形態では、ランダムに先頭アドレスを生成する回路を採用している。なお、生成した先頭アドレスは、図示しないＲＡＭ等の記憶手段に記憶させておいてもよい。
【0030】
図３に、本実施の形態に係るフレームメモリ３６における画像データの記憶形態を示す。フレームメモリ３６は、アドレスＡ１〜Ａｎで指定される記憶領域を有しており、図３では、各々の記憶領域に画像データＤ１〜Ｄｎが記憶されている状態を示している。
【0031】
画像データＤ１〜Ｄｎの形式は特に限定されないが、本実施の形態では、表示装置１６の各画素の階調値について、赤（Ｒ）、緑（Ｇ）、青（Ｂ）各８ビット（２５６階調）で表す合計２４ビットの画像データとしている。なお、本実施の形態では、ＲＧＢ色空間で表された画像データを用いた形態を例示して説明するが、これに限られず、たとえばＹＣｂＣｒ色空間で表された画像データを用いた形態としてもよい。
【0032】
つぎに、図４および図５を参照して、比較例に係るフレームメモリのメモリビットの一部に故障があった場合の表示装置１６における表示について説明する。図４は、比較例に係るメモリ制御部を示すブロック図、図５は、フレームメモリのメモリアドレス空間と画面の表示との関係を説明するための図である。
【0033】
図４（ａ）に示すように、比較例に係るメモリ制御部７０は、書込み側メモリ制御回路７０Ａ、および読出し側メモリ制御回路７０Ｂから構成されており、本実施の形態に係るメモリ制御部３２のように、先頭アドレス生成回路５０を有していない。
【0034】
図４（ｂ）は、フレームメモリ７２のメモリアドレス空間、フレームメモリ７２に書き込まれるフレーム単位の画像データを表示装置１６に表示させた場合の画面を概念的示した入力表示画面１００、およびフレームメモリ７２から読み出されたフレーム単位の画像データを表示装置１６に表示させた場合の出力表示画面１０２を示している。
【0035】
比較例における書込み側メモリ制御回路７０Ａは、入力表示画面１００の先頭位置ＤＨＩ（入力表示画面１００の左上隅）を、フレームメモリ７２のメモリアドレス空間の固定された先頭のアドレスである先頭アドレスＡｈに対応させて画像データを書き込んでいく。
【0036】
また、読出し側メモリ制御回路７０Ｂは、フレームメモリ７２の先頭アドレスＡｈに記憶された画像データを出力表示画面１０２の先頭位置ＤＨＯに対応させて順次読み出していく。
【0037】
図５を参照して、上記のような比較例に係るフレームメモリの制御方法において、フレームメモリ７２の特定のメモリビットに故障があった場合の表示装置１６における表示について説明する。図５（ｂ）は、フレームメモリ７２に、故障して記憶ができなくなっている故障メモリビットＭが含まれたメモリアドレス空間を示している。
【0038】
書込み側メモリ制御回路７０Ａは、上述したように、図５（ａ）に示す入力表示画面１００の先頭位置ＤＨＩに対応させてフレームメモリ７２の先頭アドレスＡｈから画像データを書み込む。また、読出し側メモリ制御回路７０Ｂは、先頭アドレスＡｈを図５（ｃ）に示す出力表示画面１０２の先頭位置ＤＨＯに対応させて、フレームメモリ７２から画像データを読み出す。この際、出力表示画面１０２の故障メモリビットＭに対応した位置には画像が表示されない（図５（ｃ）において、符号Ｎで示された位置）。以下、この出力表示画面１０２において、故障メモリビットＭに起因して画像が表示されないことを、「画面のノイズＮ」という場合がある。
【0039】
比較例に係るフレームメモリの制御方法においては、画面のノイズＮの位置はフレームメモリ７２の故障メモリビットＭのアドレスに対応しているので、出力表示画面上のノイズＮの位置は常に同じ位置である。この場合、出力表示画面１０２の一部に常に表示がされない部分が発生するので、表示装置１６の閲覧者に認識されやすく、表示装置１６の不具合が目立つ結果となる。そこで、本実施の形態では、先頭アドレス生成回路５０により１フレームごとに先頭アドレスを生成し、上記先頭アドレスＡｈをフレームごとに変更するようにしている。
【0041】
図６は、書込みフレームＦｗ（図２に示す書込みデータに対応）を画像データとしてフレームメモリ３６に書き込み、書き込んだ画像データを読出しフレームＦｒ（図２に示す読出しデータに対応）として読み出す場合のタイムチャートを示している。なお、図６では、本実施の形態に係るフレームメモリ３６が２面のフレームメモリ３６Ａおよび３６Ｂから構成されている場合を例示して説明する。
【0042】
図６では、タイミングｔ１で示されるように、まず書込みフレームＦｗ１が、フレームメモリ３６Ａに書き込まれる状態から開始されている。この際、先頭アドレス生成回路５０は、先頭アドレスとしてアドレスＡｉを生成しているものとする。つまり、タイミングｔ１においては、図７（ａ）に示す入力表示画面１００の先頭位置ＤＨＩをアドレスＡｉに対応させて、画像データＤ１〜Ｄｎを書き込んでいく。なお、タイミングｔ１では、フレームメモリ３６Ｂには画像データがまだ書き込まれていない。
【0043】
書込み側メモリ制御回路３２Ａには、書き込む画像データの個数を計数するカウンタが設けられており、先頭アドレス生成回路５０が先頭アドレスＡｉを生成した場合には、（ｎ−ｉ＋１）個の画像データをフレームメモリ３６Ａに書き込んだ後、アドレスＡ１に戻り画像データＤｎ−ｉ＋２から書き込んでいく。したがって、最後の画像データＤｎは、アドレスＡｉ−１に記憶されることになる。
【0044】
つぎのタイミングｔ２では、読出し側メモリ制御回路３２Ｂは、フレームメモリ３６ＡのアドレスＡｉを図７（ｃ）の出力表示画面１０２の先頭位置ＤＨＯに対応させて、フレームメモリ３６Ａから画像データＤ１〜Ｄｎを読出しフレームＦｒ１として読み出していく。読出し側メモリ制御回路３２Ｂにも画像データの個数を計数するカウンタが設けられており、（ｎ−ｉ＋１）個の画像データをフレームメモリ３６Ａから読み出した後、アドレスＡ１に戻りＤｎ−ｉ＋２から読み出していく。
【0045】
なお、本実施の形態では、画像データの個数を計数することにより、先頭アドレスが変更された場合のフレームメモリ３６への書込み、フレームメモリ３６からの読み出しにおけるアドレスの指定を制御する（アドレスＡｎに達した後のアドレスＡ１への戻りを制御する）形態を例示して説明するが、これに限られず、たとえば、制御部１８に搭載されたソフトウエアによりアドレスの指定を制御する形態としてもよい。
【0046】
一方で、タイミングｔ２においては、フレームメモリ３６Ｂに書込みフレームＦｗ２が、画像データＤ１’〜Ｄｎ’として書き込まれていく。この際、先頭アドレス生成回路５０は、先頭アドレスとしてアドレスＡｊを生成しているものとする。アドレスＡｊを先頭アドレスとした場合の画像データの書き込みは、上記タイミングｔ１の場合と同様である。
【0047】
つぎのタイミングｔ３では、読出し側メモリ制御回路３２Ｂは、フレームメモリ３６ＢのアドレスＡｊを図７（ｃ）に示す出力表示画面１０２の先頭位置ＤＨＯに対応させて、フレームメモリ３６Ｂから画像データＤ１’〜Ｄｎ’を読出しフレームＦｒ２として読み出していく。
【0048】
一方で、タイミングｔ３においては、フレームメモリ３６Ａに書込みフレームＦｗ３が、画像データＤ１’’〜Ｄｎ’’として書き込まれていく。この際、先頭アドレス生成回路５０は、先頭アドレスとしてアドレスＡｋを生成しているものとする。
【0049】
以下同様にして、フレームメモリ３６に画像データが書き込まれ、フレームメモリ３６から画像データが読み出されていく。
【0050】
図７を参照して、本実施の形態に係るフレームメモリの制御方法において、フレームメモリ３６の特定のメモリビットに故障があった場合の表示装置１６における表示について説明する。図７は、図６に示したフレームメモリの制御方法に対応している。
【0051】
図７（ｂ）において、入力表示画面１００の先頭位置ＤＨＩに対応するフレームメモリ３６の先頭アドレスが、ＡｉからＡｊに変化している。先述したように、先頭アドレスが変化すると、故障メモリビットＭに対応する画像データの相対的なアドレスが変化するので、図７（ｃ）に示すように、画面のノイズもＮｉからＮｊに変化する。
【0052】
本実施の形態においては、先頭アドレスはランダムに発生しているため、画面のノイズの位置もランダムに変化する。すると、人間の視覚的な反応速度には限界があるため、閲覧者に視認されにくくなる。
【0053】
以上詳述したように、本実施の形態によれば、恒常的な異常がある半導体装置を使用した場合でも、表示特性の劣化が視認されにくい半導体装置、表示システムおよび表示方法を提供することが可能となる。
【0054】
しかも、本実施の形態に係る半導体装置、表示システムおよび表示方法によれば、回路規模の小さい先頭アドレス生成回路を追加するだけで上記効果を奏するので、コストアップの要因となることが抑制される。
【0055】
［第２の実施の形態］図８ないし図１０を参照して、本実施の形態に係る表示システム１０について説明する。図８に示すように、本実施の形態に係る表示システム１０のメモリ制御部４０は、図２に示すメモリ制御部３２に、ビット位置生成回路５２を付加した構成となっている。
【0056】
ここで、本実施の形態に係る半導体装置８０は、メモリ制御部４０およびフレームメモリ３６から構成されている。むろん、これに限られず、画像処理装置１４全体を半導体装置としてもよい。
【0057】
先述したように、本実施の形態では、フレームメモリ３６に記憶させる画像データを、表示装置１６の各画素の階調値について、赤（Ｒ）、緑（Ｇ）、青（Ｂ）各８ビット（２５６階調）で表す合計２４ビットの画像データとしている。本実施の形態に係るビット位置生成回路５２は、このＲ、Ｇ、Ｂの少なくとも１つの８ビットのフレームメモリ３６におけるビット位置をフレームごとに変更するようにしている。なお、本実施の形態に係るビット位置生成回路５２は、先頭アドレス生成回路５０と同様に、疑似ランダムパタン発生回路、あるいは加算器を用いて構成することができる。また、生成したビット位置は、図示しないＲＡＭ等の記憶手段に記憶させておいてもよい。
【0058】
図９は、一例として、Ｒの画像データの記憶領域（つまり、図３に示すフレームメモリ３６の各アドレスＡ１〜Ａｎに対応する、画像データＤ１〜Ｄｎを記憶させる領域の一部）、Ｒ０〜Ｒ７（８ビット）を示している。通常、Ｒの画像データのＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）からＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）に向けて順にＲ０からＲ７に向けて記憶させていく。本実施の形態では、ビット位置生成回路５２によって、記憶領域Ｒ０〜Ｒ７における画像データのＭＳＢの位置が１フレームごとに変更される。
【0059】
つぎに、図１０を参照して、ＭＳＢの記憶領域Ｒ０〜Ｒ７における位置を１フレームごと変更する理由を説明する。図１０は、図６に示したフレームメモリの制御方法に対応している。先述したように、フレームメモリ３６に対する書込み、読み出しにおける先頭アドレスがＡｉからＡｊに変更された場合（図１０（ｂ）参照）、故障メモリビットＭの位置に対応する出力表示画面１０２上の位置（すなわち画面のノイズの位置）がＮｉからＮｊに変更された（図１０（ｃ）参照）。
【0060】
しかしながら、Ｒ０〜Ｒ７の記憶領域のいずれかに故障があった場合、たとえばＲ０に故障があった場合、８ビットのＲの画像データの位置を変更しないで、ＭＳＢからＬＳＢに向けて順に記憶させていくと、Ｒの画像データのＭＳＢに常に異常が発生する。この場合、異常の態様によっては、ＭＳＢが常に有効となり（常にデータ「１」となり）、当該画像データのＲ部分の階調値がつねに大きな値（１２８以上）をとることになる。その結果、画面のノイズがＮｉからＮｊに変わったとしても、ＮｉあるいはＮｊの階調自体が大きいので（ＮｉあるいはＮｊが明るい赤なので）、閲覧者によって認識されやすくなる。
【0061】
これに対し、本実施の形態に係る表示システムでは、先頭アドレスをＡｉからＡｊに変更するともに、図９に示すように、Ｒの画像データのＭＳＢのビット位置をＭＳＢｉからＭＳＢｊに変更している。このようにすることにより、Ｒの画像データの階調値がフレームごとに変わるので、画面のノイズＮｉ、Ｎｊの階調もランダム化され、その結果閲覧者によって画面のノイズが認識されにくくなる。
【0062】
なお、本実施の形態に係る画像データのＭＳＢのビット位置の変更は、フレームメモリ３６の故障メモリビットの位置が、検査等によって予め特定されている場合に適用してもよい。この場合、当該故障メモリビットのアドレスを図示しないＮＶＭ等の記憶手段に記憶させておいてもよい。
【0063】
以上のように、本実施の形態によっても、恒常的な異常がある半導体装置を使用した場合でも、表示特性の劣化が視認されにくい半導体装置、表示システムおよび表示方法を提供することが可能となる。
【0064】
しかも、本実施の形態に係る半導体装置、表示システムおよび表示方法によれば、回路規模の小さい先頭アドレス生成回路、ビット位置生成回路を追加するだけで上記効果を奏するので、コストアップの要因となることが抑制される。
【0065】
ここで、上記実施の形態では、画像データのうちのＲの画像データの８ビットについてＭＳＢのビット位置を変更する形態を例示して説明したが、故障メモリビットが複数の場合等を勘案し、他の色（Ｇ、Ｂ）についても同時にＭＳＢのビット位置を変更する形態としてもよい。
【0066】
また、上記実施の形態では、画像データのＭＳＢのビット位置を変更して画面のノイズが視認されにくくする形態を例示して説明したが、これに限られず、たとえば８ビット（あるいは２４ビット）の画像データの配列をランダムに変更するようにしてもよい。
【0067】
また、上記実施の形態では、先頭アドレスの変更に加えてＭＳＢのビット位置を変更する形態を例示して説明したが、これに限られず、先頭アドレスを変更することなく、ＭＳＢのビット位置を変更する形態としてもよい。
【0068】
さらに、上記各実施の形態では、１フレームごとに先頭アドレス生成回路５０によって先頭アドレスを生成させる形態、あるいは１フレームごとにビット位置生成回路５２によってＭＳＢのビット位置を生成させる形態を例示して説明したが、これに限られず、許容される画面のノイズ等に応じて、数フレーム、たとえば５フレームごとに先頭アドレス、あるいはＭＳＢのビット位置を生成させる形態としてもよい。
【0069】
また、上記各実施の形態では、フレームメモリ３６が２面のフレームメモリ３６Ａおよび３６Ｂから構成された形態を例示して説明したが、これに限られず、２面以上のフレームメモリ、たとえば４面のフレームメモリから構成された形態としてもよい。
【0070】
また、上記各実施の形態では、先頭アドレス生成回路、あるいはビット位置生成回路を設ける形態を例示して説明したが、これに限られず、図示しないＣＰＵによって先頭アドレス、あるいはビット位置を生成するようにしてもよい。
【符号の説明】
【0071】
１０ 表示システム１２ 車載カメラ
１４ 画像処理装置
１６ 表示装置
１８ 制御部
３０ 画像取得部
３２、４０、７０ メモリ制御部
３２Ａ、７０Ａ 書込み側メモリ制御回路
３２Ｂ、７０Ｂ 読出し側メモリ制御回路
３４ 画像出力部
３６、３６Ａ、３６Ｂ、７２ フレームメモリ
５０ 先頭アドレス生成回路
５２ ビット位置生成回路
６０、８０ 半導体装置
１００ 入力表示画面
１０２ 出力表示画面
Ｍ 故障メモリビット
Ｎ 画面のノイズ