特開 2019-95727 表示ドライバ及び半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2019-95727(P2019-95727A)

(43)【公開日】2019年6月20日

(54)【発明の名称】表示ドライバ及び半導体装置

(51)【国際特許分類】

   G09G 3/20 20060101AFI20190530BHJP

【ＦＩ】

   G09G3/20 611A

   G09G3/20 612F

   G09G3/20 612G

   G09G3/20 641Q

   G09G3/20 623F

   G09G3/20 641C

   G09G3/20 612R

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

【全頁数】16

(21)【出願番号】特願2017-227646(P2017-227646)

(22)【出願日】2017年11月28日

(71)【出願人】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】100079119

【弁理士】

【氏名又は名称】藤村 元彦

(74)【代理人】

【識別番号】100147728

【弁理士】

【氏名又は名称】高野 信司

(72)【発明者】

【氏名】杉原 弘也

(72)【発明者】

【氏名】平間 厚志

【テーマコード（参考）】

5C080

【Ｆターム（参考）】

5C080AA06

5C080AA10

5C080BB05

5C080CC03

5C080DD26

5C080EE29

5C080EE30

5C080JJ02

5C080JJ03

5C080JJ04

5C080KK07

(57)【要約】      （修正有）

【課題】消費電力を大幅に低減することが可能な表示ドライバ及び半導体装置を提供する。
【解決手段】夫々が複数の階調電圧を生成する複数の階調電圧生成回路と、夫々が複数の階調電圧生成回路のうちの１つと接続されており、接続されている階調電圧生成回路が生成した複数の階調電圧のうちから、画素データで表される輝度レベルに対応した階調電圧を選択して出力するｎ個のＤＡ変換回路と、ｎ個のＤＡ変換回路から出力されたｎ個の階調電圧を個別に増幅してｎ個の増幅階調電圧を生成するｎ個のアンプと、通常モード時にはｎ個の増幅階調電圧をｎ個の出力端子から出力し、省電力モード時には複数の階調電圧生成回路のうちの１つが階調電圧を生成し、他の階調電圧生成回路は停止する。
【選択図】図５

【特許請求の範囲】

【請求項1】

ｎ（ｎは２以上の整数）個のデータラインを有する表示デバイスを駆動する表示ドライバであって、
夫々が複数の階調電圧を生成する複数の階調電圧生成回路と、
夫々が前記複数の階調電圧生成回路のうちの１つと接続されており、接続されている前記階調電圧生成回路が生成した前記複数の階調電圧のうちから、画素データで表される輝度レベルに対応した階調電圧を選択して出力する第１〜第ｎのＤＡ変換回路と、
前記第１〜第ｎのＤＡ変換回路から出力されたｎ個の階調電圧を個別に増幅してｎ個の増幅階調電圧を生成する第１〜第ｎのアンプと、
通常モード又は省電力モードを表すモード信号を受け、前記モード信号が前記通常モードを表す場合に前記ｎ個の増幅階調電圧をｎ個の出力端子から夫々出力する出力セレクタと、を含み、
前記複数の階調電圧生成回路は前記モード信号を受け、前記複数の階調電圧生成回路のうちの１つの階調電圧生成回路は、前記モード信号が前記省電力モードを表す場合には複数の前記階調電圧を生成し、前記１つの前記階調電圧生成回路以外の他の階調電圧生成回路は前記モード信号が前記省電力モードを表す場合に前記階調電圧の生成動作を停止し、
前記出力セレクタは、前記モード信号が前記省電力モードを表す場合には、前記ｎ個の増幅階調電圧をｋ（ｋはｎ未満の整数）個毎に区分けした各区分毎に、ｋ個の前記増幅階調電圧のうちの１つの前記増幅階調電圧をｋ個の前記出力端子から出力すると共に、前記ｋ個の前記増幅階調電圧を生成するｋ個の前記アンプのうちで、前記１つの前記増幅階調電圧を生成するアンプを除く各アンプの出力端を開放することを特徴とする表示ドライバ。

【請求項2】

前記出力セレクタは、前記モード信号が前記省電力モードを表す場合には１水平走査期間毎にその１水平走査期間内において、前記１つの前記増幅階調電圧を前記ｋ個の前記出力端子の各々に順に択一的に供給することを特徴とする請求項１に記載の表示ドライバ。

【請求項3】

前記複数の階調電圧生成回路のうちで、前記モード信号が前記省電力モードを表す場合に前記階調電圧の生成を行う階調電圧生成回路は、前記モード信号が前記省電力モードを表す場合には最低輝度及び前記最低輝度よりも高い輝度に夫々対応した２つの前記階調電圧を生成することを特徴とする請求項１又は２に記載の表示ドライバ。

【請求項4】

前記複数の階調電圧生成回路は、
赤色ガンマ補正が施された赤色用の前記複数の階調電圧を生成する赤階調電圧生成回路と、
緑色ガンマ補正が施された緑色用の前記複数の階調電圧を生成する緑階調電圧生成回路と、
青色ガンマ補正が施された青色用の前記複数の階調電圧を生成する青階調電圧生成回路と、からなることを特徴とする請求項１〜３のいずれか１に記載の表示ドライバ。

【請求項5】

前記表示デバイスには、前記第１〜第ｎのデータラインに交叉して配置された複数の水平走査ラインと前記第１〜第ｎのデータラインとの交叉部に表示セルが形成されており、
前記ｋは、１画素を構成する前記表示セルの数であることを特徴とする請求項１〜４のいずれか１に記載の表示ドライバ。

【請求項6】

ｎ（ｎは２以上の整数）個のデータラインを有する表示デバイスを駆動する表示ドライバを含む半導体装置であって、
夫々が複数の階調電圧を生成する複数の階調電圧生成回路と、
夫々が前記複数の階調電圧生成回路のうちの１つと接続されており、接続されている前記階調電圧生成回路が生成した前記複数の階調電圧のうちから、画素データで表される輝度レベルに対応した階調電圧を選択して出力する第１〜第ｎのＤＡ変換回路と、
前記第１〜第ｎのＤＡ変換回路から出力されたｎ個の階調電圧を個別に増幅してｎ個の増幅階調電圧を生成する第１〜第ｎのアンプと、
通常モード又は省電力モードを表すモード信号を受け、前記モード信号が前記通常モードを表す場合に前記ｎ個の増幅階調電圧をｎ個の出力端子から夫々出力する出力セレクタと、を含み、
前記複数の階調電圧生成回路は前記モード信号を受け、前記複数の階調電圧生成回路のうちの１つの階調電圧生成回路は、前記モード信号が前記省電力モードを表す場合には複数の前記階調電圧を生成し、前記１つの前記階調電圧生成回路以外の他の階調電圧生成回路は前記モード信号が前記省電力モードを表す場合に前記階調電圧の生成動作を停止し、
前記出力セレクタは、前記モード信号が前記省電力モードを表す場合には、前記ｎ個の増幅階調電圧をｋ（ｋはｎ未満の整数）個毎に区分けした各区分毎に、ｋ個の前記増幅階調電圧のうちの１つの前記増幅階調電圧をｋ個の前記出力端子から出力すると共に、前記ｋ個の前記増幅階調電圧を生成するｋ個の前記アンプのうちで、前記１つの前記増幅階調電圧を生成するアンプを除く各アンプの出力端を開放することを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、映像信号に応じて表示デバイスを駆動する表示ドライバ、及び当該表示ドライバを含む半導体装置に関する。

【背景技術】

【0002】

液晶表示パネル又は有機ＥＬ表示パネル等の表示デバイスを駆動する表示ドライバとして、階調電圧生成回路と、出力チャネル数に対応した数のＤＡコンバータ及び出力アンプと、を有するものが知られている（例えば、特許文献１参照）。

【0003】

階調電圧生成回路は、複数のラダー抵抗を含み、電源電圧を当該複数のラダー抵抗で電圧分割し、当該電圧分割により生成された複数の階調電圧を出力する。ＤＡコンバータは、複数の階調電圧のうちから、画像データによって示される輝度レベルに対応した階調電圧を選択して出力する。出力アンプは、ＤＡコンバータから出力された電圧をバッファリングして得たデータ電圧を表示デバイスのソースラインに印加する。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１１−１５４３８６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、例えばスマートフォン等の携帯型の情報端末装置では、機能及び性能に制限が掛からない通常モードと、バッテリの消耗を抑える為に一部の機能又は性能に制限を掛ける省電力モードと、が設けられている。例えば、省電力モード時において、表示ドライバでは、表示階調数を抑えた表示を行うことにより、電力消費量の低減を図ることが考えられる。

【0006】

しかしながら、このような表示階調数を抑えた表示を行う場合にも、表示ドライバ内の各回路は動作させなければならない。例えば、階調電圧生成回路は、実際には、各色（赤、緑、青）毎にその色に対応したガンマ補正特性を有する例えば２５６階調分の階調電圧を生成する３系統の回路から構成されるので、例え表示階調数を抑えたとしても、各回路に含まれるラダー抵抗には電流が流れる。

【0007】

よって、省電力モードにおいても、その消費電力を大幅に低減することが困難であった。

【0008】

そこで、本発明は、消費電力を大幅に低減することが可能な表示ドライバ及び半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0009】

本発明に係る表示ドライバは、夫々が複数の階調電圧を生成する複数の階調電圧生成回路と、夫々が前記複数の階調電圧生成回路のうちの１つと接続されており、接続されている前記階調電圧生成回路が生成した前記複数の階調電圧のうちから、画素データで表される輝度レベルに対応した階調電圧を選択して出力する第１〜第ｎのＤＡ変換回路と、前記第１〜第ｎのＤＡ変換回路から出力されたｎ個の階調電圧を個別に増幅してｎ個の増幅階調電圧を生成する第１〜第ｎのアンプと、通常モード又は省電力モードを表すモード信号を受け、前記モード信号が前記通常モードを表す場合に前記ｎ個の増幅階調電圧をｎ個の出力端子から夫々出力する出力セレクタと、を含み、前記複数の階調電圧生成回路は前記モード信号を受け、前記複数の階調電圧生成回路のうちの１つの階調電圧生成回路は、前記モード信号が前記省電力モードを表す場合には複数の前記階調電圧を生成し、前記１つの前記階調電圧生成回路以外の他の階調電圧生成回路は前記モード信号が前記省電力モードを表す場合に前記階調電圧の生成動作を停止し、前記出力セレクタは、前記モード信号が前記省電力モードを表す場合には、前記ｎ個の増幅階調電圧をｋ（ｋはｎ未満の整数）個毎に区分けした各区分毎に、ｋ個の前記増幅階調電圧のうちの１つの前記増幅階調電圧をｋ個の前記出力端子から出力すると共に、前記ｋ個の前記増幅階調電圧を生成するｋ個の前記アンプのうちで、前記１つの前記増幅階調電圧を生成するアンプを除く各アンプの出力端を開放する。

【0010】

また、本発明に係る半導体装置は、ｎ（ｎは２以上の整数）個のデータラインを有する表示デバイスを駆動する表示ドライバを含む半導体装置であって、夫々が複数の階調電圧を生成する複数の階調電圧生成回路と、夫々が前記複数の階調電圧生成回路のうちの１つと接続されており、接続されている前記階調電圧生成回路が生成した前記複数の階調電圧のうちから、画素データで表される輝度レベルに対応した階調電圧を選択して出力する第１〜第ｎのＤＡ変換回路と、前記第１〜第ｎのＤＡ変換回路から出力されたｎ個の階調電圧を個別に増幅してｎ個の増幅階調電圧を生成する第１〜第ｎのアンプと、通常モード又は省電力モードを表すモード信号を受け、前記モード信号が前記通常モードを表す場合に前記ｎ個の増幅階調電圧をｎ個の出力端子から夫々出力する出力セレクタと、を含み、前記複数の階調電圧生成回路は前記モード信号を受け、前記複数の階調電圧生成回路のうちの１つの階調電圧生成回路は、前記モード信号が前記省電力モードを表す場合には複数の前記階調電圧を生成し、前記１つの前記階調電圧生成回路以外の他の階調電圧生成回路は前記モード信号が前記省電力モードを表す場合に前記階調電圧の生成動作を停止し、前記出力セレクタは、前記モード信号が前記省電力モードを表す場合には、前記ｎ個の増幅階調電圧をｋ（ｋはｎ未満の整数）個毎に区分けした各区分毎に、ｋ個の前記増幅階調電圧のうちの１つの前記増幅階調電圧をｋ個の前記出力端子から出力すると共に、前記ｋ個の前記増幅階調電圧を生成するｋ個の前記アンプのうちで、前記１つの前記増幅階調電圧を生成するアンプを除く各アンプの出力端を開放する。

【発明の効果】

【0011】

本発明に係る表示ドライバは、省電力モード時には、複数の階調電圧生成回路のうちの１つを除く他の階調電圧生成回路の動作が停止する。また、省電力モード時には、ＤＡ変換によって得られたｎ個の階調電圧を増幅したｎ個の増幅階調電圧をｋ個毎に区分けした各区分毎に、ｋ個の増幅階調電圧のうちの１つをｋ個の出力端子から出力する。更に、これらｋ個の増幅階調電圧を生成するｋ個のアンプのうちで、上記した１つの増幅階調電圧を生成するアンプを除く各アンプの出力端を開放する。

【0012】

よって、上記した構成によれば、省電力モード時において、１つの階調電圧生成回路を除く各階調電圧生成回路が動作を停止し、更にｎ個のアンプから出力される出力電流が大幅に減るので、消費電力の大幅な低減を図ることが可能となる。

【図面の簡単な説明】

【0013】

【図1】本発明に係る表示ドライバを含む表示装置１００の構成を示すブロック図である。

【図2】駆動電圧出力部１３２の内部構成のを表すブロック図である。

【図3】赤階調電圧生成回路ＧＶＲ、緑階調電圧生成回路ＧＶＧ、及び青階調電圧生成回路ＧＶＢの各々を表す回路図である。

【図4】電圧変換出力部ＣＶＰの内部構成の一例を表すブロック図である。

【図5】省電力モード時における駆動電圧出力部１３２の内部の状態を表す等価回路図である。

【図6】省電力モード時に単色カラー表示を行う場合に採用される電圧変換出力部ＣＶＰの内部構成を表す図である。

【図7】出力セレクタＳＥＬａの動作を説明する為のタイムチャートである。

【図8】第１の周期ＣＹＣ１での出力セレクタＳＥＬａの内部の状態を表す図である。

【図9】第２の周期ＣＹＣ２での出力セレクタＳＥＬａの内部の状態を表す図である。

【図10】第３の周期ＣＹＣ３での出力セレクタＳＥＬａの内部の状態を表す図である。

【図11】第４の周期ＣＹＣ４での出力セレクタＳＥＬａの内部の状態を表す図である。

【発明を実施するための形態】

【0014】

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

【0015】

図１は、本発明に係る表示ドライバを含む表示装置１００の構成を示すブロック図である。図１に示すように、表示装置１００は、駆動制御部１１、走査ドライバ１２、データドライバ１３、及び表示デバイス２０を有する。

【0016】

表示デバイス２０は、例えば有機ＥＬパネル等からなる。表示デバイス２０は、２次元画面の水平方向に伸張する水平走査ラインＳ１〜Ｓｍ（ｍは２以上の整数）と、２次元画面の垂直方向に伸張するデータラインＤ１〜Ｄｎ（ｎは２以上の整数）と、を含む。水平走査ラインとデータラインとの各交叉部の領域（破線にて囲まれた領域）には、赤色表示を担う赤表示セル、緑色表示を担う緑表示セル、又は青色表示を担う青表示セルが形成されている。表示デバイス２０では、各水平走査ラインに沿って例えば赤表示セル、緑表示セル、青表示セル、緑表示セル、赤表示セル、緑表示セル、青表示セル、緑表示セル、・・・の順に表示セルが配置されている。この際、２次元画面の水平方向において隣接して配置されている［赤表示セル、緑表示セル、青表示セル、緑表示セル］の４つの表示セルの組により、１つの画素が構成される。

【0017】

尚、水平走査ラインＳ１〜Ｓｍは走査ドライバ１２と接続されており、データラインＤ１〜Ｄｎはデータドライバ１３と接続されている。

【0018】

駆動制御部１１は、映像信号ＶＤ中から水平同期信号を検出して走査ドライバ１２に供給する。また、駆動制御部１１は、映像信号ＶＤに基づき画素の輝度レベルを例えば８ビットの輝度階調で表す画素データ片の列を含む画像データ信号ＰＤを生成し、これをデータドライバ１３に供給する。

【0019】

走査ドライバ１２は、駆動制御部１１から供給された水平同期信号に同期したタイミングで、水平走査パルスを表示デバイス２０の水平走査ラインＳ１〜Ｓｍの各々に順次印加する。

【0020】

データドライバ１３は、半導体ＩＣ（integrated circuit）チップに形成されている。

【0021】

図１に示すように、データドライバ１３は、データ取込部１３１及び駆動電圧出力部１３２を含む。

【0022】

データ取込部１３１は、画像データ信号ＰＤに含まれる画素データ片を１水平走査ライン分ずつ、つまりｎ個毎に取り込む。データ取込部１３１は、取り込んだｎ個の画素データ片を画素データＰ１〜Ｐｎとして駆動電圧出力部１３２に供給する。

【0023】

駆動電圧出力部１３２は、画素データＰ１〜Ｐｎに基づき、各画素データＰが表す輝度レベルに対応した電圧値を有する駆動電圧Ｇ１〜Ｇｎを生成し、これを表示デバイス２０のデータラインＤ１〜Ｄｎに供給する。

【0024】

図２は、駆動電圧出力部１３２の内部構成を表すブロック図である。

【0025】

図２において、電源回路ＰＷＲは、表示装置１００を有する例えばスマートフォン、携帯電話器等の情報処理装置の制御部から供給されたモード信号ＭＯＤが通常モードを表す場合には、電源電位ＶＤＤ、接地電位ＶＳＳ、基準階調電位ＶＲ１〜ＶＲ８を生成する。尚、基準階調電位ＶＲ１〜ＶＲ８は、電源電位ＶＤＤ〜接地電位ＶＳＳの範囲内において、赤色に対応したガンマ補正が施された特性に沿って設定された、互いに異なる８つの電位である。

【0026】

電源回路ＰＷＲは、生成した電源電位ＶＤＤ、接地電位ＶＳＳ、基準階調電位ＶＲ１〜ＶＲ８を、赤階調電圧生成回路ＧＶＲに供給する。

【0027】

また、電源回路ＰＷＲは、モード信号ＭＯＤが省電力モードを表す場合には、基準階調電位ＶＲ１〜ＶＲ８の生成を停止し、電源電位ＶＤＤ及び接地電位ＶＳＳのみを赤階調電圧生成回路ＧＶＲに供給する。

【0028】

電源回路ＰＷＧは、モード信号ＭＯＤが通常モードを表す場合には、電源電位ＶＤＤ、接地電位ＶＳＳ、基準階調電位ＶＧ１〜ＶＧ８を生成する。尚、基準階調電位ＶＧ１〜ＶＧ８は、電源電位ＶＤＤ〜接地電位ＶＳＳの範囲内において、緑色に対応したガンマ補正が施された特性に沿って設定された、互いに異なる８つの電位である。

【0029】

電源回路ＰＷＧは、生成した電源電位ＶＤＤ、接地電位ＶＳＳ、基準階調電位ＶＧ１〜ＶＧ８を、緑階調電圧生成回路ＧＶＧに供給する。

【0030】

また、電源回路ＰＷＧは、モード信号ＭＯＤが省電力モードを表す場合には、基準階調電位ＶＧ１〜ＶＧ８、電源電位ＶＤＤ及び接地電位ＶＳＳの生成を停止する。すなわち、省電力モード時には、電源回路ＰＷＧは動作停止状態となる。

【0031】

電源回路ＰＷＢは、モード信号ＭＯＤが通常モードを表す場合には、電源電位ＶＤＤ、接地電位ＶＳＳ、基準階調電位ＶＢ１〜ＶＢ８を生成する。尚、基準階調電位ＶＢ１〜ＶＢ８は、電源電位ＶＤＤ〜接地電位ＶＳＳの範囲内において、青色に対応したガンマ補正が施された特性に沿って設定された、互いに異なる８つの電位である。

【0032】

電源回路ＰＷＢは、生成した電源電位ＶＤＤ、接地電位ＶＳＳ、基準階調電位ＶＢ１〜ＶＢ８を、青階調電圧生成回路ＧＶＢに供給する。

【0033】

また、電源回路ＰＷＢは、モード信号ＭＯＤが省電力モードを表す場合には、基準階調電位ＶＢ１〜ＶＢ８、電源電位ＶＤＤ及び接地電位ＶＳＳの生成を停止する。すなわち、省電力モード時には、電源回路ＰＷＢは動作停止状態となる。

【0034】

赤階調電圧生成回路ＧＶＲ、緑階調電圧生成回路ＧＶＧ、及び青階調電圧生成回路ＧＶＢは共に、図３に示すように、複数の抵抗が直列に接続されているラダー抵抗ＬＤを含む。

【0035】

尚、以降、モード信号ＭＯＤが通常モードを表す場合を「通常モード時」と称し、モード信号ＭＯＤが省電力モードを表す場合を「省電力モード時」と称する。

【0036】

ラダー抵抗ＬＤは、一端に電源電位ＶＤＤを受け、その他端に接地電位ＶＳＳを受ける。更に、ラダー抵抗ＬＤは、抵抗同士が接続されている複数の接続点のうちの８つの接続点で、基準階調電位ＶＲ１〜ＶＲ８（ＶＧ１〜ＶＧ８、ＶＢ１〜ＶＢ８）を受ける。

【0037】

上記した構成により、赤階調電圧生成回路ＧＶＲは、通常モード時には、電源電位ＶＤＤ、基準階調電位ＶＲ１〜ＶＲ８及び接地電位ＶＳＳによってラダー抵抗ＬＤ中の２５６カ所の接続点に生じた電圧を、階調電圧Ｖｒ１〜Ｖｒ２５６として得る。赤階調電圧生成回路ＧＶＲは、階調電圧Ｖｒ１〜Ｖｒ２５６を、赤色に対してガンマ補正が施された第１の階調電圧群として電圧変換出力部ＣＶＰに供給する。

【0038】

また、赤階調電圧生成回路ＧＶＲは、省電力モード時には、階調電圧Ｖｒ１〜Ｖｒ２５６のうちの２階調分の階調電圧Ｖｒ１及びＶｒ２５６のみを電圧変換出力部ＣＶＰに供給する。

【0039】

緑階調電圧生成回路ＧＶＧは、通常モード時には、電源電位ＶＤＤ、基準階調電位ＶＲ１〜ＶＲ８及び接地電位ＶＳＳによってラダー抵抗ＬＤ中の２５６カ所の接続点に生じた電圧を、階調電圧Ｖｇ１〜Ｖｇ２５６として得る。この際、緑階調電圧生成回路ＧＶＧは、階調電圧Ｖｇ１〜Ｖｇ２５６を、緑色に対してガンマ補正が施された第２の階調電圧群として電圧変換出力部ＣＶＰに供給する。

【0040】

また、緑階調電圧生成回路ＧＶＧは、省電力モード時には、電圧変換出力部ＣＶＰへの階調電圧Ｖｇ１〜Ｖｇ２５６の供給を停止する。

【0041】

青階調電圧生成回路ＧＶＢは、通常モード時には、電源電位ＶＤＤ、基準階調電位ＶＲ１〜ＶＲ８及び接地電位ＶＳＳによってラダー抵抗ＬＤ中の２５６カ所の接続点に生じた電圧を、階調電圧Ｖｂ１〜Ｖｂ２５６として得る。この際、青階調電圧生成回路ＧＶＢは、階調電圧Ｖｂ１〜Ｖｂ２５６を、青色に対してガンマ補正が施された第３の階調電圧群として電圧変換出力部ＣＶＰに供給する。

【0042】

また、青階調電圧生成回路ＧＶＢは、省電力モード時には、電圧変換出力部ＣＶＰへの階調電圧Ｖｂ１〜Ｖｂ２５６の供給を停止する。

【0043】

電圧変換出力部ＣＶＰは、先ず、画素データＰ１〜Ｐｎの各々に対して、第１〜第３の階調電圧群（Ｖｒ１〜Ｖｒ２５６、Ｖｇ１〜Ｖｇ２５６、Ｖｂ１〜Ｖｂ２５６）のうちの１つから、その画素データＰにて表される輝度レベルに対応した階調電圧を選択する。次に、電圧変換出力部ＣＶＰは、上記したように画素データＰ１〜Ｐｎの各々に基づいて選択したｎ個の階調電圧を、夫々個別に増幅してｎ個の増幅階調電圧を得る。そして、電圧変換出力部ＣＶＰは、ｎ個の増幅階調電圧を駆動電圧Ｇ１〜Ｇｎとして出力する。駆動電圧Ｇ１〜Ｇｎは、表示デバイス２０のデータラインＤ１〜Ｄｎに供給される。

【0044】

図４は、電圧変換出力部ＣＶＰの内部構成の一例を表すブロック図である。

【0045】

図４に示すように、電圧変換出力部ＣＶＰは、駆動電圧Ｇ１〜Ｇｎに対応したｎ個のチャネルを、１画素を構成する表示セル（赤表示セル、緑表示セル、青表示セル、緑表示セル）の数である４つ毎に区分けした（ｎ／４）個の電圧変換出力ブロックＢＫを含む。

【0046】

尚、各電圧変換出力ブロックＢＫは、同一の内部構成を有する。そこで、以下に、（ｎ／４）個の電圧変換出力ブロックＢＫのうちで駆動電圧Ｇ１〜Ｇ４に対応した電圧変換出力ブロックＢＫを抜粋して、その内部構成について説明する。

【0047】

ＤＡ変換回路ＤＣａは、赤階調電圧生成回路ＧＶＲと接続されている。ＤＡ変換回路ＤＣａは、赤色ガンマ補正が施された第１の階調電圧群に属する階調電圧Ｖｒ１〜Ｖｒ２５６のうちから、画素データＰ１によって表される輝度レベルに対応した階調電圧を選択し、これを階調電圧ＵａとしてアンプＡＰａに供給する。

【0048】

アンプＡＰａは、当該階調電圧Ｕａを例えば利得１で増幅した電圧を増幅階調電圧Ｑａとして出力セレクタＳＥＬに供給する。

【0049】

ＤＡ変換回路ＤＣｂは、緑階調電圧生成回路ＧＶＧと接続されている。ＤＡ変換回路ＤＣｂは、緑色ガンマ補正が施された第２の階調電圧群に属する階調電圧Ｖｇ１〜Ｖｇ２５６のうちから、画素データＰ２によって表される輝度レベルに対応した階調電圧を選択し、これを階調電圧ＵｂとしてアンプＡＰｂに供給する。

【0050】

アンプＡＰｂは、当該階調電圧Ｕｂを例えば利得１で増幅した電圧を増幅階調電圧Ｑｂとして出力セレクタＳＥＬに供給する。

【0051】

ＤＡ変換回路ＤＣｃは、青階調電圧生成回路ＧＶＢと接続されている。ＤＡ変換回路ＤＣｃは、青色ガンマ補正が施された第３の階調電圧群に属する階調電圧Ｖｂ１〜Ｖｂ２５６のうちから、画素データＰ３によって表される輝度レベルに対応した階調電圧を選択し、これを階調電圧ＵｃとしてアンプＡＰｃに供給する。

【0052】

アンプＡＰｃは、当該階調電圧Ｕｃを例えば利得１で増幅した電圧を増幅階調電圧Ｑｃとして出力セレクタＳＥＬに供給する。

【0053】

ＤＡ変換回路ＤＣｄは、緑階調電圧生成回路ＧＶＧと接続されている。ＤＡ変換回路ＤＣｄは、緑色ガンマ補正が施された第２の階調電圧群に属する階調電圧Ｖｇ１〜Ｖｇ２５６のうちから、画素データＰ４によって表される輝度レベルに対応した階調電圧を選択し、これを階調電圧ＵｄとしてアンプＡＰｄに供給する。

【0054】

アンプＡＰｄは、当該階調電圧Ｕｄを例えば利得１で増幅した電圧を増幅階調電圧Ｑｄとして出力セレクタＳＥＬに供給する。

【0055】

出力セレクタＳＥＬは、表示デバイス２０の４つのデータラインＤと夫々個別に接続される出力端子Ｙ１〜Ｙ４を有する。

【0056】

出力セレクタＳＥＬは、通常モード時には、表示デバイス２０の各水平走査ラインＳに沿って配置されている赤表示セル、緑表示セル、青表示セルの配列形態に対応させて、増幅階調電圧Ｑａ〜Ｑｄと出力端子Ｙ１〜Ｙ４とを対応付ける。

【0057】

そして、出力セレクタＳＥＬは、増幅階調電圧Ｑａ、Ｑｂ、Ｑｃ及びＱｄのうちで出力端子Ｙ１に対応付けされた電圧を駆動電圧Ｇ１として出力端子Ｙ１から出力し、出力端子Ｙ２に対応付けされた電圧を駆動電圧Ｇ２として出力端子Ｙ２から出力する。更に、出力セレクタＳＥＬは、増幅階調電圧Ｑａ、Ｑｂ、Ｑｃ及びＱｄのうちで出力端子Ｙ３に対応付けされた電圧を駆動電圧Ｇ３として出力端子Ｙ３から出力し、出力端子Ｙ４に対応付けされた電圧を駆動電圧Ｇ４として出力端子Ｙ４から出力する。

【0058】

例えば、増幅階調電圧Ｑａ、Ｑｂ、Ｑｃ及びＱｄと、出力端子Ｙ１〜Ｙ４とが、
Ｑａ：Ｙ４
Ｑｂ：Ｙ３
Ｑｃ：Ｙ２
Ｑｄ：Ｙ１
のような対応付けとなる場合、出力セレクタＳＥＬは、増幅階調電圧Ｑａを駆動電圧Ｇ４として出力端子Ｙ４から出力すると共に、増幅階調電圧Ｑｂを駆動電圧Ｇ３として出力端子Ｙ３から出力する。更に、出力セレクタＳＥＬは、増幅階調電圧Ｑｃを駆動電圧Ｇ２として出力端子Ｙ２から出力すると共に、増幅階調電圧Ｑｄを駆動電圧Ｇ１として出力端子Ｙ１から出力する。

【0059】

一方、省電力モード時には、出力セレクタＳＥＬは、増幅階調電圧Ｑａ、Ｑｂ、Ｑｃ及びＱｄのうちのＱａを、駆動電圧Ｇ１〜Ｇ４として出力端子Ｙ１〜Ｙ４から出力する。

【0060】

以上のように、各電圧変換出力ブロックＢＫ内には、４チャネル分のＤＡ変換回路ＤＣａ〜ＤＣｄと、アンプＡＰａ〜ＡＰｄとが含まれている。つまり、電圧変換出力部ＣＶＰには、ｎチャネル分の第１〜第ｎのＤＡ変換回路（ＤＣ）と、第１〜第ｎのアンプ（ＡＰ）と、が含まれている。

【0061】

以下に、モード信号ＭＯＤが省電力モードを表す場合、つまり省電力モード時における駆動電圧出力部１３２の内部の状態について、図５に示す等価回路を参照しつつ説明する。尚、図５に示す等価回路では、図２及び図４に示される構成のうちで、省電力モードで動作停止状態となる回路、及び省電力モードに関与しない一部の回路を省略して示している。

【0062】

すなわち、省電力モード時には、図２に示す電源回路ＰＷＧ及びＰＷＢ、並びに緑階調電圧生成回路ＧＶＧ及び青階調電圧生成回路ＧＶＢが動作停止状態となる。これにより、各電圧変換出力ブロックＢＫに含まれるＤＡ変換回路ＤＣｂ、ＤＣｃ及びＤＣｄ、並びにアンプＡＰｂ、ＡＰｃ及びＡＰｄの各々の出力レベルが固定となる。

【0063】

また、省電力モード時には、図５に示すように電源回路ＰＷＲは、電源電位ＶＤＤ及び接地電位ＶＳＳを生成し、これを赤階調電圧生成回路ＧＶＲに供給するものの、基準回路電位ＶＲ１〜ＶＲ８の生成動作を停止する。

【0064】

これにより、赤階調電圧生成回路ＧＶＲは、電源電位ＶＤＤ及び接地電位ＶＳＳに基づく２階調分の階調電圧Ｖｒ１及びＶｒ２５６を、各電圧変換出力ブロックＢＫに含まれるＤＡ変換回路ＤＣａに供給する。

【0065】

また、省電力モード時には、図５に示すように、出力セレクタＳＥＬ内において、オン状態時にはアンプＡＰａの出力端子と出力端子Ｙ１とを接続するスイッチＳＷ１、及びオン状態時にはアンプＡＰｂの出力端子と出力端子Ｙ２とを接続するスイッチＳＷ２が共にオフ状態となる。更に、出力セレクタＳＥＬ内において、オン状態時にはアンプＡＰｃの出力端子と出力端子Ｙ３とを接続するスイッチＳＷ３、及びオン状態時にはアンプＡＰｄの出力端子と出力端子Ｙ４とを接続するスイッチＳＷ４が共にオフ状態となる。

【0066】

また、省電力モード時には、図５に示すように、出力セレクタＳＥＬ内において、オン状態時にはアンプＡＰａの出力端子と出力端子Ｙ１とを接続するスイッチＳＷａ、及びオン状態時にはアンプＡＰａの出力端子と出力端子Ｙ２とを接続するスイッチＳＷｂが共にオン状態となる。更に、出力セレクタＳＥＬ内においてオン状態時にはアンプＡＰａの出力端子と出力端子Ｙ３とを接続するスイッチＳＷｃ、及びオン状態時にはアンプＡＰａの出力端子と出力端子Ｙ４とを接続するスイッチＳＷｄが共にオン状態となる。

【0067】

これにより更に、出力セレクタＳＥＬは、図５に示すようにアンプＡＰｂ、ＡＰｃ及びＡＰｄ各々の出力端子を解放状態に設定する。

【0068】

これにより、アンプＡＰａから出力された増幅階調電圧Ｑａが、図５に示すように、スイッチＳＷａ、ＳＷｂ、ＳＷｃ及びＳＷｄ、出力端子Ｙ１〜Ｙ４を夫々経て出力される。尚、省電力モード時には、前述したように増幅階調電圧Ｑａは、最低輝度（黒）に対応した階調電圧Ｖｒ１、又は最大輝度に対応した階調電圧Ｖｒ２５６を有する。よって、これら階調電圧Ｖｒ１及びＶｒ２５６によって２階調分の輝度を表現する増幅階調電圧Ｑａが出力端子Ｙ１〜Ｙ４の各々から出力される。

【0069】

例えば、図５に示す一例では、画素データＰ１によって表される輝度レベルを２階調で表す増幅階調電圧Ｑａが駆動電圧Ｇ１〜Ｇ４として出力される。よって、表示デバイス２０は、省電力モード時には白黒表示を行う。

【0070】

以上、詳述したように、駆動電圧出力部１３２では、省電力モード時には、緑階調電圧生成回路ＧＶＧ及び青階調電圧生成回路ＧＶＢの動作を停止し、赤階調電圧生成回路ＧＶＲで生成された２階調分の階調電圧Ｖｒ１及びＶｒ２５６を用いて白黒表示を行う。

【0071】

これにより、省電力モード時には、緑階調電圧生成回路ＧＶＧ及び青階調電圧生成回路ＧＶＢでの電力消費を実質的にゼロにすることが可能となる。

【0072】

更に、省電力モード時には、各電圧変換出力ブロックＢＫに含まれる４つのアンプＡＰａ〜ＡＰｄのうちの３つのアンプＡＰｂ、ＡＰｃ及びＡＰｄ各々の出力端子を開放状態にする。これにより、アンプＡＰｂ、ＡＰｃ及びＡＰｄの各々から出力される出力電流がゼロとなるので、ｎ個のアンプＡＰの全体から出力される出力電流が大幅に減る。

【0073】

このように、駆動電圧出力部１３２では、省電力モード時には、３つの階調電圧生成回路（ＧＶＲ、ＧＶＧ、ＧＶＢ）のうちの２つを停止させる。更に、駆動電圧Ｇ１〜Ｇｎに夫々対応して設けられているｎ個のアンプＡＰのうちの３／４個（ＡＰｂ、ＡＰｃ、ＡＰｄ）の各アンプＡＰの出力端を開放することにより、省電力モード時における電力消費量を大幅に低減する。

【0074】

尚、上記実施例では、省電力モード時には白黒表示を行うようにしているが、単色カラー表示を行わせることも可能である。

【0075】

単色カラー表示を行わせる場合には、図２〜図４に示される構成のうちで電圧変換出力部ＣＶＰに含まれている出力セレクタＳＥＬを図６に示す出力セレクタＳＥＬａに変更する。更に、図６に示すように、出力セレクタＳＥＬａの出力端子Ｙ１〜Ｙ４に電圧保持用のキャパシタＣａ、Ｃｂ、Ｃｃ、及びＣｄを接続する。

【0076】

尚、図６では、複数の電圧変換出力ブロックＢＫのうちで、駆動電圧Ｇ１〜Ｇ４を出力する電圧変換出力ブロックＢＫを抜粋して示している。

【0077】

また、図６に示すように、出力セレクタＳＥＬａは、出力セレクタＳＥＬａと同様にスイッチＳＷ１〜ＳＷ４、ＳＷａ〜ＳＷｄを含み、通常モード時での出力セレクタＳＥＬａの動作は前述した出力セレクタＳＥＬの動作と同一である。

【0078】

ただし、省電力モード時には、出力セレクタＳＥＬａは、スイッチＳＷ１〜ＳＷ４をオフ状態に維持しつつ図７に示すタイムチャートに沿って、１水平走査期間毎にＳＷａ、ＳＷｂ、ＳＷｃ及びＳＷｄを順に択一的にオン状態にする。

【0079】

すなわち、先ず、図７に示す第１の周期ＣＹＣ１において、出力セレクタＳＥＬａは、スイッチＳＷａ〜ＳＷｄのうちのＳＷａのみをオン状態に設定する。尚、第１の周期ＣＹＣ１では、例えば階調電圧Ｖｒ２５６を有する増幅階調電圧Ｑａが供給される。

【0080】

これにより、図８に示すように、最高輝度に対応した階調電圧Ｖｒ２５６を有する増幅階調電圧ＱａがスイッチＳＷａ及び出力端子Ｙ１を介して、駆動電圧Ｇ１として出力される。

【0081】

次に、図７に示す第２の周期ＣＹＣ２において、出力セレクタＳＥＬａは、スイッチＳＷａ〜ＳＷｄのうちのＳＷｂのみをオン状態に設定する。尚、第２の周期ＣＹＣ２では、例えば階調電圧Ｖｒ１を有する増幅階調電圧Ｑａが供給される。

【0082】

これにより、図９に示すように、最低輝度に対応した階調電圧Ｖｒ１を有する増幅階調電圧ＱａがスイッチＳＷｂ及び出力端子Ｙ２を介して、駆動電圧Ｇ２として出力される。

【0083】

次に、図７に示す第３の周期ＣＹＣ３において、出力セレクタＳＥＬａは、スイッチＳＷａ〜ＳＷｄのうちのＳＷｃのみをオン状態に設定する。尚、第３の周期ＣＹＣ３では、例えば階調電圧Ｖｒ２５６を有する増幅階調電圧Ｑａが供給される。

【0084】

これにより、図１０に示すように、最高輝度に対応した階調電圧Ｖｒ２５６を有する増幅階調電圧ＱａがスイッチＳＷｃ及び出力端子Ｙ３を介して、駆動電圧Ｇ３として出力される。

【0085】

次に、図７に示す第４の周期ＣＹＣ４において、出力セレクタＳＥＬａは、スイッチＳＷａ〜ＳＷｄのうちのＳＷｄのみをオン状態に設定する。尚、第４の周期ＣＹＣ４では、例えば階調電圧Ｖｒ１を有する増幅階調電圧Ｑａが供給される。

【0086】

これにより、図１１に示すように、最低輝度に対応した階調電圧Ｖｒ１を有する増幅階調電圧ＱａがスイッチＳＷｄ及び出力端子Ｙ４を介して駆動電圧Ｇ４として出力される。

【0087】

図７に示す動作によれば、各駆動電圧を個別に、２階調分の階調電圧Ｖｒ１及びＶｒ２５６のうちの一方に設定することができるので、赤色、緑色、青色、或いはこれら３色のうちの少なくとも２つを合成した単色のカラー表示を行うことが可能となる。

【0088】

尚、上記実施例では、表示デバイス２０として有機ＥＬパネルを採用した場合の構成について説明したが、有機ＥＬパネルに代えて液晶表示パネルを採用しても良い。表示デバイス２０として液晶表示パネルを採用した場合には、例えば１画素は３つの表示セル（赤表示セル、緑表示セル、青表示セル）で構成される。よって、例えば出力セレクタＳＥＬ又はＳＥＬａとして、図５に示すスイッチＳＷａ〜ＳＷｃ及びＳＷ１〜ＳＷ３を含むものを採用する。この際、通常モード時にはスイッチＳＷａ〜ＳＷｃを全てオフ状態に設定する。一方、省電力モード時には、前述した図５又は図７に示すようにこれらスイッチＳＷａ〜ＳＷｃをオンオフ制御する。

【0089】

尚、上記実施例では、階調電圧生成回路として、赤階調電圧生成回路ＧＶＲ、緑階調電圧生成回路ＧＶＧ、及び青階調電圧生成回路ＧＶＢを用いているが、階調電圧生成回路の数はこの３つに限定されず、２つ、或いは４つ以上の複数であっても良い。

【0090】

また、上記実施例では、省電力モード時には、赤階調電圧生成回路ＧＶＲ、緑階調電圧生成回路ＧＶＧ、及び青階調電圧生成回路ＧＶＢのうちのＧＶＧ及びＧＶＢを停止状態に設定している。しかしながら、停止状態に設定する階調電圧生成回路をＧＶＲ及びＧＶＢ、或いはＧＶＲ及びＧＶＧとしても良い。

【0091】

尚、上記実施例では、１画素を構成する表示セルの数が４つ（有機ＥＬパネル）又は３つ（液晶表示パネル）の場合を例にとって、出力セレクタＳＥＬ又はＳＥＬａの省電力モード時での動作を説明したが、１画素を構成する表示セルの数は３又は４つに限定されない。つまり、１画素を構成する表示セルの数がｋ（ｋはｎ未満の整数）個の場合には、出力セレクタＳＥＬ又はＳＥＬａは、省電力モード時において、ｎ個の増幅階調電圧をｋ個毎に区分けした各区分毎に、ｋ個の増幅階調電圧のうちから選択した１つの増幅階調電圧を駆動電圧としてｋ個の出力端子から夫々出力すれば良いのである。

【0092】

要するに、データドライバ１００としては、以下の複数の階調電圧生成回路と、第１〜第ｎのＤＡ変換回路と、第１〜第ｎのアンプと、出力セレクタと、を含むものであれば良いのである。

【0093】

すなわち、複数の階調電圧生成回路（ＧＶＲ、ＧＶＧ、ＧＶＢ）は、夫々が複数の階調電圧（Ｖｒ１〜Ｖｒ２５６、Ｖｇ１〜Ｖｇ２５６、Ｖｂ１〜Ｖｂ２５６）を生成する。第１〜第ｎのＤＡ変換回路（ＤＣ）は、夫々が複数の階調電圧生成回路のうちの１つと接続されており、接続されている階調電圧生成回路が生成した複数の階調電圧のうちから、画素データ（Ｐ）で表される輝度レベルに対応した階調電圧（Ｕ）を選択して出力する。第１〜第ｎのアンプ（ＡＰ）は、第１〜第ｎのＤＡ変換回路から出力されたｎ個の階調電圧を個別に増幅してｎ個の増幅階調電圧（Ｑ）を生成する。出力セレクタ（ＳＥＬ、ＳＥＬａ）は、通常モード又は省電力モードを表すモード信号（ＭＯＤ）を受け、このモード信号が通常モードを表す場合にｎ個の増幅階調電圧をｎ個の出力端子（Ｙ）から夫々出力する。

【0094】

ここで、複数の階調電圧生成回路はモード信号（ＭＯＤ）を受け、複数の階調電圧生成回路のうちの１つの階調電圧生成回路（ＧＶＲ）は、このモード信号が省電力モードを表す場合には複数の階調電圧（Ｖｒ１、Ｖｒ２５６）を生成する。また、この１つの階調電圧生成回路以外の他の階調電圧生成回路（ＧＶＧ、ＧＶＢ）はモード信号が省電力モードを表す場合に階調電圧の生成動作を停止する。出力セレクタは、モード信号が省電力モードを表す場合には、ｎ個の増幅階調電圧をｋ個毎に区分けした各区分（ＢＫ）毎に、ｋ個の増幅階調電圧のうちの１つの増幅階調電圧（Ｑａ）をｋ個の出力端子（Ｙ１〜Ｙ４）から出力する。更に、出力セレクタは、ｋ個の増幅階調電圧を生成するｋ個のアンプ（ＡＰａ〜ＡＰｄ）のうちで、１つの増幅階調電圧（Ｑａ）を生成するアンプ（ＡＰａ）を除く各アンプ（ＡＰｂ〜ＡＰｄ）の出力端を開放する。

【符号の説明】

【0095】

１３ データドライバ
１３２ 駆動電圧出力部
ＡＰａ〜ＡＰｄ アンプ
ＣＶＰ 電圧変換出力部
ＤＣａ〜ＤＣｄ ＤＡ変換回路
ＧＶＢ 青階調電圧生成回路
ＧＶＧ 緑階調電圧生成回路
ＧＶＲ 赤階調電圧生成回路
ＰＷＢ、ＰＷＧ、ＰＷＲ 電源回路
ＳＥＬ、ＳＥＬａ 出力セレクタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】