特開 2021-174972 ＳｉＣ半導体装置及びＳｉＣ半導体装置製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2021-174972(P2021-174972A)

(43)【公開日】2021年11月1日

(54)【発明の名称】ＳｉＣ半導体装置及びＳｉＣ半導体装置製造方法

(51)【国際特許分類】

   H01L 21/60 20060101AFI20211004BHJP

   H01L 21/3205 20060101ALI20211004BHJP

   H01L 21/768 20060101ALI20211004BHJP

   H01L 23/522 20060101ALI20211004BHJP

【ＦＩ】

   H01L21/60 301N

   H01L21/60 321E

   H01L21/88 T

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

【全頁数】18

(21)【出願番号】特願2020-80536(P2020-80536)

(22)【出願日】2020年4月30日

(71)【出願人】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】100079119

【弁理士】

【氏名又は名称】藤村 元彦

(72)【発明者】

【氏名】寺田 信広

(72)【発明者】

【氏名】辻本 雅夫

(72)【発明者】

【氏名】黒木 弘樹

(72)【発明者】

【氏名】古田 健一

(72)【発明者】

【氏名】金子 裕一

(72)【発明者】

【氏名】原口 正博

(72)【発明者】

【氏名】井上 剛

【テーマコード（参考）】

5F033

5F044

【Ｆターム（参考）】

5F033GG00

5F033HH08

5F033HH09

5F033MM23

5F033PP06

5F033PP15

5F033QQ06

5F033QQ08

5F033VV07

5F033XX31

5F044EE01

5F044EE21

(57)【要約】      （修正有）

【課題】電極パッド上からはんだがはみ出すことを防ぐＳｉＣ半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１００において、一主面に拡散層６０が形成されており、当該拡散層６０を取り囲むように環状の基板凹凸部５１がパターン形成されたＳｉＣ基板５０と、拡散層６０及び環状の基板凹凸部５１を覆うように形成され、外縁を含む少なくとも一部に環状の凹凸部を有するガードリング７１が形成されている電極膜７０と、ガードリング７１の少なくとも１部が露出するように形成された保護膜８０と、を有する。
【選択図】図２

【特許請求の範囲】

【請求項1】

一主面の１の領域に露出する拡散層が形成されており、前記一主面において前記１の領域を取り囲む環状の第１の凹凸パターンを有するＳｉＣからなる基板と、
前記１の領域及び第１の凹凸パターンを覆うように前記基板の前記一主面上に形成され、上面の前記第１の凹凸パターン上の領域に前記第１の凹凸パターンに対応する形状を有する環状の第２の凹凸パターンを有する電極膜と、
前記一主面上に前記電極膜を囲むように形成されかつ前記第２の凹凸パターンの少なくとも１部を露出する開口部を有する保護膜と、を有することを特徴とした半導体装置。

【請求項2】

前記電極膜は、上面の前記第２の凹凸パターンに囲まれた領域の少なくとも一部が平坦な面であることを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記第２の凹凸パターンは、前記基板に形成された前記第１の凹凸パターンが転写されて形成されていることを特徴とする請求項１又は２に記載の半導体装置。

【請求項4】

前記第２の凹凸パターンに囲まれた領域に塗布された導電性接着材によって前記電極膜に接合された外部リードを有することを特徴とする請求項１〜３のいずれか１に記載の半導体装置。

【請求項5】

前記導電性接着材は、はんだであることを特徴とする請求項４に記載の半導体装置。

【請求項6】

ＳｉＣからなる基板の一主面の１の領域に露出する拡散層を形成する拡散工程と、
前記一主面において前記１の領域を取り囲む環状の第１の凹凸パターンを形成する凹凸形成工程と、
前記１の領域及び前記第１の凹凸パターンを覆うように前記基板の前記一主面上に形成され、上面の前記第１の凹凸パターン上の領域に前記第１の凹凸パターンに対応する形状を有する環状の第２の凹凸パターンを有する電極膜を形成する電極膜形成工程と、
前記一主面上に前記電極膜を囲むように形成されかつ前記第２の凹凸パターンの少なくとも１部を露出する開口部を有する保護膜を形成する保護膜形成工程と、を含むことを特徴とする半導体装置の製造方法。

【請求項7】

前記凹凸形成工程は、ドライエッチングによって前記環状の第１の凹凸パターンを基板の一主面に形成することを特徴とする請求項６に記載の半導体装置の製造方法。

【請求項8】

前記凹凸形成工程は、レーザアニールによって前記環状の第１の凹凸パターンを基板の一主面に形成することを特徴とする請求項６に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＳｉＣ半導体装置及びその製造方法に関する。

【背景技術】

【0002】

近年、従来のシリコン（Ｓｉ）基板に比べより高耐圧で低オン抵抗が実現できる炭化シリコン（ＳｉＣ）基板を採用した、例えば、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のパワーデバイスが知られている。

【0003】

パワーＭＯＳＦＥＴにおいては、例えば、半導体素子の裏面にドレイン電極が設けられ、また、半導体素子の表面にソース電極及びゲート電極が設けられる。また、ソース電極に大電流を流すことから、ソース電極と外部リードを接続する際には、例えば、はんだや銀（Ａｇ）ペースト等の導電性接着材を用いてソース電極と金属接続板とを固着させる方法が知られている。

【0004】

例えば、特許文献１には、電極パッドの周囲に設けられる保護膜上に環状の溝部を形成している。これにより、電極パッドに塗布されたＡｇペーストが電極パッドの外側に広がってもチップ端部又は側面に達することなく短絡等の不具合を防ぐことが可能となる半導体装置が開示されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１３−３８２７７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、ウェハ保護膜にはんだ又はＡｇペースト等の導電ペーストが大きく接してしまうと、ウェハ保護膜の変質や剥離等の不具合が発生する場合がある。

【0007】

本発明は、上記の点に鑑みてなされたものであり、電極パッド上に塗布する導電性接着材の塗布位置のずれや塗布量が多くなった場合においても電極パッド上からはんだがはみ出すことを防ぐＳｉＣ半導体装置及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明に係る半導体装置は、一主面の１の領域に露出する拡散層が形成されており、前記一主面において前記１の領域を取り囲む環状の第１の凹凸パターンを有するＳｉＣからなる基板と、前記１の領域及び前記基板凹凸部を覆うように前記基板の前記一主面上に形成され、上面の前記第１凹凸パターン上の領域に前記第１の凹凸パターンに対応する形状を有する環状の第２の凹凸パターンを有する電極膜と、前記一主面上に前記電極膜を囲むように形成されかつ前記第２の凹凸パターンの少なくとも１部を露出する開口部を有する保護膜と、を有することを特徴としている。

【図面の簡単な説明】

【0009】

【図1】本願の実施例１に係る半導体装置の上面図である。

【図2】本願の実施例１に係る半導体装置の断面図である。

【図3】本願の実施例１に係る半導体装置の製造手順を示すフローである。

【図4】本願の実施例１に係る半導体装置の製造手順を示すフローである。

【図5】本願の実施例１に係る半導体装置の製造手順を示すフローである。

【図6】本願の実施例１に係る半導体装置の製造手順における半導体装置の断面図である。

【図7】本願の実施例１に係る半導体装置の製造手順における半導体装置の断面図である。

【図8】本願の実施例１に係る半導体装置の製造手順における半導体装置の断面図である。

【図9】本願の実施例１に係る半導体装置の製造手順における半導体装置の断面図である。

【図10】本願の実施例１に係る半導体装置の製造手順における半導体装置の断面図である。

【図11】本願の実施例１に係る半導体装置の製造手順における半導体装置の断面図である。

【図12】本願の実施例１に係る半導体装置の製造手順における半導体装置の断面図である。

【図13】本願の実施例１に係る半導体装置の製造手順における半導体装置の断面図である。

【図14】本願の実施例１に係る半導体装置の製造手順における半導体装置の断面図である。

【図15】本願の実施例１に係る半導体装置の製造手順における半導体装置の断面図である。

【図16】本願の実施例１に係る半導体装置の製造手順における半導体装置の断面図である。

【図17】本願の実施例１に係る半導体装置の製造手順における半導体装置の断面図である。

【図18】本願の実施例１に係る半導体装置の製造手順における半導体装置の断面図である。

【図19】本願の実施例１に係る半導体装置の製造手順における半導体装置の断面図である。

【図20】本願の実施例１に係る半導体装置の製造手順における半導体装置の断面図である。

【図21】本願の実施例１に係る半導体装置の複数の溝部の深さ及び周回数を試算した図である。

【図22】本願の実施例２に係る半導体装置の上面図である。

【図23】本願の実施例２に係る半導体装置の断面図である。

【図24】本願の実施例２に係る半導体装置の製造手順を示すフローである。

【図25】本願の実施例２に係る半導体装置の製造手順における半導体装置の断面図である。

【図26】本願の実施例２に係る半導体装置の製造手順における半導体装置の断面図である。

【図27】本願の実施例２に係る半導体装置の製造手順における半導体装置の断面図である。

【発明を実施するための形態】

【0010】

以下に本発明の実施例について詳細に説明する。

【実施例1】

【0011】

図１は、本願の実施例１に係る半導体装置１００の上面図である。また、図２は、本願の実施例１に係る半導体装置１００のＡ−Ａ線に沿った断面図である。

【0012】

半導体装置１００は、半導体素子１０と、当該半導体素子１０を実装するリードフレーム２０と、半導体素子１０の電極と外部端子であるリード２２Ｂ及び８２Ｃとを電気的に接続する金属板３０及び６１と、半導体素子１０の電極とリード２２Ｂ及び８２Ｃとを固着する導電性固着材４０と、を含む。図１においては、理解を容易にするために、リードフレーム２０を破線にて、金属板３０並びに３１及び導電性固着材４０を一点破線にて示している。

【0013】

半導体素子１０は、例えば、ダイオード、バイポーラ型トランジスタ又はＭＯＳＦＥＴ等のＳｉＣを基板とする半導体素子である。尚、本実施例においては、半導体素子１０がＭＯＳＦＥＴである場合について説明する。

【0014】

半導体素子１０は、基板５０と、基板５０の１の主面上に形成された拡散層６０と、基板５０の１の主面上に拡散層６０を取り囲むように基板５０上に環状に形成された複数の溝を有する基板凹凸部５１と、基板５０の１の主面上に基板５０の拡散層６０及び基板凹凸部５１を覆うように形成された電極膜７０と、基板５０の１の主面上の電極膜７０の外周部に形成されたウェハ保護膜８０と、を有する。また、電極膜７０とリードフレーム２０の外部電極リード（図示せず）とを電気的に接続する金属板３０と、電極膜７０と金属板３０とを固着し且つ電気的に接続する導電性固着材４０と、を有する。

【0015】

基板５０は、例えば、ＳｉＣを主材料とし、窒素（Ｎ）又はリン（Ｐ）等がドープされたｎ型の半導体基板である。

【0016】

基板５０の１の主面には、例えば、アルミニウム（Ａｌ）又はホウ素（Ｂ）が拡散形成されたｐ型の拡散層６０が形成されている。

【0017】

また、基板５０の１の主面の反対側の面である裏面は、ＭＯＳＦＥＴとして機能する半導体素子１０のドレイン電極として機能する。

【0018】

また、基板５０の１の主面には、拡散層６０の周囲を取り囲むように環状の少なくとも１の溝部を有する基板凹凸部５１が形成されている。基板凹凸部５１は、例えば、幅が約１ｕｍ、深さ約１〜３ｕｍ程度の溝が溝間ピッチ１ｕｍの間隔で拡散層６０の周囲を環状に複数周回形成されている。

【0019】

基板５０の１の主面上に形成された拡散層６０及び基板凹凸部５１上には、拡散層６０及び基板凹凸部５１を覆うように電極膜７０が形成されている。電極膜７０は、例えば、アルミニウム（Ａｌ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）又はアルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）等を主材料とした厚さ５ｕｍの導電性の合金膜である。電極膜７０は、拡散層６０とリードフレーム２０の外部電極リードとを接続する電極パッドとして機能する。また、電極膜７０の基板５０及び拡散層６０と接する面と反対側の面において、基板凹凸部５１に対応する位置には、基板凹凸部５１の形状によりパターン形成された複数周回のガードリング７１が形成されている。すなわち、電極膜７０は、拡散層６０の位置に対応する中央部分は平坦であり、基板凹凸部５１の位置に対応する電極膜７０の外周部は凹凸が形成されたガードリング７１が形成されている。尚、本実施例においては、基板凹凸部５１及びガードリング７１を５周回形成する場合について説明する。

【0020】

尚、電極膜７０は、ＭＯＳＦＥＴとして機能する半導体素子１０のソース電極として機能する。

【0021】

電極膜７０の周囲には、例えば、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）又はポリイミド等のウェハ保護膜８０が形成される。また、ウェハ保護膜８０は、例えば、厚さ１０ｕｍで形成される。また、ウェハ保護膜８０には、電極膜７０の上面を露出させる開口部である電極パッド開口部ＯＰ１が設けられる。

【0022】

また、半導体素子１０は、電極膜７０のソース電極と基板５０の裏面のドレイン電極との間の電流量を制御する図示しないゲート配線及びゲート電極７５を有する。当該ゲート電極７５に電圧が印加されることで半導体素子１０のソース−ドレイン間の電流量を制御する。また、当該ゲート電極７５においても、ソース電極である電極膜７０と同様に、ウェハ保護膜８０に電極パッド開口部ＯＰ２が設けられておりゲート電極７５が露出している。

【0023】

また、半導体装置１００は、半導体素子１０をパッケージに実装する際、当該半導体素子１０をリードフレーム２０のダイパッド２１上に導電性固着材４２を介して固着する。すなわち、基板５０の裏面であるドレイン電極とリード２２Ａが電気的に接続される。導電性固着材４２は、例えば、溶融はんだ、はんだペースト又は銀（Ａｇ）ペースト等である。

【0024】

また、電極パッド開口部ＯＰ１の電極膜７０の上面である基板５０及び拡散層６０と接している反対側の面上に、例えば、溶融はんだ、はんだペースト又はＡｇペースト等の導電性固着材４０を塗布し、当該導電性固着材４０に外部電極リードと接続する金属板３０の一方の端を載置及び固着させて電極膜７０と外部リードとを電気的に接続する。尚、金属板３０の電極膜７０と接続する方の反対側の他方の端は、同様に図示しない導電性固着材により、リード２２Ｂと固着され、電気的に接続される。

【0025】

また、上記と同様に、ゲート電極７５は、導電性固着材４１を介して金属板３１の一方の端と固着され電気的に接続される。また、金属板３１の他方の端においても、同様に図示しない導電性固着材により、リード２２Ｃと固着され、電気的に接続される。

【0026】

また、金属板３０を載置する際において、半導体素子１０のオン抵抗を低減させるために、導電性固着材４０と金属板３０との密着面積を可能な限り大きくすることが好ましい。すなわち、導電性固着材４０と金属板３０との密着面積を可能な限り大きくするべく、金属板３０を導電性固着材４０上に載置する際、金属板３０の自重又は金属板３０の載置時の荷重により導電性固着材４０を押し込む場合がある。この時、導電性固着材４０は、電極膜７０の上面上で横方向に広がることとなる。

【0027】

例えば、導電性固着材４０の塗布量がバラツキにより多くなる又は塗布位置が電極パッド開口部ＯＰ１の中心点からずれる等により、導電性固着材４０の横方向への広がりが大きくなると、導電性固着材４０が電極パッド開口部ＯＰ１からはみ出し、ウェハ保護膜８０を乗り越えてしまう場合がある。ウェハ保護膜８０に導電性固着材４０が大きく接してしまうと、ウェハ保護膜８０の変質や剥離等の不具合が発生する場合がある。

【0028】

本実施例１においては、電極膜７０の外周部に対応する位置において、基板５０に基板凹凸部５１を形成する。これにより、電極膜７０の外周部に基板凹凸部５１の形状がパターン形成されたガードリング７１を形成することが可能となる。

【0029】

ガードリング７１を設けることにより、金属板３０の載置時における導電性固着材４０が横方向の広がりを抑制することが可能となる。具体的には、ガードリング７１により凹部が形成されることで、電極膜７０の表面積が増大する。当該増大した表面積の分だけ、導電性固着材４０の電極パッド開口部ＯＰ１の端部への広がり距離が増大することとなる故、導電性固着材４０の横方向の広がりを抑制することが可能となる。

【0030】

また、ガードリング７１の凸部が導電性固着材４０の横方向の広がりに対して障壁となることで当該横方向の広がりを抑制することが可能となる。また、ガードリング７１の凸部があることにより、電極膜７０が平坦である場合に比べ、導電性固着材４０とガードリング７１の凸部との動摩擦が高くなるためガードリング７１が導電性固着材４０の横方向の広がりを抑制することが可能となる。

【0031】

上記処理をされた半導体素子１０及びリードフレーム２０は、絶縁性の樹脂９０で封止された後、個片化されて半導体装置１００として製造される。

【0032】

上記によれば、半導体装置１００は、一主面の１の領域に露出する拡散層６０が形成されており、一主面において１の領域を取り囲む環状の基板凹凸部５１を有するＳｉＣからなる基板５０と、１の領域及び基板凹凸部５１を覆うように基板５０の一主面上に形成され、上面の基板凹凸部５１上の領域に基板凹凸部５１に対応する形状を有するガードリング７１を有する電極膜７０と、一主面上に電極膜７０を囲むように形成されかつガードリング７１の少なくとも１部を露出する開口部ＯＰ１を有する保護膜８０と、を有する。また、電極膜７０は、上面のガードリング７１に囲まれた領域の少なくとも一部が平坦な面である。また、ガードリング７１は、基板５０に形成された基板凹凸部５１が転写されて形成されている。また、ガードリング７１に囲まれた領域に塗布された導電性接着材４０によって電極膜７０に接合された外部リード２２を有する。また、導電性固着材４０は、はんだである。

【0033】

次に、図３〜５、及び図６〜２０を用いて、本願の実施例１に係る半導体装置１００の製造手順について説明する。

【0034】

図３〜５は、本願の実施例１に係る半導体装置１００の製造手順を示す拡散層形成フローＤＦ、素子形成フローＣＦ１及び実装フローＰＦである。また、図６〜２０は、図３及び４に示す製造手順の各ステップにおける半導体装置１００の断面図を示す。

【0035】

まず、図３に示す基板５０に拡散層６０を形成する拡散層形成フローＤＦについて説明する。

【0036】

ステップＳ１０１として、図６に示すようにＮ又はＰ等がドープされたｎ型のＳｉＣ半導体である基板５０を用意する（ステップＳ１０１）。

【0037】

図７に示すように基板５０の１の主面上に、ｐ型の拡散層６０を形成する部分が開口されたパターンを有するレジスト膜ＲＥ１を形成する（ステップＳ１０２）。

【0038】

次に、拡散工程として、図８に示すように、レジスト膜ＲＥ１が形成された基板５０のレジスト膜ＲＥ１が成形された面からＡｌ又はＢ等のイオンを注入し、ｐ型の拡散層６０を形成する（ステップＳ１０３）。拡散層６０は、例えば、イオン化されたドーパントを基板５０に加速注入して形成される。

【0039】

図９に示すように、基板５０の１の主面上に形成されたレジスト膜ＲＥ１を除去する（ステップＳ１０４）。

【0040】

次に、図４に示す基板５０に素子構造を形成して半導体素子１０とする素子形成フローＣＦ１について説明する。

【0041】

図１０に示すように、基板５０の１の主面上に基板凹凸部５１を形成する部分が開口されたパターンを有するレジスト膜ＲＥ２を形成する（ステップＳ１０５）。

【0042】

次に、凹凸形成工程として、図１１に示すように、レジスト膜ＲＥ２が形成された基板５０のレジスト膜ＲＥ２が成形された面からエッチングを行い、基板凹凸部５１を形成する（ステップＳ１０６）。本実施例においては、エッチング方法は、例えば、六フッ化硫黄（ＳＦ６）又は三フッ化窒素（ＮＦ３）等のガスを用いたドライエッチングである。

【0043】

図１２に示すように、基板凹凸部５１が形成された基板５０の１の主面上に形成されているレジスト膜ＲＥ２を除去する（ステップＳ１０７）。

【0044】

次に、電極膜形成工程として、図１３に示すように、基板５０の拡散層６０及び基板凹凸部５１が形成されている１の主面上に電極膜７０を形成する（ステップＳ１０８）。電極膜７０は、例えば、化学気相蒸着（ＣＶＤ）又はスパッタリング等の物理蒸着（ＰＶＤ）等で形成される。

【0045】

図１４に示すように、電極膜７０の上面である拡散層６０及び基板凹凸部５１と接している反対側の面にウェハ保護膜８０を形成する部分以外を覆うようにパターンされたレジスト膜ＲＥ３を形成する（ステップＳ１０９）。

【0046】

図１５に示すように、レジスト膜ＲＥ３が形成された基板５０のレジスト膜ＲＥ３が成形された面からエッチングを行い、レジスト膜ＲＥ３で覆われた部分以外の電極膜７０を除去する（ステップＳ１１０）。

【0047】

図１６に示すように、電極膜７０の上面に形成されたレジスト膜ＲＥ３を除去する（ステップＳ１１１）。

【0048】

図１７に示すように、基板５０の電極膜７０が形成されている１の主面上にウェハ保護膜８０を形成する（ステップＳ１１２）。

【0049】

図１８に示すように、ウェハ保護膜８０の上面である基板５０及び電極膜７０と接している反対側の面の電極膜７０を露出させる部分以外にレジスト膜ＲＥ４を形成する（ステップＳ１１３）。

【0050】

図１９に示すように、レジスト膜ＲＥ４が形成された基板５０のレジスト膜ＲＥ４が成形された面からエッチングを行い、レジスト膜ＲＥ４で覆われた部分以外のウェハ保護膜８０を除去して電極パッド開口部ＯＰ１を形成する（ステップＳ１１４）。

【0051】

図２０に示すように、ウェハ保護膜８０の上面に形成されたレジスト膜ＲＥ４を除去する（ステップＳ１１５）。尚、ステップＳ１１２〜Ｓ１１５までの処理が保護膜形成工程として処理される。

【0052】

上記ステップＳ１０１〜Ｓ１１５の処理をすることにより、半導体素子１０を形成する。

【0053】

次に、図５に示す半導体素子１０をリードフレーム２０に実装してパッケージ化する実装フローＰＦについて説明する。

【0054】

形成された半導体素子１０を基板５０の裏面である１の主面の反対側の面からバックグラインドを行う（ステップＳ１１６）。

【0055】

バックグラインドを行った半導体素子１０をダイシングしてそれぞれをチップ化する（ステップＳ１１７）。

【0056】

チップ化された半導体素子１０をそれぞれはんだ等の導電性のチップ固着材が塗布されたリードフレーム２０のダイパッド２１に載置する（ステップＳ１１８）。

【0057】

半導体素子１０の上面の電極パッド開口部ＯＰ１内の電極膜７０に導電性固着材４０を塗布する（ステップＳ１１９）。

【0058】

半導体素子１０の電極膜７０に塗布された導電性固着材４０上にリードフレーム２０の外部リードと接続する金属板３０を載置する（ステップＳ１２０）。また、当該半導体素子１０をリフロー装置等で加熱して導電性固着材４０を溶融させた後、電極膜７０及び金属板３０を固着する。

【0059】

金属板３０が固着された半導体素子１０をそれぞれ樹脂封止及び個片化する（ステップＳ１２１）。

【0060】

上記ステップＳ１１６〜Ｓ１２１の処理をすることにより、半導体装置１００を製造する。

【0061】

すなわち、上記によれば、半導体装置１０の製造方法は、ＳｉＣからなる基板５０の一主面の１の領域に露出する拡散層６０を形成する拡散工程と、一主面において１の領域を取り囲む環状の基板凹凸部５１を形成する凹凸形成工程と、１の領域及び基板凹凸部５１を覆うように基板５０の一主面上に形成され、上面の基板凹凸部５１上の領域に基板凹凸部５１に対応する形状を有するガードリング７１を有する電極膜７０を形成する電極膜形成工程と、一主面上に電極膜７０を囲むように形成されかつガードリング７１の少なくとも１部を露出する開口部ＯＰ１を有する保護膜８０を形成する保護膜形成工程と、を含む。

【0062】

また、凹凸形成工程は、ドライエッチングによって環状の基板凹凸部５１を基板５０の一主面に形成する。

【0063】

図２１は、本願の実施例１に係る半導体装置１０の電極膜７０に塗布した導電性固着材４０が多かった場合に必要な基板凹凸部５１の深さ及び周回数を試算した図である。本実施例においては、基板５０に形成した基板凹凸部５１において、幅１ｕｍ、深さを１ｕｍ、２ｕｍ及び３ｕｍとした場合について説明する。

【0064】

横軸は、導電性固着材４０を塗布した後の横方向への広がり時における導電性固着材４０の直径とウェハ保護膜８０の電極パッド開口部ＯＰ１の開口サイズとの寸法比を示す。具体的には、電極膜７０の上面が一様に平坦であった場合に横軸に示した電極パッド開口部ＯＰ１の開口サイズとの比の寸法まで電極パッド開口部ＯＰ１から導電性固着材４０がはみ出すことを示す。

【0065】

縦軸は必要となるガードリング７１の幅を示す。具体的には、幅１ｕｍの溝が１ｕｍの間隔ごとに、縦軸で示した電極パッド開口部ＯＰ１の開口サイズ比の寸法の分だけ繰り返し環状に形成されることで導電性固着材４０が電極パッド開口部ＯＰ１からはみ出なくなることを示す。尚、必要となるガードリング７１の幅は、形成された凹凸部による表面積の増加率から算出される。

【0066】

尚、図２１に示す試算においては、導電性固着材４０の塗布位置は電極パッド開口部ＯＰ１の中心位置に塗布されたものとして試算を行った。

【0067】

まず、基板凹凸部５１の溝深さを１ｕｍとし且つ導電性固着材４０が電極パッド開口部ＯＰ１の開口サイズの１．２倍まで広がる場合、導電性固着材４０が電極パッド開口部ＯＰ１からはみ出さないようにするのに必要なガードリング７１の幅は、電極パッド開口部ＯＰ１の開口サイズの約０．１倍の幅が必要となる。例えば、電極パッド開口部ＯＰ１の開口サイズが１００ｕｍであった場合、幅１０ｕｍの環状のガードリング７１が必要となる。すなわち、基板５０には、基板凹凸部５１として幅１ｕｍ及び深さ１ｕｍの溝が１ｕｍの間隔ごとに５周回の溝を形成する必要がある。

【0068】

また、導電性固着材４０が電極パッド開口部ＯＰ１の開口サイズの１．５倍まで広がる場合、必要なガードリング７１の幅は、電極パッド開口部ＯＰ１の開口サイズの約０．２６倍の幅となる。例えば、電極パッド開口部ＯＰ１の開口サイズが１００ｕｍであった場合、約２６ｕｍのガードリング７１の幅が必要となり且つ、基板５０には、基板凹凸部５１として１３周回の溝を形成する必要がある。

【0069】

また、導電性固着材４０が電極パッド開口部ＯＰ１の開口サイズの２倍まで広がる場合、必要なガードリング７１の幅は、電極パッド開口部ＯＰ１の開口サイズの約０．５３倍の幅となる。電極パッド開口部ＯＰ１の開口サイズの約０．５３倍の幅のガードリング７１を環状に形成することはチップサイズを考慮すると困難である。よって、導電性固着材４０が電極パッド開口部ＯＰ１の開口サイズの２倍まで広がる場合、基板５０に形成する基板凹凸部５１の溝の深さが１ｕｍでは導電性固着材４０の電極パッド開口部ＯＰ１からのはみ出しを防ぐことは困難である。

【0070】

次に、基板凹凸部５１の溝の深さを２ｕｍとし且つ導電性固着材４０が電極パッド開口部ＯＰ１の開口サイズの１．２倍まで広がる場合、必要なガードリング７１の幅は、電極パッド開口部ＯＰ１の開口サイズの約０．０７倍の幅となる。例えば、電極パッド開口部ＯＰ１の開口サイズが１００ｕｍであった場合、約７ｕｍのガードリング７１の幅が必要となり且つ、基板５０には、基板凹凸部５１として４周回の溝を形成する必要がある。

【0071】

また、導電性固着材４０が電極パッド開口部ＯＰ１の開口サイズの１．５倍まで広がる場合、必要なガードリング７１の幅は、電極パッド開口部ＯＰ１の開口サイズの約０．１８倍の幅となる。例えば、電極パッド開口部ＯＰ１の開口サイズが１００ｕｍであった場合、約１８ｕｍのガードリング７１の幅が必要となり且つ、基板５０には、基板凹凸部５１として９周回の溝を形成する必要がある。

【0072】

また、導電性固着材４０が電極パッド開口部ＯＰ１の開口サイズの２倍まで広がる場合、必要なガードリング７１の幅は、電極パッド開口部ＯＰ１の開口サイズの約０．３６倍の幅となる。例えば、電極パッド開口部ＯＰ１の開口サイズが１００ｕｍであった場合、約３６ｕｍのガードリング７１の幅が必要となり且つ、基板５０には、基板凹凸部５１として１８周回の溝を形成する必要がある。

【0073】

次に、基板凹凸部５１の溝の深さを３ｕｍとし且つ導電性固着材４０が電極パッド開口部ＯＰ１の開口サイズの１．２倍まで広がる場合、必要なガードリング７１の幅は、電極パッド開口部ＯＰ１の開口サイズの約０．０５倍の幅となる。例えば、電極パッド開口部ＯＰ１の開口サイズが１００ｕｍであった場合、約５ｕｍのガードリング７１の幅が必要となり且つ、基板５０には、基板凹凸部５１として３周回の溝を形成する必要がある。

【0074】

また、導電性固着材４０が電極パッド開口部ＯＰ１の開口サイズの１．５倍まで広がる場合、必要なガードリング７１の幅は、電極パッド開口部ＯＰ１の開口サイズの約０．１３倍の幅となる。例えば、電極パッド開口部ＯＰ１の開口サイズが１００ｕｍであった場合、約１３ｕｍのガードリング７１の幅が必要となり且つ、基板５０には、基板凹凸部５１として７周回の溝を形成する必要がある。

【0075】

また、導電性固着材４０が電極パッド開口部ＯＰ１の開口サイズの２倍まで広がる場合、必要なガードリング７１の幅は、電極パッド開口部ＯＰ１の開口サイズの約０．２６倍の幅となる。例えば、電極パッド開口部ＯＰ１の開口サイズが１００ｕｍであった場合、約２６ｕｍのガードリング７１の幅が必要となり且つ、基板５０には、基板凹凸部５１として１３周回の溝を形成する必要がある。

【0076】

上記試算を目安として、導電性固着材４０の塗布量のバラツキ幅を予め考慮することにより、導電性固着材４０が電極パッド開口部ＯＰ１からはみ出しを確実に防ぐガードリング７１の形成幅を決定することが可能となる。

【0077】

本実施例１においては、ＳｉＣを主原料とした基板５０に基板凹凸部５１を形成し、電極膜７０にガードリング７１を形成した場合について説明した。しかし、基板凹凸部５１を形成する基板５０はＳｉＣに限定されない。例えば、シリコン（Ｓｉ）又は窒化ガリウム（ＧａＮ）等の半導体基板に基板凹凸部５１を形成して電極膜７０にガードリング７１を形成してもよい。

【0078】

また、本実施例１においては、幅約１ｕｍ、深さ約１〜３ｕｍの寸法の基板凹凸部５１及びガードリング７１を５周回形成した場合について説明したが、基板凹凸部５１及びガードリング７１の寸法及び周回数はこれに限定されない。電極膜７０に塗布する導電性固着材４０の塗布量並びに塗布位置のバラツキ又は導電性固着材４０の粘性等による広がり特性に合わせて電極膜７０から導電性固着材４０がはみ出さないように溝の幅、溝の深さ及び溝の周回数を適宜決定すればよい。

【0079】

また、本実施例１においては、基板凹凸部５１及びガードリング７１が櫛歯状の断面形状を有するようにエッチング及びパターン形成された場合について説明したが、基板凹凸部５１及びガードリング７１の断面形状はこれに限定されない。例えば、異方性エッチング等により、基板凹凸部５１の凸部が略台形の断面形状を有するように基板凹凸部５１を形成してもよい。

【実施例2】

【0080】

図２２は、本願の実施例２に係る半導体装置１００Ａの上面図である。また、図２３は、本願の実施例２に係る半導体装置１００ＡのＢ−Ｂ線に沿った断面図である。

【0081】

半導体装置１００Ａの構成は、実施例１で述べた半導体装置１００と基本的に同じ構成であり、実施例１では基板５０の拡散層６０の外周部にエッチングで基板凹凸部５１を形成した点に対し、実施例２では基板５０の拡散層６０の外周部をレーザアニールによって表面を環状に粗くした点で異なる。

【0082】

すなわち、基板５０の拡散層６０の外周部にレーザアニールによって凹凸を形成した基板凹凸部５１Ａが形成されている。

【0083】

ＳｉＣは、レーザＬＢの照射等により、ステップバンチングと呼ばれる現象が生じ、ＳｉＣ結晶表面が荒れ、凹凸が生じることがわかっている。本実施例２においては、この現象を利用し、基板５０に基板凹凸部５１Ａを形成する。

【0084】

電極膜７０の基板５０及び拡散層６０と接する面と反対側の面において、基板凹凸部５１Ａに対応する位置には、基板凹凸部５１Ａの形状によりパターン形成されたガードリング７１Ａが形成されている。

【0085】

本実施例２においても、実施例１と同様に、ガードリング７１Ａを設けることにより、金属板３０の載置時における導電性固着材４０が横方向の広がりを抑制することが可能となる。

【0086】

具体的には、ガードリング７１Ａにより凹部が形成されることで、電極膜７０の表面積が増大する。当該増大した表面積の分だけ、導電性固着材４０の電極パッド開口部ＯＰ１の端部への広がり距離が増大することとなる故、導電性固着材４０の横方向の広がりを抑制することが可能となる。

【0087】

また、ガードリング７１Ａの凸部が導電性固着材４０の横方向の広がりに対して障壁となることで当該横方向の広がりを抑制することが可能となる。また、ガードリング７１Ａの凸部があることにより、電極膜７０が平坦である場合に比べ、導電性固着材４０とガードリング７１Ａの凸部との動摩擦が高くなるためガードリング７１Ａが導電性固着材４０の横方向の広がりを抑制することが可能となる。

【0088】

加えて、レーザＬＢを照射することによって基板凹凸部５１Ａを形成することにより、新たにエッチングマスクを用意する必要なくガードリング７１Ａを形成することができ、コスト低減することが可能となる。

【0089】

図２４は、本願の実施例２に係る半導体装置１００Ａの製造手順を示す素子形成フローＣＦ２である。

【0090】

尚、半導体装置１００Ａの製造手順において、素子形成フローＣＦ２の前工程である拡散層形成フローＤＦは実施例１と同様である故、ここでは説明を割愛する。また、素子形成フローＣＦ２の後工程である実装フローＰＦにおいても実施例１と同様である故、ここでは説明を割愛する。また、素子形成フローＣＦ２の電極膜７０を形成するステップＳ４０２〜Ｓ４０９以降においても、実施例１の素子形成フローＣＦ１のステップＳ１０８〜Ｓ１１５と同様である故、説明を割愛する。

【0091】

まず、凹凸形成工程として、図２５に示すように、拡散層形成フローＤＦのステップＳ１０４までの処理を行って拡散層６０を形成した基板５０に対し、基板５０の拡散層６０が形成されている１の主面に対して拡散層６０の外周にレーザＬＢを照射してレーザアニールを施して基板凹凸部５１Ａを形成する（ステップＳ４０１）。レーザアニールでは、例えば、イットリウムアルミニウムガーネット（ＹＡＧ）レーザを用いてＳｉＣの基板５０の表面を１２００℃以上に加熱する。これにより、基板５０のレーザ照射部の表面でステップバンチングが生じ、基板５０のレーザ照射部に表面荒れが生じる。また、形成する基板凹凸部５１Ａの幅は、例えば、２００ｕｍ程度である。

【0092】

次に、電極膜形成工程として、図２６に示すように、ステップＳ４０１で基板５０のレーザアニールによって形成された基板凹凸部５１Ａ上に電極膜７０を形成する。基板凹凸部５１Ａの形状がパターン形成されたガードリング７１Ａを有する電極膜７０を形成することが可能となる。

【0093】

上記処理がなされて電極膜７０が形成されたＳｉＣ基板５０は、続けてステップＳ４０２〜Ｓ４０９（図４のステップＳ１０８〜Ｓ１１５に相当）がなされることで、図２７に示すようなガードリング７１Ａが設けられた半導体素子１０Ａが製造される。また、続けて図５に示した実装フローＰＦがなされることで、ガードリング７１Ａが設けられた半導体装置１００Ａが製造される。

【0094】

上記によれば、凹凸形成工程は、レーザアニールによって環状の基板凹凸部５１Ａを基板５０の一主面に形成する。

【0095】

本実施例２においては、実施例１と同様にガードリング７１Ａを設けることにより、金属板３０の載置時における導電性固着材４０が横方向の広がりを抑制することが可能となる。

【0096】

本実施例２においては、基板凹凸部５１Ａの幅を２００ｕｍ程度とした場合について説明したが、基板凹凸部５１Ａの幅はこれに限定されない。電極膜７０の開口部サイズに対して所定の割合の幅を持たせてもよい。また、電極膜７０に塗布する導電性固着材４０の塗布量並びに塗布位置のバラツキ又は導電性固着材４０の粘性等による広がり特性に合わせて電極膜７０から導電性固着材４０がはみ出さないように適宜基板凹凸部５１Ａの幅を可変に形成すればよい。

【0097】

本実施例１及び２においては、ｎ型のＳｉＣの基板５０を用い、ｐ型の拡散層６０を形成した半導体装置１００について説明した。しかし、基板５０及び拡散層６０の極性はこれに限定されず、ｐ型のＳｉＣの基板５０を用い、ｎ型の拡散層６０を形成してもよい。

【0098】

また、本実施例１及び２においては、ソース電極として機能する電極膜７０にガードリング７１及び４３Ａを形成する場合について説明した。しかし、ガードリングは、ゲート電極７５にも設けられていてもよい。

【0099】

また、本実施例１及び２においては、ウェハ保護膜８０の電極パッド開口部ＯＰ１が矩形の形状を有し、ガードリング７１及び４３Ａが矩形の環状を有する場合について説明したが、これらの形状は矩形形状に限定されない。これらの形状は、略円形状又は楕円形状でもよい。

【0100】

また、本実施例１及び２においては、半導体装置１００がＭＯＳＦＥＴである場合について説明したが、半導体装置１００はこれに限定されない。例えば、半導体装置１００は、ＳｉＣを主材料としたショットキーバリアダイオード、バイポーラトランジスタ等の半導体素子にも適用可能である。

【符号の説明】

【0101】

１００ 半導体装置
１０ 半導体素子
２０ リードフレーム
２１ ダイパッド
２２ リード
３０、３１ 金属板
４０、４１ 導電性固着材
５０ 基板
５１ 基板凹凸部
６０ 拡散層
７０ 電極膜
７１ ガードリング
８０ ウェハ保護膜
９０ 封止樹脂

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】