特開2021-34269(P2021-34269A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社日立ハイテクの特許一覧
<>
  • 特開2021034269-荷電粒子ビーム制御装置 図000003
  • 特開2021034269-荷電粒子ビーム制御装置 図000004
  • 特開2021034269-荷電粒子ビーム制御装置 図000005
  • 特開2021034269-荷電粒子ビーム制御装置 図000006
  • 特開2021034269-荷電粒子ビーム制御装置 図000007
  • 特開2021034269-荷電粒子ビーム制御装置 図000008
  • 特開2021034269-荷電粒子ビーム制御装置 図000009
  • 特開2021034269-荷電粒子ビーム制御装置 図000010
  • 特開2021034269-荷電粒子ビーム制御装置 図000011
  • 特開2021034269-荷電粒子ビーム制御装置 図000012
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2021-34269(P2021-34269A)
(43)【公開日】2021年3月1日
(54)【発明の名称】荷電粒子ビーム制御装置
(51)【国際特許分類】
   H01J 37/28 20060101AFI20210201BHJP
   H01L 21/66 20060101ALI20210201BHJP
   H01J 37/244 20060101ALI20210201BHJP
   G01B 15/00 20060101ALI20210201BHJP
【FI】
   H01J37/28 B
   H01L21/66 J
   H01J37/244
   G01B15/00 B
【審査請求】未請求
【請求項の数】15
【出願形態】OL
【全頁数】18
(21)【出願番号】特願2019-154512(P2019-154512)
(22)【出願日】2019年8月27日
(71)【出願人】
【識別番号】501387839
【氏名又は名称】株式会社日立ハイテク
(74)【代理人】
【識別番号】110002066
【氏名又は名称】特許業務法人筒井国際特許事務所
(72)【発明者】
【氏名】村上 真一
(72)【発明者】
【氏名】鈴木 誠
(72)【発明者】
【氏名】水谷 俊介
(72)【発明者】
【氏名】山本 昭夫
(72)【発明者】
【氏名】李 ウェン
【テーマコード(参考)】
2F067
4M106
5C033
【Fターム(参考)】
2F067AA21
2F067BB04
2F067EE03
2F067HH06
2F067JJ05
2F067RR24
2F067SS02
4M106AA01
4M106BA02
4M106CA38
4M106DB05
4M106DB07
4M106DB18
4M106DJ01
5C033NN01
5C033NN10
5C033UU04
5C033UU05
5C033UU10
(57)【要約】
【課題】信号検出精度を向上させた荷電粒子ビーム制御装置を提供すること。
【解決手段】荷電粒子ビーム制御装置(検出ブロック)112は、荷電粒子ビーム装置の内部に設けられ、荷電粒子ビームが照射されることにより試料106から放出される二次電子107を検出し、検出した二次電子107に基づく電気信号を出力する検出器108と、電気信号を伝送する信号配線205と、荷電粒子ビーム装置内で発生するノイズ信号201を検出するノイズ検出用配線206と、電気信号からノイズ信号201を減算した信号を生成する演算回路110と、を備えている。
【選択図】図2
【特許請求の範囲】
【請求項1】
荷電粒子ビーム装置の内部に設けられ、荷電粒子ビームが照射されることにより試料から放出される二次電子を検出し、検出した前記二次電子に基づく電気信号を出力する検出器と、
前記電気信号を伝送する信号配線と、
前記荷電粒子ビーム装置内で発生するノイズ信号を検出するノイズ検出用配線と、
前記電気信号から前記ノイズ信号を減算した信号を生成する演算回路と、
を備えた、
荷電粒子ビーム制御装置。
【請求項2】
請求項1に記載の荷電粒子ビーム制御装置において、
前記検出器は、前記二次電子を検出する主検出器と、終端回路と、を備え、
前記主検出器は、電源線及び前記信号配線と接続され、
前記終端回路が前記電源線及び前記ノイズ検出用配線と接続されている、
荷電粒子ビーム制御装置。
【請求項3】
請求項2に記載の荷電粒子ビーム制御装置において、
前記終端回路は、前記電源線と前記信号配線との間の入力インピーダンスに基づいて、前記電源線と前記ノイズ検出用配線との間の入力インピーダンスの周波数特性を調整する、
荷電粒子ビーム制御装置。
【請求項4】
請求項1に記載の荷電粒子ビーム制御装置において、
前記演算回路は、前記信号配線及び前記ノイズ検出用配線のそれぞれに対応するプリアンプを備え、前記プリアンプで増幅された前記電気信号から前記プリアンプで増幅された前記ノイズ信号を減算する、
荷電粒子ビーム制御装置。
【請求項5】
請求項1に記載の荷電粒子ビーム制御装置において、
前記演算回路は、前記信号配線に対応するプリアンプと、前記ノイズ信号に対する周波数特性の調整を行うフィルタ調整回路、及び/又は前記ノイズ信号に対するゲイン調整を行うゲイン調整回路を含むノイズ波形調整回路を備える、
荷電粒子ビーム制御装置。
【請求項6】
請求項5に記載の荷電粒子ビーム制御装置において、
前記検出器に電源電圧を供給するバイアス電源と、
バイアス電源制御信号による前記バイアス電源の出力電圧の制御を行い、ノイズ波形調整信号による前記ノイズ波形調整回路のパラメータの設定を行うデータ処理部と、
を備え、
前記データ処理部は、前記ノイズ波形調整回路のパラメータ設定の際、前記バイアス電源制御信号により前記バイアス電源の出力電圧をオフ状態に設定し、前記ノイズ波形調整信号により前記ノイズ波形調整回路の前記パラメータを設定し、前記演算回路から出力される前記信号に含まれるノイズ量と所定の閾値とを比較し、前記ノイズ量が前記閾値より大きい場合、前記パラメータの再設定を行い、前記ノイズ量が前記閾値以下である場合、前記バイアス電源制御信号により前記バイアス電源の電圧出力をオン状態に設定する、
荷電粒子ビーム制御装置。
【請求項7】
請求項6に記載の荷電粒子ビーム制御装置において、
前記バイアス電源は、前記演算回路と別体で設けられる、
荷電粒子ビーム制御装置。
【請求項8】
請求項1に記載の荷電粒子ビーム制御装置において、
前記信号配線及び前記ノイズ検出用配線は、近接した平行配線、又は撚り合わせた配線となっている、
荷電粒子ビーム制御装置。
【請求項9】
請求項2に記載の荷電粒子ビーム制御装置において、
前記終端回路は、ダイオード、抵抗素子、コンデンサ、インダクタ、及び可変容量素子のいずれかを含む、
荷電粒子ビーム制御装置。
【請求項10】
請求項1に記載の荷電粒子ビーム制御装置において、
前記荷電粒子ビーム装置の内部には、複数の前記検出器と、
複数の前記検出器のそれぞれに対応する複数の前記信号配線と、
を備え、
前記演算回路は、それぞれの前記検出器から供給されるそれぞれの前記電気信号に対し、前記電気信号から前記ノイズ信号を減算した信号を生成する、
荷電粒子ビーム制御装置。
【請求項11】
請求項10記載の荷電粒子ビーム制御装置において、
前記演算回路は、複数の前記信号配線及び前記ノイズ検出用配線のそれぞれに対応するプリアンプを備え、それぞれの前記プリアンプで増幅されたそれぞれの前記電気信号から前記プリアンプで増幅された前記ノイズ信号を減算する、
荷電粒子ビーム制御装置。
【請求項12】
請求項10に記載の荷電粒子ビーム制御装置において、
前記演算回路は、複数の前記信号配線のそれぞれに対応するプリアンプと、複数の前記信号配線のそれぞれに対応して設けられ、前記ノイズ信号に対する周波数特性の調整を行うフィルタ調整回路、及び/又は前記ノイズ信号に対するゲイン調整を行うゲイン調整回路を含むノイズ波形調整回路と、を備える、
荷電粒子ビーム制御装置。
【請求項13】
請求項12に記載の荷電粒子ビーム制御装置において、
複数の前記検出器のそれぞれに対応して設けられ、対応する前記検出器に電源電圧を供給する複数のバイアス電源と、
バイアス電源制御信号によるそれぞれの前記バイアス電源の出力電圧の制御を行い、ノイズ波形調整信号によるそれぞれの前記ノイズ波形調整回路のパラメータの設定を行うデータ処理部と、
を備え、
前記データ処理部は、それぞれの前記ノイズ波形調整回路のパラメータ設定の際、前記バイアス電源制御信号により対応する前記バイアス電源の出力電圧をオフ状態に設定し、前記ノイズ波形調整信号により前記ノイズ波形調整回路の前記パラメータを設定し、測定された前記ノイズ信号の検出量と所定の閾値とを比較し、前記ノイズ信号の前記検出量が前記閾値より大きい場合、前記パラメータの再設定を行い、前記ノイズ信号の前記検出量が前記閾値以下である場合、前記バイアス電源制御信号により対応する前記バイアス電源の電圧出力をオン状態に設定する、
荷電粒子ビーム制御装置。
【請求項14】
請求項12に記載の荷電粒子ビーム制御装置において、
前記ノイズ検出用配線と複数の前記ノイズ波形調整回路との間にプリアンプを備える、
荷電粒子ビーム制御装置。
【請求項15】
請求項10に記載の荷電粒子ビーム制御装置において、
複数の前記信号配線及び前記ノイズ検出用配線は、近接した平行配線、又は撚り合わせた配線となっている、
荷電粒子ビーム制御装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、荷電粒子ビーム制御装置に関する。
【背景技術】
【0002】
走査電子顕微鏡等に代表される荷電粒子ビーム制御装置は、試料に荷電粒子線を照射し、試料からの反射電子や二次電子をシンチレータや光電子増倍管などの検出器で電気信号に変換し、増幅回路・演算処理回路・ディスプレイを通して、試料上に形成された半導体パターン等の微細パターンの寸法計測等を行う装置である。
【0003】
近年、半導体パターンの3次元化の進展に伴い、深溝や深穴の寸法を高精度に計測することが要求されている。深溝や深穴の底部から放出される電子の大部分は、溝や穴の側面に衝突して散乱してしまうため、電子の検出量が少なくなり、検出信号は弱くなる。そして、装置内部で発生するノイズが検出信号に重畳すると信号対雑音比(Signal to Noise Ratio:SNR)が極端に低下し、寸法計測の精度が低下してしまう。
【0004】
ノイズ成分の低減を行う方法が、例えば特許文献1に開示されている。特許文献1には、試料から放出される信号成分を検出する主検出器の他に、電磁波ノイズを検出するアンテナを配置し、試料から出てきた主信号成分を主検出器にて検出する一方で、試料での局所放電などにより発生した電磁波をアンテナにより雑音成分として検出し、信号成分から雑音成分を差し引く検出回路が開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2008−311364号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかし、特許文献1に開示されたノイズ低減方法だけでは十分とはいえない。例えば、装置内部で発生するノイズが、検出器と増幅回路との間の信号配線に混入する場合も考えられるが、特許文献1の構成では、信号配線に混入するノイズを除去することはできない。
【0007】
そこで、本発明の目的は、信号検出精度を向上させた荷電粒子ビーム制御装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0009】
本発明の代表的な実施の形態による荷電粒子ビーム制御装置は、荷電粒子ビーム装置の内部に設けられ、荷電粒子ビームが照射されることにより試料から放出される二次電子を検出し、検出した二次電子に基づく電気信号を出力する検出器と、電気信号を伝送する信号配線と、荷電粒子ビーム装置内で発生するノイズ信号を検出するノイズ検出用配線と、電気信号からノイズ信号を減算した信号を生成する演算回路と、を備えている。
【発明の効果】
【0010】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0011】
すなわち、本発明の代表的な実施の形態によれば、信号検出精度を向上させることが可能となる。
【図面の簡単な説明】
【0012】
図1】本発明の実施の形態1に係る荷電粒子ビーム装置の概略構成の一例を示す図である。
図2】本発明の実施の形態1に係る検出ブロック構成の一例を示す図である。
図3】終端回路の構成例を示す図である。
図4】本発明の実施の形態2に係る検出ブロックの構成の一例を示す図である。
図5】ノイズ波形調整回路の構成の一例を示す図である。
図6】ノイズ波形調整回路のパラメータ設定処理の一例を示すフロー図である。
図7】パラメータとノイズ量との関係の一例を示す図である。
図8】本発明の実施の形態3に係る検出ブロックの構成の一例を示す図である。
図9】本発明の実施の形態4に係る検出ブロックの構成の一例を示す図である。
図10】本発明の実施の形態5に係る検出ブロックの構成の一例を示す図である。
【発明を実施するための形態】
【0013】
以下、本発明の実施の形態を、図面を参照しつつ説明する。以下で説明する各実施の形態は、本発明を実現するための一例であり、本発明の技術範囲を限定するものではない。なお、実施例において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は、特に必要な場合を除き省略する。
(実施の形態1)
<荷電粒子ビーム装置の構成>
【0014】
図1は、本発明の実施の形態1に係る荷電粒子ビーム装置の概略構成の一例を示す図である。図1に示すように、荷電粒子ビーム装置1は、検査用の試料が収容される試料室101に、鏡筒100が載置された構成となっている。試料室101の内部には、ステージ105が配置され、ステージ105上に試料106が設置されている。一方、鏡筒100の内部には、電子銃102、偏向器104a〜104c、検出器108等を備えている。鏡筒100及び試料室101の内部、図示しない真空ポンプにより真空排気され、真空状態が維持されている。
【0015】
鏡筒100及び試料室101の外側には、演算回路110、データ処理部111が設けられている。すなわち、演算回路110及びデータ処理部111は、大気圧環境下に配置される。検出器108及び演算回路110は、配線ケーブル109により互いに接続される。検出器108、演算回路110、及びデータ処理部111は、電気信号に対する処理を行う検出ブロック(荷電粒子ビーム制御装置)112を構成する。配線ケーブル109は、電源線204、信号配線205、ノイズ検出用配線206を含む。これらの配線については、後で詳しく説明する。なお、荷電粒子ビーム装置1と、検出ブロック112とを合わせて荷電粒子ビーム装置と呼んでもよい。
【0016】
電子銃102は、装置内に配置された試料106へ向けて電子ビーム(荷電粒子ビーム)103を照射する。偏向器104a〜104cは、電子銃102から照射された電子ビーム103を偏向し試料106を走査させる。検出器108は、電子ビーム103の照射により試料106から放出される電子を二次電子107として検出し、検出した二次電子107に基づく電気信号を、信号配線205を介して演算回路110へ出力する。なお、二次電子107には、二次電子や反射電子等が含まれる。
〈検出ブロックの構成〉
《検出器》
【0017】
図2は、本発明の実施の形態1に係る検出ブロック構成の一例を示す図である。図2に示すように、検出器108は、試料106から放出される二次電子107を検出する主検出器202、終端回路203を備えている。
【0018】
主検出器202は、例えば、入射した二次電子107を光に変換するシンチレータと、アバランシェフォトダイオードをガイガーモードで使用するシリコンフォトマルチプライヤー(Silicon Photomultiplier:SiPM)などの半導体素子とを組み合わせて構成される。この場合、試料106から放出される二次電子107は、シンチレータで光に変換され、この光がSiPMに入射して電気信号に変換され、電気信号として出力される。
【0019】
なお、主検出器202は、SiPMに代えて、真空管に複数の電極を具備する光電子増倍管で構成されてもよいし、入射した二次電子107を直接電気信号に変換することが可能な電子増倍管で構成されてよい。
【0020】
主検出器202には、電源線204及び信号配線205がそれぞれ接続されている。主検出器202は、電源線204を介して、演算回路110内の後述するバイアス電源207から電源供給を受ける。また、主検出器202は、信号配線205を介して演算回路110内のプリアンプ208aへ電気信号を供給する。
【0021】
終端回路203には、電源線204及びノイズ検出用配線206がそれぞれ接続されている。終端回路203は、主検出器202に接続される電源線204と信号配線205との間の入力インピーダンスに基づいて、電源線204とノイズ検出用配線206との間の入力インピーダンスを調整する回路である。具体的に述べると、終端回路203は、電源線204と信号配線205との間の入力インピーダンスに一致させるよう、電源線204とノイズ検出用配線206との間の入力インピーダンスを調整する。
【0022】
終端回路203は、測定された電源線204と信号配線205との間の入力インピーダンスに基づき、予め構成されたものでもよい。あるいは、終端回路203は、動作時に測定される電源線204と信号配線205との間の入力インピーダンスに基づき、現状の構成に変更を加えて構成されたものでもよい。終端回路203は、回路部品として、例えば、ダイオード、抵抗素子、コンデンサ(容量素子)、インダクタ、及び可変容量素子等のいずれかを含む。
【0023】
図3は、終端回路の構成例を示す図である。図3の(a)〜(i)において、301は電源線204と接続される電源端子、302はノイズ検出用配線206と接続される出力端子である。
【0024】
図3(a)には、回路部品としてダイオード303が用いられるときの構成が示される。図3(a)のダイオード303は、アノード側が出力端子302と接続され、カソード側が電源端子301と接続される。ダイオード303は、フォトダイオードでもよいし、一般的な整流ダイオードでもよい。図3(b)には、回路部品としてダイオード303及び抵抗素子304が用いられるときの構成が示される。図3(b)の例では、ダイオード303のアノードと出力端子302との間に抵抗素子304が接続される。抵抗素子304には、例えば100kΩ〜10MΩ程度の抵抗値を有する素子が用いられる。
【0025】
図3(c)には、回路部品としてコンデンサ305が用いられるときの構成が示される。図3(c)のコンデンサ305は、一方の電極が電源端子301と接続され、他方の電極が出力端子302と接続される。コンデンサ305には、例えば1pF〜1000pF程度の容量値を有する素子が用いられる。図3(d)には、回路部品としてコンデンサ305及び抵抗素子304が用いられるときの構成が示される。図3(d)の例では、コンデンサ305の他方の電極と、出力端子302との間に抵抗素子304が接続される。
【0026】
図3(e)、(f)は、図3(a)、(b)に対し、ダイオード303と並列に抵抗素子306がそれぞれ接続された構成となっている。抵抗素子306には、例えば10MΩ〜1GΩ程度の抵抗値を有する素子が用いられる。図3(g)、(h)は、図3(c)、(d)に対し、コンデンサ305と並列に抵抗素子306がそれぞれ接続された構成となっている。
【0027】
図3(i)には、回路部品として可変容量ダイオードや可変容量キャパシタ等の可変容量素子307が用いられるときの構成が示される。可変容量素子307は、電源端子301に印加される電圧に応じて容量を変化させる。図3(j)は、可変容量素子307として可変容量ダイオードを用いた場合の、印加電圧と静電容量との関係の一例を示す図である。図3(j)では、印加電圧を大きくすると静電容量が減少する関係が一例として示されている。可変容量ダイオード等の可変容量素子307及び主検出器202は、互いに印加電圧と静電容量との関係が一致することが望ましい。
【0028】
可変容量素子307は、電源端子301に印加される電圧に応じて容量を変化させることで、電源線204とノイズ検出用配線206との間の入力インピーダンスの周波数特性を調整する。これにより、終端回路203は、周波数の変動に合わせて、電源線204とノイズ検出用配線206との間の入力インピーダンスを、電源線204と信号配線205との間の入力インピーダンスに一致させるよう調整することが可能となる。
【0029】
なお、終端回路203は、これらの構成に限定されるものではなく、例えば、主検出器202に含まれるSiPMや光電子増倍管により構成されていてもよい。この場合、図3で示した各回路部品を使用する場合と比較し、電源線204とノイズ検出用配線206との間のインピーダンスと、電源線204と信号配線205との間のインピーダンスとを、より一致させやすくなる。なお、終端回路203にSiPMまたは光電子増倍管を使用する場合、光電面に光が入射しないように遮蔽処理が施されることが望ましい。これにより、本来、主検出器202で検出されるべき二次電子107がノイズに混入しにくくなり、信号検出精度の低下を防ぐことが可能となる。
《演算回路、データ処理部》
【0030】
演算回路110は、ノイズ除去に関する演算処理を含む、電気信号に対する各種演算処理を実行する機能ブロックである。演算回路110は、図2に示すように、バイアス電源207、プリアンプ208a、208b、差動増幅回路209等を備えている。バイアス電源207は、電源線204を介して主検出器202及び終端回路203と接続され、主検出器202及び終端回路203を駆動するために必要な電源電圧を供給する。
【0031】
プリアンプ208aは、入力端子が信号配線205を介して主検出器202と接続され、出力端子が差動増幅回路209の正側入力端子と接続される。プリアンプ208aは、主検出器202から出力される電気信号を増幅し、増幅した信号を差動増幅回路209へ出力する。
【0032】
プリアンプ208bは、入力端子がノイズ検出用配線206を介して終端回路203と接続され、出力端子が差動増幅回路209の負側入力端子と接続される。プリアンプ208bは、ノイズ検出用配線206で検出されるノイズ信号201を増幅し、増幅したノイズ信号201を差動増幅回路209へ出力する。なお、ノイズ検出用配線206で検出されるノイズ信号201には、荷電粒子ビーム装置1において発生する静電ノイズ、磁気ノイズ、電磁波ノイズ等の各種ノイズが含まれる。
【0033】
プリアンプ208a、208bは、入力インピーダンスが互いに同一となるように構成される。
【0034】
信号配線205及びノイズ検出用配線206は、検出器108から演算回路110までの区間において、可能な限り近接して配線されることが望ましい。配線方法としては、例えばこれらの配線を近接させた平行配線としてもよいし、これらの配線を撚り合わせた配線、いわゆるツイスト線としてもよい。
【0035】
差動増幅回路209は、電気信号からノイズ成分を減算し、ノイズ成分を除去した信号を生成する。差動増幅回路209は、正側入力端子に入力される増幅された電気信号から、負側入力端子に入力される増幅されたノイズ信号を減算する減算処理を行う。そして、差動増幅回路209は、減算処理後のノイズ成分が除去された信号をデータ処理部111へ出力する。
【0036】
なお、バイアス電源207内でスイッチング動作が行われる場合、プリアンプ208a、208bや差動増幅回路209にスイッチングノイズが混入するおそれがある。このためバイアス電源207は演算回路110の外部に設けられてもよい。すなわち、この場合、バイアス電源207は、演算回路110と別体で設けられる。これにより、スイッチングノイズの混入が抑えられ、電気信号に対するノイズ成分の除去を確実に行うことができ、信号検出精度を向上させることが可能となる。
【0037】
データ処理部111は、演算回路110において生成された信号に基づき、試料106の検査画像(例えばSEM画像)の生成や、パターン寸法の計測等の処理を行う。データ処理部111は、例えば、検査画像用の画像データを生成し、図示しないディスプレイ等へ検査画像を表示させる。また、データ処理部111は、パターン寸法の計測結果等をディスプレイに表示させてもよい。
【0038】
データ処理部111は、例えばCPU等のプロセッサにおいて画像生成やパターン寸法計測等のデータ処理用プロクラムを実行することで実現される。また、データ処理部111は、FPGA(Field−Programmable Gate Array)やASIC(Application Specific Integrated Circuit)等で構成されてもよい。
<本実施の形態による主な効果>
【0039】
本実施の形態によれば、演算回路110は、電気信号からノイズ信号201を減算した信号を生成する。この構成によれば、信号配線に混入するノイズを除去することができるので、信号検出精度を向上させることが可能となる。
【0040】
また、本実施の形態によれば、検出器108内の終端回路203は、電源線204と信号配線205との間の入力インピーダンスと一致させるよう、電源線204とノイズ検出用配線206との間の入力インピーダンスを調整する。この構成によれば、信号配線205及びノイズ検出用配線206におけるノイズ信号201のレベル(混入量)を揃えることが可能となり、信号検出精度を向上させることが可能となる。
【0041】
また、本実施の形態によれば、信号配線205及びノイズ検出用配線206は、近接した平行配線、又は撚り合わせたツイスト配線となっている。この構成によれば、信号配線205及びノイズ検出用配線206におけるノイズ信号201のレベル(混入量)を揃えることが可能となり、信号検出精度をより向上させることが可能となる。
【0042】
また、本実施の形態によれば、演算回路110は、信号配線205及びノイズ検出用配線206のそれぞれに対応するプリアンプ208a、208bを備え、プリアンプ208aで増幅された電気信号からプリアンプ208bで増幅されたノイズ信号201を減算する。この構成によれば、信号レベルが低いノイズ信号201を除去することができ、信号検出精度をより向上させることが可能となる。
【0043】
また、本実施の形態によれば、バイアス電源207は、演算回路110と別体で設けられる。この構成によれば、バイアス電源207で発生するスイッチングノイズ等のノイズの混入が抑えられるので、信号検出精度を向上させることが可能となる。
【0044】
また、本実施の形態によれば、終端回路203は、ダイオード、抵抗素子、コンデンサ、インダクタ、及び可変容量素子のいずれかを含む。この構成によれば、終端回路203を容易に構成することができ、装置コストが抑えられる。
(実施の形態2)
【0045】
次に、実施の形態2について説明する。本実施の形態では、ノイズ量の調整が可能な荷電粒子ビーム制御装置について説明する。なお、以下では、前述の実施の形態と重複する箇所については原則として説明を省略する。
【0046】
図4は、本発明の実施の形態2に係る検出ブロックの構成の一例を示す図である。図4は、図2の構成と類似しているが、プリアンプ208bがノイズ波形調整回路402に置き換えられている点が図2とは異なっている。図5は、ノイズ波形調整回路402の構成の一例を示す図である。ノイズ波形調整回路402は、ノイズ検出用配線206から供給されるノイズ信号の波形の調整を行う。図4に示すように、演算回路110は、バイアス電源207、プリアンプ208a、ノイズ波形調整回路402、差動増幅回路209を備えている。
【0047】
ノイズ波形調整回路402は、図5に示すように、フィルタ調整回路501及びゲイン調整回路502を含む。フィルタ調整回路501の入力端子は、ノイズ検出用配線206と接続されている。フィルタ調整回路501の出力端子は、ゲイン調整回路502の入力端子と接続されている。フィルタ調整回路501の出力端子は、差動増幅回路209の負側入力端子と接続されている。ノイズ波形調整回路402の入力インピーダンスは、プリアンプ208aの入力インピーダンスと同一である。
【0048】
ノイズ波形調整回路402は、ノイズ検出用配線206により供給されたノイズ信号をフィルタ調整回路501に入力する。また、フィルタ調整回路501及びゲイン調整回路502には、データ処理部111から出力されるノイズ波形調整信号404が入力される。
【0049】
フィルタ調整回路501は、フィルタの周波数特性を調整可能なローパスフィルタ、又はハイパスフィルタ、あるいはその両方を備えている。フィルタ調整回路501は、ノイズ波形調整信号404の指示に基づき、ノイズ信号に対する周波数特性の調整を行う。フィルタ調整回路501より出力される周波数特性の調整がなされたノイズ信号は、ゲイン調整回路502へ供給される。
【0050】
ゲイン調整回路502は、可変ゲイン回路により構成される。ゲイン調整回路502は、ノイズ波形調整信号404の指示に基づき、周波数特性の調整がなされたノイズ信号の増幅を行い、増幅後のノイズ信号を差動増幅回路209へ供給する。
【0051】
なお、図5では、ノイズ波形調整回路402が、フィルタ調整回路501及びゲイン調整回路502の両方を備えた構成が示されているが、これらのうち一方のみを備えた構成でもよい。また、ノイズ波形調整回路402は、フィルタ調整回路501とゲイン調整回路502との順序を入れ換えた構成でもよい。
【0052】
データ処理部111は、実施の形態1で説明した各種処理に加え、バイアス電源制御信号403によるバイアス電源207の出力電圧制御を行う。また、データ処理部111は、ノイズ波形調整信号404による、フィルタ調整回路501におけるフィルタの周波数特性の調整、ゲイン調整回路502におけるゲインの調整を行う。これらの調整は、ノイズ波形調整回路402のパラメータを変更することで実行される。
〈ノイズ波形調整回路のパラメータ設定処理〉
【0053】
次に、ノイズ波形調整回路402のパラメータ設定処理について説明する。ここで説明するパラメータ変更処理は、ノイズ除去特性の向上を目的に行われるものであり、試料106に対する計測の実行前に行われる。
【0054】
図6は、ノイズ波形調整回路のパラメータ設定処理の一例を示すフロー図である。図6の例では、ノイズ波形調整回路のパラメータ設定処理に際し、ステップS601〜S605の各処理が実行される。
【0055】
まず、ステップS601では、データ処理部111は、バイアス電源制御信号403により、バイアス電源207の電圧出力をオフ状態(すなわち0V)に設定する。これにより、検出器108は動作しなくなるので、検出器108に二次電子107が入射しても、検出器108から電気信号は出力されない。ただし、試料106に対して電子ビーム103の照射が停止されている等、検出器108に二次電子107が入射しない状態である場合には、ステップS601の処理を省略してもよい。
【0056】
次に、ステップS602では、データ処理部111は、ノイズ波形調整信号404により、ノイズ波形調整回路402のフィルタ調整回路501及びゲイン調整回路502のパラメータをそれぞれ設定する。
【0057】
図7は、パラメータとノイズ量との関係の一例を示す図である。図7の横軸はノイズ測定の繰り返し回数を示し、図7の縦軸はノイズ量を示している。図7に示すように、1回目のステップS602では、パラメータの初期値として、予め定められた所定のフィルタ特性(F_ini)、及びゲイン(G_ini)がそれぞれ設定される。
【0058】
次に、ステップS603では、データ処理部111は、差動増幅回路209の出力信号の計測を所定時間行い、所定時間内における出力信号に含まれるノイズ量(ノイズ信号の検出量)を測定する。そして、データ処理部111は、測定したノイズ量と、予め定められた所定の閾値とを比較する(ステップS604)。
【0059】
ステップS604において、測定したノイズ量が閾値より大きい場合(NO)、データ処理部111は、パラメータの値が適切でないと判断し、ステップS602に戻り、パラメータの再設定を行う。再度のステップS602において、データ処理部111は、図7に示すように、フィルタ特性をΔF、ゲインをΔGの幅でそれぞれ変化させた後、再度ノイズ量の測定を行う(再度のステップS603)。
【0060】
データ処理部111は、測定したノイズ量が閾値以下となるまでステップS602〜S604の処理を繰り返し実行する。図7の例では、ノイズ量の測定(パラメータの調整)が7回繰り返し実行された後ノイズ量が閾値以下となっている。
【0061】
ステップS604において、測定したノイズ量が閾値以下である場合(Yes)、データ処理部111は、パラメータの値が適切であると判断し、ステップS605に移行する。図7の例では、フィルタ調整回路501のフィルタ特性がF_min、ゲイン調整回路502のゲイン設定がG_minに決定されたことを示している。
【0062】
ステップS605では、データ処理部111は、バイアス電源制御信号403により、バイアス電源207の電圧出力をオン状態に設定し、検出器108への給電を再開させる。
【0063】
なお、図示は省略するが、ステップS602〜S604の繰り返し回数の上限値を定め、繰り返し回数が上限値に達してもノイズ量が閾値以下とならない場合、繰返し処理を終了させてもよい。この場合、繰り返し処理の中でノイズ量が最小となるパラメータを、フィルタ調整回路501及びゲイン調整回路502に設定してもよい。あるいは、予め定められたフィルタ特性とゲイン設定のパラメータとの組み合わせにおけるノイズ量をそれぞれ測定し、その中でノイズ量が最小となるパラメータをフィルタ調整回路501及びゲイン調整回路502に設定してもよい。
<本実施の形態による主な効果>
【0064】
本実施の形態によれば、前述の実施の形態による効果に加え、以下の効果が得られる。 また、本実施の形態によれば、ノイズ波形調整回路402は、ノイズ信号201に対する周波数特性の調整を行うフィルタ調整回路501、ノイズ信号201に対するゲイン調整を行うゲイン調整回路502を含む。また、データ処理部111は、ノイズ波形調整回路402のパラメータ設定の際、バイアス電源制御信号403によりバイアス電源207の出力電圧をオフ状態に設定し、ノイズ波形調整信号404によりノイズ波形調整回路402のパラメータを設定する。そして、データ処理部111は、測定されたノイズ信号201の検出量と所定の閾値とを比較し、ノイズ信号201の検出量が閾値より大きい場合、パラメータの再設定を行い、ノイズ信号201の検出量が閾値以下である場合、バイアス電源制御信号403によりバイアス電源207の電圧出力をオン状態に設定する。
【0065】
この構成によれば、差動増幅回路209から出力される信号に含まれるノイズ量を低減することができる。これにより、信号配線205及びノイズ検出用配線206に混入するノイズ信号201の混入量に差異があっても、高い信号検出精度を維持することが可能となる。
(実施の形態3)
【0066】
次に、実施の形態3について説明する。本実施の形態では、試料106より放出された二次電子107を、複数の検出器を用いて検出する場合について説明する。
【0067】
図8は、本発明の実施の形態3に係る検出ブロックの構成の一例を示す図である。図8は、図2の構成と類似しているが、複数の検出器、それぞれの検出器に対応するプリアンプや差動増幅回路等が設けられている点が図2とは異なっている。
【0068】
図8に示すように、本実施の形態の検出ブロック112は、複数の検出器108a、108bを備えている。これらの検出器108a、108bは、図2図3等で説明した検出器108と同様の構成である。
【0069】
演算回路110には、検出器108a、108bのそれぞれに対応する複数のバイアス電源207a、207bが設けられている。また、演算回路110には、検出器108a、108bのそれぞれに対応する複数のプリアンプ208a、208c、ノイズ検出用配線206に対応するプリアンプ208b、検出器108a、108bのそれぞれに対応する複数の差動増幅回路209a、209bが設けられている。なお、プリアンプ208a、208b、208cは、入力インピーダンスが互いに同一となるよう構成されている。
【0070】
検出器108aは、電源線204aを介してバイアス電源207aと接続され、信号配線205aを介してプリアンプ208aの入力端子と接続されている。プリアンプ208aの出力端子は、差動増幅回路209aの正側入力端子と接続されている。また、検出器108aは、ノイズ検出用配線206を介してプリアンプ208bの入力端子と接続されている。したがって、検出器108aは、バイアス電源207aから電源供給を受け動作する。
【0071】
同様に、検出器108bは、電源線204bを介してバイアス電源207bと接続され、信号配線205bを介してプリアンプ208cの入力端子と接続されている。プリアンプ208cの出力端子は、差動増幅回路209bの正側入力端子と接続されている。したがって、検出器108bは、バイアス電源207bから電源供給を受け動作する。なお、検出器108bにノイズ検出用配線206は接続されていない。
【0072】
ノイズ検出用配線206と接続されるプリアンプ208bの出力端子は、差動増幅回路209a、209bそれぞれの負側入力端子と接続されている。差動増幅回路209aは、プリアンプ208aで増幅された電気信号からノイズ成分を減算し、ノイズ成分を除去した信号を生成する。同様に、差動増幅回路209bは、プリアンプ208bの増幅された電気信号からノイズ成分を減算し、ノイズ成分を除去した信号を生成する。差動増幅回路209a、209bは、生成した信号をデータ処理部111へ出力する。
【0073】
信号配線205a、205b、及びノイズ検出用配線206は、検出器108a、108bから演算回路110までの区間において、可能な限り近づけて配線されることが望ましい。これらの配線を近接させる方法としては、3本の配線を平行配線とするか、これらの配線を撚り合わせた、いわゆるツイスト線としてもよい。さらには、これらの配線に混入するノイズ量をよりsさせるため、これらの配線長を同一にすると共に、検出器108a、108bの近傍まで3本の配線が近接に配線されることが望ましい。
【0074】
なお、スイッチングノイズの影響を低減するため、本実施の形態においても、バイアス電源207a、207bは、演算回路110の外部に設けられてもよい。
【0075】
データ処理部111は、差動増幅回路209a、209bにおいて生成された信号に基づき、試料106の検査画像の生成や、パターン寸法の計測等の処理を行う。また、データ処理部111が、検査画像用の画像データを生成し、図示しないディスプレイ等へ検査画像を表示させたり、パターン寸法の計測結果等をディスプレイに表示させてもよいことは、すでに述べた通りである。
【0076】
なお、ここでは、検出ブロック112に2個の検出器と、それぞれの検出器に対応する回路が演算回路110に設けられる場合について説明したが、3個以上の検出器及び対応する回路が演算回路110に設けられてもよい。
<本実施の形態による主な効果>
【0077】
本実施の形態によれば、複数の検出器108a、108b、複数の検出器108a、108bのそれぞれに対応する複数の信号配線205a、205bを備えている。また、演算回路110は、それぞれの検出器108a、108bから供給されるそれぞれの電気信号に対し、電気信号からノイズ信号201を減算した信号を生成する。この構成によれば、複数の検出器を備えた場合でも、それぞれの電気信号についてノイズ信号を除去した信号を生成することが可能となる。
【0078】
また、本実施の形態によれば、複数の信号配線205a、205b及びノイズ検出用配線206は、近接した平行配線、又は撚り合わせたツイスト配線となっている。この構成によれば、各配線におけるノイズ信号201の混入量を揃えることが可能となり、信号検出精度をより向上させることが可能となる。
【0079】
また、本実施の形態では、複数の信号配線に対し、1本のノイズ検出用配線206のみが設けられる。この構成によれば、検出器ごとにノイズ検出用配線を用いる場合と比較して配線数の削減を図ることが可能となる。
(実施の形態4)
【0080】
次に、実施の形態4について説明する。本実施の形態も、試料106より放出された二次電子107を、複数の検出器を用いて検出する場合について説明する。
【0081】
図9は、本発明の実施の形態4に係る検出ブロックの構成の一例を示す図である。図9は、図8の構成と類似しているが、プリアンプ208bに代えて、それぞれの検出器に対応するノイズ波形調整回路402a、402bが設けられている点が図8とは異なっている。
【0082】
演算回路110には、複数のバイアス電源207a、207b、複数のプリアンプ208a、208c、複数の差動増幅回路209a、209b、複数のノイズ波形調整回路402a、402bが設けられている。ノイズ波形調整回路402a、402bは、実施の形態2で述べたノイズ波形調整回路402(図4図5)と同様の構成を備えている。プリアンプ208a、208c、ノイズ波形調整回路402a、402bは、入力インピーダンスが互いに同一となるよう構成される。
【0083】
検出器108aは、ノイズ検出用配線206を介してノイズ波形調整回路402a、402bの入力端子とそれぞれ接続されている。なお、実施の形態2でも述べた通り、ノイズ波形調整回路402a、402bは、フィルタ調整回路501及びゲイン調整回路502の少なくともいずれかを含んでいればよい。また、フィルタ調整回路501及びゲイン調整回路502両方を含む場合においても、これらの順序は特に限定されるものではない。このため、ノイズ検出用配線206は、ノイズ波形調整回路402a、402b内の上流側に設けられた回路の入力端子と接続される。
【0084】
一方、ノイズ波形調整回路402a、402bの出力端子は、対応する差動増幅回路209a、209bの負側入力端子とそれぞれ接続される。具体的には、ノイズ波形調整回路402a、402b内の下流側に設けられた回路の出力端子が、対応する差動増幅回路209a、209bの負側入力端子とそれぞれ接続される。
【0085】
ノイズ波形調整回路402a、402bは、データ処理部111から出力されるそれぞれのノイズ波形調整信号404a、404bの指示に基づき、ノイズ信号に対する周波数特性の調整及び/又はゲイン調整を行う。周波数特性の調整やゲイン調整は、すでに述べた図6のフローに沿って行われる。そして、ノイズ波形調整回路402a、402bは、調整後のノイズ信号を差動増幅回路209a、209bへそれぞれ供給する。
【0086】
信号配線205a、205b、及びノイズ検出用配線206の配線方法は、実施の形態3と同様であり、検出器108a、108bから演算回路110までの区間において、これらの配線が可能な限り近づけて配線されることが望ましい。
【0087】
データ処理部111は、周波数特性の調整やゲイン調整の際、バイアス電源207a、207bの出力電圧を制御するバイアス電源制御信号403a、403bを、対応するバイアス電源207a、207bへそれぞれ供給する。また、データ処理部111は、周波数特性の調整やゲイン調整の際、ノイズ波形調整信号404a、404bを、対応するノイズ波形調整回路402a、402bへそれぞれ供給する。なお、ノイズ波形調整信号404a、404bに対する周波数特性の調整やゲイン調整は、並行して行われてもよいし、個別に行われてもよい。
【0088】
なお、本実施の形態においても、3個以上の検出器及び対応する回路が演算回路110に設けられてもよい。
<本実施の形態による行う効果>
【0089】
本実施の形態によれば、それぞれの検出器108a、108bに対応するノイズ波形調整回路402a、402bが設けられる。この構成によれば、それぞれの電気信号に対し、演算回路110から出力される信号に含まれるノイズ量を低減することができる。これにより、信号配線205a、205b及びノイズ検出用配線206に混入するノイズ信号201の混入量に差異があっても、高い信号検出精度を維持することが可能となる。
(実施の形態5)
【0090】
次に、実施の形態5について説明する。図10は、本発明の実施の形態5に係る検出ブロックの構成の一例を示す図である。図10は、図9と類似しているが、ノイズ検出用配線206とノイズ波形調整回路402a、402bとの間に、プリアンプ208dが設けられている点が、図9とは異なっている。
【0091】
図10に示すように、プリアンプ208dは、演算回路110に設けられる。プリアンプ208dの入力端子はノイズ検出用配線206と接続され、プリアンプ208dの出力端子はノイズ波形調整回路402a、402bのそれぞれの入力端子と接続されている。なお、実施の形態4と同様に、プリアンプ208dの出力端子は、ノイズ波形調整回路402a、402b内の上流側に設けられた回路の入力端子と接続される。
【0092】
プリアンプ208dは、プリアンプ208a、208cと入力インピーダンスが互いに同一となるよう構成される。
【0093】
実施の形態4では、入力インピーダンスがプリアンプ208a、208cと同一となるように、ノイズ波形調整回路402a、402bは構成されている。しかし、ノイズ検出用配線206には複数のノイズ波形調整回路402a、402bが接続されている。このため、ノイズ検出用配線206から見える演算回路110の入力インピーダンスは、信号配線205a、205bから見える演算回路110の入力インピーダンスとは異なる。
【0094】
これに対し、本実施の形態では、ノイズ検出用配線206と複数のノイズ波形調整回路402a、402bとの間に、プリアンプ208dを備えている。これにより、ノイズ検出用配線206から見える演算回路110の入力インピーダンスを、信号配線205a、205bから見える演算回路110の入力インピーダンスと同一にすることができる。これにより、ノイズ検出用配線206から供給されるノイズ信号のレベルと、信号配線205a、205bから供給される電気信号に含まれるノイズ信号のレベルとを合わせることが可能となる。これにより、電気信号からのノイズ除去を的確に行うことができ、信号検出精度を向上させることが可能となる。
【符号の説明】
【0095】
100…鏡筒、101…試料室、102…電子銃、103…電子ビーム、104a、104b、104c…偏向器、105…ステージ、106…試料、107…二次電子、108、108a、108b…検出器、109…配線ケーブル、110…演算回路、111…データ処理部、112…検出ブロック、201…ノイズ信号、202…主検出器、203…終端回路、204、204a、204b…電源線、205、205a、205b…信号配線、206…ノイズ検出用配線、207、207a、207b…バイアス電源、208a、208b、208c、208d…プリアンプ、209、209a、209b…差動増幅回路、301…電源端子、302…出力端子、303…ダイオード、304、306…抵抗素子、305…コンデンサ、307…可変容量素子、402、402a、402b…ノイズ波形調整回路、403、403a、403b…バイアス電源制御信号、404、404a、404b…ノイズ波形調整信号、501…フィルタ調整回路、502…ゲイン調整回路
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10