【実施例】
【0012】
図1は、本発明による安定化電源回路の内部構成の一例を示す図である。
【0013】
図1に示すように、かかる安定化電源回路は、差動増幅部1、出力部2、及び過電流保護部3からなる。
【0014】
差動増幅部1は、pチャネル型のMOS(Metal Oxide Semiconductor)トランジスタであるトランジスタQ1及びQ2、nチャネル型のMOSトランジスタであるトランジスタQ3〜Q5を備える。
【0015】
トランジスタQ1及びQ2各々のゲート端同士は互いに接続されており、夫々のソース端にはバッテリ等の直流電源から供給された電源電圧V
ddが印加されている。トランジスタQ1及びQ3のドレイン端同士はラインL1を介して接続されており、トランジスタQ2及びQ4のドレイン端同士がラインL2を介して接続されている。トランジスタQ3のゲート端には、この安定化電源回路が生成する出力電圧V
outの電圧値を設定する為の基準電圧V
refが印加されており、そのソース端はトランジスタQ5のドレイン端に接続されている。トランジスタQ4のゲート端には、出力部2から供給された帰還出力電圧V
fが印加されており、そのソース端にはトランジスタQ5のドレイン端が接続されている。トランジスタQ5のソース端には接地電位V
SSが印加されており、そのゲート端には、この差動増幅部1内に流れるべき基準電流量を設定する為の基準電流電位V
bnが印加されている。すなわち、トランジスタQ5により、トランジスタQ1及びQ3間のラインL1に流れ込む電流とトランジスタQ2及びQ4間のラインL2に流れ込む電流との合計電流が、上記基準電流量となるように制御される。
【0016】
かかる構成により、差動増幅部1におけるトランジスタQ1及びQ3同士を接続するラインL1上には、上記した基準電圧V
refと帰還出力電圧V
fとの差分値に対応したレベルを有する出力電圧駆動信号PGが生成され、これが出力部2及び過電流保護部3に供給される。
【0017】
出力部2は、pチャネル型のMOSトランジスタである出力トランジスタP1からなる。出力トランジスタP1のソース端には上記した電源電圧V
ddが印加されており、そのゲート端には上記出力電圧駆動信号PGが供給されている。トランジスタP1のドレイン端には、出力電圧V
outを出力する為の出力ラインL
outが接続されている。尚、上記出力ラインL
outには、その一端に接地電位V
SSが印加されている平滑用コンデンサCHの他端が接続されている。
【0018】
かかる構成により、出力部2の出力トランジスタP1は、そのゲート端に供給された出力電圧駆動信号PGに応じた電圧を有する出力電圧V
outを生成し、これを出力ラインL
outを介して出力する。
【0019】
過電流保護部3は、pチャネル型のMOSトランジスタであるトランジスタP2、夫々がnチャネル型のMOSトランジスタであるトランジスタNa及びN1、比較器A1、抵抗R1〜R4、Ra及びRbからなる。
【0020】
抵抗R1の一端は上記した出力ラインL
outに接続されており、その他端には抵抗Rbの一端が接続されている。抵抗Rbの他端には抵抗R2の一端が接続されており、抵抗R2の他端には接地電位V
SSが印加されている。尚、抵抗R1、抵抗R2及びRbからなる直列接続回路を第1抵抗分圧回路B1と称する。ここで、第1抵抗分圧回路B1における抵抗R2及びRb同士の接続点に生じた電圧が、差動増幅部1にて基準電圧V
refとの電圧差分を求める対象となる帰還出力電圧V
fとして差動増幅部1のトランジスタQ4のゲート端に供給される。
【0021】
すなわち、出力ラインL
out上に印加された出力電圧V
outにより、第1抵抗分圧回路B1における抵抗Rb及びR2同士の接続点には、
V
f=[R2/(R1+Rb+R2)]・V
out
にて示される帰還出力電圧V
fが生成され、これが差動増幅部1に供給される。この際、差動増幅部1は、かかる帰還出力電圧V
fと基準電圧V
refとの差分値に対応した出力電圧駆動信号PGを出力トランジスタP1のゲート端に供給することにより、出力電圧V
outに対する電圧制御を行う。これにより、出力トランジスタP1は、出力ラインL
out上の負荷に供給される出力電流I
outの変動に拘わらずに、常に基準電圧V
refに対応した一定の電圧値を有する出力電圧V
outを生成する。
【0022】
更に、かかる第1抵抗分圧回路B1における抵抗R1及びRb同士の接続点に生じた電圧が、過電流検出感度を設定する為の検出電圧V
detとして比較器A1に供給される。
【0023】
すなわち、出力ラインL
out上に印加された出力電圧V
outにより、第1抵抗分圧回路B1における抵抗Rb及びR1同士の接続点には、
V
det=[(Rb+R2)/(R1+Rb+R2)]・V
out
にて示される検出電圧V
detが生成され、これが比較器A1に供給される。
【0024】
トランジスタP2は、出力トランジスタP1よりもチップ上での形成サイズが小であり、そのソース端には上記した電源電圧V
ddが印加されており、そのゲート端には上記出力電圧駆動信号PGが供給されている。又、トランジスタP2のドレイン端には抵抗R3の一端が接続されている。トランジスタP2は、出力電圧駆動信号PGに応じた電流量を有する電流I
Qをこの抵抗R3に送出する。抵抗R3の他端には抵抗R4の一端が接続されており、抵抗R4の他端には抵抗Raの一端が接続されている。抵抗Raの他端には接地電位V
SSが印加されている。尚、抵抗R3、抵抗R4及びRaからなる直列接続回路を第2抵抗分圧回路B2と称する。ここで、第2抵抗分圧回路B2における抵抗R3及びR4同士の接続点に生じた電圧が、上記出力ラインL
outに流れる出力電流I
outに比例した電流量を表す検出電流信号IDとしてトランジスタN1のゲート端に供給される。
【0025】
トランジスタN1のソース端には接地電位V
SSが印加されており、そのドレイン端には、差動増幅部1のトランジスタQ2及びQ4同士を接続するラインL2が接続されている。トランジスタN1は、検出電流信号IDが所定閾値T
THよりも小なる場合にはオフ状態となる。一方、検出電流信号IDが所定閾値T
THよりも大なる場合にはトランジスタN1はオン状態となって、差動増幅部1のトランジスタQ2及びQ4同士を接続するラインL2に流れ込む電流の一部を取り込んで接地電位V
SS側に流し込む。尚、所定閾値T
THとは、トランジスタN1を動作状態に設定し得るゲート電圧の最低値である。
【0026】
比較器A1は、上記した検出電圧V
detと基準電圧V
refとの大小比較を行う。この際、検出電圧V
detが基準電圧V
ref以上の電圧値を有する場合には、比較器A1は、トランジスタNaをオン状態に設定すべき論理レベル1の電圧値を有する検出感度切替信号DKを生成しこれをトランジスタNaのゲート端に供給する。一方、検出電圧V
detが基準電圧V
ref未満の電圧値を有する場合には、比較器A1は、トランジスタNaをオフ状態に設定すべき論理レベル0の電圧値を有する検出感度切替信号DKをトランジスタNaのゲート端に供給する。トランジスタNaは、検出感度切替信号DKが論理レベル0の電圧値を有する場合にはオフ状態となる一方、検出感度切替信号DKが論理レベル1の電圧値を有する場合にはオン状態となって、第2抵抗分圧回路B2における抵抗Raの両端を短絡する。
【0027】
すなわち、第2抵抗分圧回路B2は、トランジスタNaがオフ状態にある間は、抵抗R3、R4及びRaからなる抵抗分圧回路となる一方、トランジスタNaがオン状態にある間は、抵抗R3及びR4からなる抵抗分圧回路となる。ここで、第2抵抗分圧回路B2が3つの抵抗(R3、R4、Ra)からなる場合には、2つの抵抗(R3、R4)からなる場合に比して検出電流信号IDのレベルは高くなる。つまり、トランジスタP2から送出された電流I
Qに対する検出感度が高くなるのである。以降、第2抵抗分圧回路B2が抵抗R3、R4及びRaにて構成される場合に為される電流検出動作を[高感度モード]、抵抗R3及びR4から構成される場合に為される電流検出動作を[低感度モード]と称する。
【0028】
上記した如き構成により、過電流保護部3のトランジスタP2は、そのゲート端に供給された出力電圧駆動信号PGに応じて、上記出力トランジスタP1が出力した出力電流I
outに比例した電流I
Q(I
out>I
Q)を第2抵抗分圧回路B2の抵抗R3に供給する。この際、第2抵抗分圧回路B2は、かかる電流I
Qに対応した検出電流を検出し、その検出電流量を表す検出電流信号IDをトランジスタN1のゲート端に供給する。トランジスタN1は、検出電流信号IDが所定閾値T
THよりも小なる場合にはオフ状態となる一方、検出電流信号IDが所定閾値T
THよりも大なる場合にはオン状態となる。トランジスタN1がオン状態になると、差動増幅部1のトランジスタQ2及びQ4同士を接続するラインL2上の電位が急峻に低下する。これにより、差動増幅部1のトランジスタQ1は、高電圧の出力電圧駆動信号PGをトランジスタP2及び出力トランジスタP1各々のゲート端に供給することになる。よって、出力トランジスタP1から出力される出力電圧V
outの電圧値が急激に低下するので、出力ラインL
outを介して負荷に流れ込む出力電流I
outも低下する。つまり、出力トランジスタP1に対して上述した如き出力電流の低下制御を行うことにより、過電流から出力トランジスタP1を保護するのである。尚、トランジスタN1がオフ状態にある間は上記した出力電流低下制御は実施されないので、この間、出力トランジスタP1は、基準電圧V
refに対応した一定の電圧値を有する出力電圧V
outを出力ラインL
outを介して負荷に供給しつづける。
【0029】
ここで、上記した如き出力電流低下制御は、出力電流I
outが過電流の状態になった場合にトランジスタN1をオン状態にすることによって実行される。トランジスタN1をオン状態にするには、このトランジスタN1をオン状態に維持させ得る閾値T
THよりも高い電圧をそのゲート端に供給する必要がある。そこで、予め、所定の過電流閾値I
det1と等しい電流量を有する出力電流I
outが出力されている間に、トランジスタP2から出力される電流I
Qを測定しておき、この電流I
Qが第2抵抗分圧回路B2に流れ込んだ際に得られた検出電流信号IDのレベルが、トランジスタN1の閾値T
THと等しくなるように、抵抗R3、R4及びRa各々の抵抗値が決定されている。
【0030】
このように、過電流保護部3は、トランジスタP2、第1抵抗分圧回路B1及び第2抵抗分圧回路B2からなる出力電流検出部により、出力ラインL
outに流れる出力電流I
outに比例した電流量を検出し、その検出電流量(ID)が所定閾値を超える過電流である場合には、トランジスタN1によって出力電流を強制的に低下させるべき出力電流低下制御を行うようにしている。
【0031】
次に、
図1に示す構成からなる安定化電源回路の動作について説明する。
【0032】
先ず、この安定化電源回路を起動させるにあたり、出力ラインL
outに接続されている平滑用コンデンサCHが完全に放電された状態にあると、出力トランジスタP1から出力された出力電圧V
outに応じて平滑用コンデンサCHに対する充電が開始される。この際、出力トランジスタP1は、その出力電流I
outとして、平滑用コンデンサCHを充電する為の充電電流(以下、突入電流と称する)を送出する。尚、平滑用コンデンサCHに対する充電が完了するまでの間、出力ラインL
out上は低インピーダンス状態となる為、出力トランジスタP1から出力された出力電圧V
outは、基準電圧V
refよりも低い電圧値となる。従って、この際、出力部2の第1抵抗分圧回路B1によって得られる検出電圧V
detは、基準電圧V
refよりも低い状態となる。よって、この間、過電流保護部3のトランジスタNaはオフ状態となり、過電流保護部3の第2抵抗分圧回路B2は、抵抗R3、R4及びRaにて出力電流の検出を行う[高感度モード]で動作する。つまり、出力トランジスタP1から送出された突入電流(I
out)に追従してトランジスタP2から送出された電流I
Qに基づき、第2抵抗分圧回路B2(R3、R4、Ra)は、
ID=I
Q・(R4+Ra)
なる検出電流信号IDを得る。
【0033】
この際、上記した如き突入電流(I
out)が所定の過電流閾値I
det1を超えると、第2抵抗分圧回路B2(R3、R4、Ra)によって検出された検出電流信号IDのレベルが、トランジスタN1の閾値T
THよりも大となる。すると、トランジスタN1がオン状態となり、出力トランジスタP1から出力される出力電圧V
outが急激に低下する。これにより、出力トランジスタP1から送出される突入電流は、過電流閾値I
det1よりも高い状態から低い状態に推移する。従って、このような出力電流低下制御により、過大な突入電流が出力トランジスタP1に流れ込むのが防止される。
【0034】
そして、平滑用コンデンサCHの充電が完了すると、出力ラインL
out上は高インピーダンス状態となり、出力トランジスタP1から出力される出力電流I
outは、突入電流の状態から負荷消費電流の状態に遷移する。よって、出力トランジスタP1から出力された出力電圧V
outは、基準電圧V
refよりも高い電圧値になる。この際、出力電圧V
outが基準電圧V
refよりも高い電圧値となり、それ故、出力部2の第1抵抗分圧回路B1で得られた検出電圧V
detが基準電圧V
refよりも高電圧になると、過電流保護部3のトランジスタNaがオン状態となる。これにより、過電流保護部3の第2抵抗分圧回路B2における抵抗R3の両端が短絡し、第2抵抗分圧回路B2は、抵抗R3及びR4によって過電流の検出を行う[低感度モード]に遷移する。つまり、出力トランジスタP1から送出された負荷消費電流(I
out)に追従させて、トランジスタP2から送出された電流I
Qに基づき、第2抵抗分圧回路B2(R3、R4)は、
ID=I
Q・R4
なる検出電流信号IDを得る。
【0035】
すなわち、[低感度モード]では、[高感度モード]での出力電流検出に比べて、実際にトランジスタP2から出力された電流I
Qに基づいて得られる検出電流信号IDのレベルが低くなるのである。
【0036】
この際、上記した如き負荷消費電流(I
out)が、上記過電流閾値I
det1よりも大なる所定の過電流閾値I
det2を超えると、第2抵抗分圧回路B2(R3、R4)にて検出された検出電流信号IDのレベルがトランジスタN1の閾値T
THよりも大となる。つまり、過電流閾値I
det2と等しい電流量を有する出力電流I
outが出力されている間にトランジスタP2から出力された電流I
Qによって得られた検出電流信号IDのレベルが、上記トランジスタN1の閾値T
THと等しくなるように、抵抗R3及びR4各々の抵抗比が決定されているのである。検出電流信号IDのレベルがトランジスタN1の閾値T
THよりも大となると、トランジスタN1がオン状態となり、出力トランジスタP1から出力される出力電圧V
outが急激に低下する。これにより、出力トランジスタP1から送出される負荷消費電流(I
out)は、過電流閾値I
det2よりも高い状態から低い状態に推移する。従って、このような出力電流低下制御により、過大な負荷消費電流が出力トランジスタP1に流れ込むのが防止される。
【0037】
又、
図1に示す安定化電源回路において、何らかの要因により出力ラインL
outが短絡した場合には、検出電圧V
detが基準電圧V
refよりも低電圧になる。これにより、過電流保護部3のトランジスタNaがオン状態からオフ状態に遷移するので、第2抵抗分圧回路B2は、抵抗R3、R4及びRaにて出力電流の検出を行う[高感度モード]に遷移する。よって、出力短絡に伴って出力ラインL
outに流れ込む過大電流が高感度に検出され、直ちに前述した如き出力電流低下制御が実行される。
【0038】
ここで、電源電圧V
dd及び出力電圧V
out間の電位差が小であると、出力電流I
outが正常電流の範囲内にあるにも拘わらず、トランジスタP2から出力された電流I
Qが過電流に相当する電流量になってしまう場合がある。そこで、[低感度モード]では、[高感度モード]の場合に比して、実際にトランジスタP2から出力された電流I
Qに対して得られる検出電流信号IDのレベルを低くするようにしている。すなわち、[低感度モード]では[高感度モード]の場合に比して、出力電流I
outが過電流であるか否かを判断する閾値を相対的に高くしているのである。このように、出力電流I
outが過電流であるか否かを判断する為の閾値を高くすることにより、電源電圧V
dd及び出力電圧V
out間の電位差が小であるが故に、出力電流I
outが正常電流の範囲内にあるにも拘わらず実施されてしまうという、出力電流低下制御の誤った実行を防止するのである。
【0039】
以上の如く、
図1に示す安定化電源回路においては、その起動直後から平滑用コンデンサCHに対する充電が完了するまでの間は、平滑用コンデンサCHを充電する為に流れる突入電流から出力トランジスタの破壊を防ぐべく[高感度モード]にて出力電流の監視を行う。[高感度モード]によれば、突入電流の如き負荷の過渡応答に追従させて迅速に、出力電流が過電流状態にあるか否かを検出することが可能となる。そして、平滑用コンデンサCHに対する充電が完了したら、今度は、負荷で消費される電流(以下、負荷消費電流と称する)による過電流から回路を保護すべく、[低感度モード]にて出力電流の監視を行う。この際、[低感度モード]によれば、電源電圧V
dd及び出力電圧V
out間の電位差が小なる場合であっても、負荷消費電流が過電流の状態にあるか否かを正しく検出することが可能となる。よって、電源電圧V
dd及び出力電圧V
out間の電位差が小なるが故に出力電流I
outが正常電流範囲内にあるにも拘わらず実施されてしまうという、誤った出力電流低下制御を防止することが可能となる。
【0040】
要するに、
図1に示す安定化電源回路では、検出した出力電流の電流量に応じてこの出力電流を強制的に低下させるべき出力電流低下制御を実施するにあたり、出力電圧が所定の基準電圧よりも低い場合には[高感度モード]にて出力電流の検出を行う一方、出力電圧が基準電圧よりも高い場合には[低感度モード]にて出力電流の検出を行う。この際、[高感度モード]ではその出力電流のレベルを高めに検出する、つまり高感度で検出することにより、負荷の過渡応答に対して迅速に過電流状態にある出力電流量を検出する。一方、[低感度モード]では、出力電流のレベルを低めに検出する、つまり低感度にて検出することにより、電源電圧及び出力電圧間の電位差が小なる場合でも過電流状態にある出力電流量を適切に検出できるようにしているのである。
【0041】
よって、
図1に示す安定化電源回路によれば、電源電圧と出力電圧との電位差が小なる場合であっても誤動作することなく、且つ負荷の過渡応答に迅速に追従させて出力電流の低下制御を実行することが可能となる。
【0042】
尚、
図1に示す安定化電源回路では、出力電流を強制的に低下させるべく、差動増幅部1におけるラインL2の電位を低下させることにより出力電圧駆動信号PGのレベルを高くするようにしているが、この出力電圧駆動信号PGのレベル自体を直接、高くするようにしても良い。
【0043】
図2は、かかる点に鑑みて為された安定化電源回路の内部構成を示す図である。
【0044】
図2に示す安定化電源回路は、
図1に示す安定化電源回路と同様に、差動増幅部1、出力部2、及び過電流保護部3から構成されるものである。
【0045】
尚、差動増幅部1及び出力部2各々の内部構成は、
図1に示されるものと同一である。
【0046】
又、過電流保護部3の内部構成についても、上記トランジスタN1に代わりnチャネル型のトランジスタN2を採用し、nチャネル型のMOSトランジスタであるトランジスタN3、pチャネル型のMOSトランジスタであるトランジスタP3、抵抗R5及びR6を追加した点を除く他の構成は
図1に示すものと同一である。
【0047】
図2において、トランジスタN2のゲート端には、第2抵抗分圧回路B2における抵抗R3及びR4同士の接続点に生じた電圧が、出力ラインL
outに流れる出力電流I
outに比例した電流量を表す検出電流信号IDとして供給される。トランジスタN2のドレイン端には、互いに直列接続された抵抗R5及びR6各々を介して電源電圧V
ddが印加されている。これら抵抗R5及びR6同士の接続点に生じた電圧がトランジスタP3のゲート端に供給される。トランジスタP3のソース端には電源電圧V
ddが印加されており、そのドレイン端は、差動増幅部1におけるトランジスタQ1及びQ3同士を接続するラインL1に接続されている。トランジスタN2のソース端にはトランジスタN3のゲート端及びドレイン端が共通に接続されている。トランジスタN3のソース端には、接地電位V
SSが印加されている。
【0048】
以下に、
図2に示される過電流保護部3による動作について説明する。
【0049】
トランジスタN2は、検出電流信号IDがこのトランジスタN2の閾値T
THよりも大なる場合にオン状態となり、検出電流信号IDのレベルに応じた低電位を抵抗R6の一端に印加する。この際、抵抗R5及びR6の抵抗比によって決定する電位が抵抗R5及びR6同士の接続点に生じる。ここで、抵抗R5及びR6同士の接続点上の電位がトランジスタP3の閾値よりも小なる場合にはトランジスタP3がオン状態となり、電源電圧V
ddに基づく高電圧が差動増幅部1におけるトランジスタQ1及びQ3同士を接続するラインL1に印加される。これにより、高電圧を有する出力電圧駆動信号PGがトランジスタP2及び出力トランジスタP1各々のゲート端に供給される。よって、出力トランジスタP1から出力される出力電圧V
outの電圧値が急激に低下するので、出力ラインL
outを介して負荷に流れ込む出力電流I
outも低下する。このような出力電流低下制御により、出力トランジスタP1に対する過電流保護が為されるのである。
【0050】
尚、トランジスタN2がオフ状態にある間は、トランジスタP3がオン状態になることは無いので、上記した如き出力電流低下制御は為されない。よって、この間、出力トランジスタP1は、基準電圧V
refに対応した一定の電圧値を有する出力電圧V
outを出力ラインL
outを介して負荷に供給しつづける。
【0051】
上記したように、
図2に示す過電流保護部3では、トランジスタN2、N3及びP3、抵抗R5及びR6からなる構成により、出力電流が過電流状態にある場合に、出力電圧駆動信号PGを直接高電圧化することにより、出力電流を低下させるようにしている。この際、
図2に示す過電流保護部3においては、出力電流が過電流状態にあるか否かを決定する閾値を抵抗R5及びR6の抵抗比によって調整できるようにしている。よって、
図1に示される構成を採用した場合に比して、精度良く過電流状態の検出を行うことが可能となる。
【0052】
尚、
図2及び
図1に示す実施例においては、安定化電源回路としてシリーズレギュレータを一例にとってその構成を説明したが、出力電流検出部における出力電流に対する検出レベルの切り替えを為す構成(比較器A1、トランジスタNa)は、スイッチングレギュレータの突入電流防止回路に適用しても良い。
【0053】
又、
図1に示す安定化電源回路では、出力電圧が基準電圧よりも大であるか否かにより、出力電流を検出する際の検出感度を2段階(高感度モード、低感度モード)で切り替えるようにしているが、出力電圧と基準電圧との差分に応じて複数段階に切り替えるようにしても良い。
【0054】
図3は、かかる点に鑑みて為された安定化電源回路の内部構成を示す図である。
【0055】
図3に示す安定化電源回路は、
図1に示す安定化電源回路と同様に、差動増幅部1、出力部2、及び過電流保護部3から構成されるものである。
【0056】
尚、差動増幅部1及び出力2の内部構成は、
図1に示されるものと同一である。
【0057】
図3に示す過電流保護部3においては、
図1に示される抵抗Rbに代わり、夫々が直列接続されてなるn個の抵抗Rb
1〜Rb
nを採用し、抵抗Raに代わり夫々が直列接続されてなるn個の抵抗Ra
1〜Ra
nを採用している。又、
図1に示されるトランジスタNaに代わりn個のトランジスタNa
1〜Na
nを採用し、比較器A1に代わりn個の比較器A1
1〜A1
nを採用している。以上の変更点を除く他の構成は、
図1に示されるものと同一である。
【0058】
図3において、第1抵抗分圧回路B1の抵抗Rb
1〜Rb
nによる直列合成抵抗値は、
図1に示される抵抗Rbの抵抗値と同一である。要するに、
図3に示す第1抵抗分圧回路B1では、
図1に示される1つの抵抗Rbを、n個の抵抗Rb
1〜Rb
nに分割し、これらを直列に接続して構築したのである。この際、抵抗Rb
1〜Rb
nにおける各接続点での電圧が検出電圧V
d1〜V
dnとして夫々比較器A1
1〜A1
nに供給される。
【0059】
又、
図3に示す抵抗Ra
1〜Ra
nによる合成抵抗値は、
図1に示される抵抗Raの抵抗値と同一である。要するに、
図3に示す第2抵抗分圧回路B2では、
図1に示される1つの抵抗Raを、n個の抵抗Ra
1〜Ra
nに分割し、これらを直列に接続してて構築したのである。この際、抵抗Ra
1〜Ra
n各々の両端には、
図3に示すように、トランジスタNa
1〜Na
nのドレイン端及びソース端が夫々接続されている。比較器A1
(t)は(t:1〜nの整数)、検出電圧V
d(t)と基準電圧V
refとの大小比較を行う。この際、検出電圧V
d(t)が基準電圧V
ref以上の電圧値を有する場合には、比較器A1
(t)は、トランジスタNa
(t)をオン状態に設定すべき論理レベル1の電圧値を有する検出感度切替信号を生成しこれをトランジスタNa
(t)のゲート端に供給する。一方、検出電圧V
d(t)が基準電圧V
ref未満の電圧値を有する場合には、比較器A1
(t)は、トランジスタNa
(t)をオフ状態に設定すべき論理レベル0の電圧値を有する検出感度切替信号をトランジスタNa
(t)のゲート端に供給する。トランジスタNa
(t)は、検出感度切替信号が論理レベル0の電圧値を有する場合にはオフ状態となる一方、検出感度切替信号が論理レベル1の電圧値を有する場合にはオン状態となって、抵抗Ra
(t)の両端を短絡する。
【0060】
かかる構成によれば、出力電圧V
outに対して検出電圧V
d1〜V
dnは、
V
out>V
d1>V
d2>V
d3>・・・>V
dn
なる大小関係となる。
【0061】
よって、出力電圧V
outが基準電圧V
refよりも小である場合には、検出電圧V
d1〜V
dnも全て基準電圧V
refよりも小となり、トランジスタNa
1〜Na
nは全てオフ状態となる。つまり、この際、第2抵抗分圧回路B2は、抵抗R3、R4、Ra
1〜Ra
nにより、最高感度にて出力電流の検出を行う状態となる。
【0062】
ここで、出力電圧V
outが基準電圧V
refよりも大であり、且つ両者の差が第1差分値であるが故に、検出電圧V
d4及びV
d5が基準電圧V
refに対して、例えば、
V
d4>V
ref>V
d5
なる大小関係にある場合には、比較器A1
1〜A1
n各々の内で4つの比較器A1
1〜A1
4だけが、基準電圧V
refよりも検出電圧V
dが大であると判定する。よって、トランジスタNa
1〜Na
4がオン状態、トランジスタNa
5〜Na
nがオフ状態となる。つまり、この際、第2抵抗分圧回路B2は、抵抗R3、R4、Ra
5〜Ra
nによって出力電流の検出を行う状態となる(第1検出感度)。
【0063】
又、出力電圧V
outが基準電圧V
refよりも大であり、且つ両者の差が上記第1差分値よりも大なる第2差分値である場合には、検出電圧V
d5及びV
d6が基準電圧V
refに対して、
V
d5>V
ref>V
d6
なる大小関係となる。この際、比較器A1
1〜A1
n各々の内で5つの比較器A1
1〜A1
5だけが、基準電圧V
refよりも検出電圧V
dが大であると判定する。よって、トランジスタNa
1〜Na
5がオン状態、トランジスタNa
6〜Na
nがオフ状態となる。つまり、第2抵抗分圧回路B2は、抵抗R3、R4、Ra
6〜Ra
nによって出力電流の検出を行う状態となる(第2検出感度)。従って、この第2検出感度で出力電流検出を行う場合には、上記した第1検出感度で出力電流検出を行う場合に比して、基準電圧V
ref及び検出電圧V
d間の電圧差が大であるが故に、基準電圧V
refよりも検出電圧V
dが大であると判定する比較器A1の数が多くなり、その分だけ第2抵抗分圧回路B2の直列合成抵抗値が小となる。よって、この際、第2抵抗分圧回路B2は、上記した第1検出感度よりも低感度な第2検出感度で出力電流の検出を行うことになる。
【0064】
又、出力電圧V
outが基準電圧V
refよりも大であり、且つ両者の差が上記第2差分値よりも大である場合には、検出電圧V
d5及びV
d6が基準電圧V
refに対して、
V
d6>V
ref>V
d7
なる大小関係となる。この際、比較器A1
1〜A1
n各々の内で6つの比較器A1
1〜A1
6だけが、基準電圧V
refよりも検出電圧V
dが大であると判定する。よって、トランジスタNa
1〜Na
6がオン状態、トランジスタNa
7〜Na
nがオフ状態となる。つまり、第2抵抗分圧回路B2は、抵抗R3、R4、Ra
7〜Ra
nによって出力電流の検出を行う状態となる(第3検出感度)。従って、この第3検出感度で出力電流検出を行う場合、上記した第2検出感度で出力電流検出を行う場合に比して、基準電圧V
ref及び検出電圧V
d間の電圧差が大であるが故に、基準電圧V
refよりも検出電圧V
dが大であると判定する比較器A1の数が多くなり、その分だけ第2抵抗分圧回路B2の直列合成抵抗値が小となる。よって、この際、第2抵抗分圧回路B2は、上記した第2検出感度よりも低感度な第3検出感度で出力電流の検出を行うことになる。
【0065】
そして、
図3に示す過電流保護部3では、
図1に示すものと同様に、検出された検出電流信号(ID)が所定閾値を超える過電流である場合には、トランジスタN1によって出力電流を強制的に低下させるべき出力電流低下制御を行う。
【0066】
以上の如く、
図3に示される安定化電源回路においては、出力ラインに流れる出力電流を検出しその検出した電流量が所定閾値を超えた場合に電流低下制御を実行するにあたり、出力電圧と基準電圧との差分が大きくなるにつれ電流検出感度を低下させて出力電流の検出を行うようにしている。これにより、電源電圧と出力電圧との電位差が小なる場合であっても誤動作することなく、且つ負荷の過渡応答に迅速に追従させて出力電流の低下制御を実行することが可能となる。