特許 5663548 オフセットキャンセル回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5663548

(24)【登録日】2014年12月12日

(45)【発行日】2015年2月4日

(54)【発明の名称】オフセットキャンセル回路

(51)【国際特許分類】

   H03F 3/34 20060101AFI20150115BHJP

   G01R 33/07 20060101ALI20150115BHJP

【ＦＩ】

   H03F3/34 A

   G01R33/06 H

【請求項の数】5

【全頁数】17

(21)【出願番号】特願2012-246091(P2012-246091)

(22)【出願日】2012年11月8日

(65)【公開番号】特開2014-96653(P2014-96653A)

(43)【公開日】2014年5月22日

【審査請求日】2014年5月15日

(73)【特許権者】

【識別番号】303046277

【氏名又は名称】旭化成エレクトロニクス株式会社

(74)【代理人】

【識別番号】100066980

【弁理士】

【氏名又は名称】森 哲也

(74)【代理人】

【識別番号】100109380

【弁理士】

【氏名又は名称】小西 恵

(74)【代理人】

【識別番号】100103850

【弁理士】

【氏名又は名称】田中 秀▲てつ▼

(72)【発明者】

【氏名】尾辻 直樹

【審査官】 緒方 寿彦

(56)【参考文献】

【文献】 特開２０１１−１３７７１６（ＪＰ，Ａ）

【文献】 特開２０１０−２８１７６４（ＪＰ，Ａ）

【文献】 特開２００６−１２６０９８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｆ ３／３４

Ｇ０１Ｒ ３３／０７

Ｈ０１Ｌ ４３／０８

Ｈ０１Ｌ ４３／０６

Ｇ０１Ｐ １５／１２

Ｇ０１Ｄ ５／１２

Ｇ０１Ｌ １／００

(57)【特許請求の範囲】

【請求項1】

４端子型センサに流れる電流の方向が９０度ずつ切り替わるように前記４端子型センサの４つの端子の接続先を切り替え、第１から第４までの４つの状態に順次切り替えるスイッチ群を有し、前記４つの端子のうちの、前記４つの状態においてそれぞれ出力端子として動作する２つの端子から第１の出力電圧および第２の出力電圧を取り出すチョッパ回路と、
前記第１および第２の出力電圧が入力され、これら第１および第２の出力電圧の差を増幅してなる第３の出力電圧および第４の出力電圧を出力するゲインアンプと、
前記第３の出力電圧が一端に供給される第１のキャパシタと、
前記第４の出力電圧が一端に供給される第２のキャパシタと、
前記第１および第２のキャパシタの他端に接続されるアンプと、
前記第１のキャパシタおよび前記アンプ間に一端が接続され、前記ゲインアンプおよび前記第２のキャパシタ間に他端が接続される第１のスイッチと、
前記アンプの出力端と前記第２のキャパシタの他端との間に介挿される第２のスイッチと、
を備え、
前記第１のスイッチは、第１および第３の状態でオン、第２および第４の状態でオフとなり、前記第２のスイッチは、第２の状態でオン、第１、第３および第４の状態でオフとなることを特徴とするオフセットキャンセル回路。

【請求項2】

前記第１のキャパシタと前記アンプとの間に介挿される第３のスイッチを備え、
当該第３のスイッチは、第２および第４の状態でオン、第１および第３の状態でオフとなることを特徴とする請求項１記載のオフセットキャンセル回路。

【請求項3】

前記第２のキャパシタと前記アンプとの間に接続される第４のスイッチを備え、
当該第４のスイッチは、第２および第４の状態でオン、第１および第３の状態でオフとなることを特徴とする請求項１または請求項２記載のオフセットキャンセル回路。

【請求項4】

前記チョッパ回路から出力される前記第１および第２の出力電圧の少なくとも一方の信号ラインに、前記アンプの閾値調整用のオフセット電流を供給する閾値調整回路を備えることを特徴とする請求項１から請求項３のいずれか１項に記載のオフセットキャンセル回路。

【請求項5】

前記ゲインアンプから出力される前記第３および第４の出力電圧の少なくとも一方の信号ラインに、前記アンプの閾値調整用のオフセット電流を、抵抗を介して供給する閾値調整回路を備えることを特徴とする請求項１から請求項４のいずれか１項に記載のオフセットキャンセル回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ホール素子などの４端子型センサの出力の調整に用いられるオフセットキャンセル回路に関する。

【背景技術】

【0002】

ホール素子などの４端子型センサが有するオフセット電圧を除去する回路として、対向する２つの端子に流れる電流の向きを切り替えることでオフセットキャンセルを行うようにした、チョッパ方式によるオフセットキャンセル回路が知られている。
図１１は、従来のチョッパ方式によるオフセットキャンセル回路２００の一例である。
このオフセットキャンセル回路２００は、例えばホール素子からなる４端子型センサの出力に基づき、４端子型センサが受ける磁場の極性に応じてＨＩＧＨレベルおよびＬＯＷレベルの２値を出力する回路において、４端子型センサのオフセット電圧を除去する回路である。

【0003】

図１１に示すオフセットキャンセル回路２００は、２方向チョッパ方式によるオフセットキャンセル回路であって、ホール素子などからなる４端子型センサ５を含むチョッパ回路１００と、このチョッパ回路１００の出力信号ＨｏｕｔＰ、ＨｏｕｔＮを増幅するゲインアンプ１１と、このゲインアンプ１１の負側の出力信号ＧｏｕｔＮが一端に供給されるキャパシタ１０と、ゲインアンプ１１の正側の出力信号ＧｏｕｔＰが非反転入力端子に入力され、キャパシタ１０の他端が反転入力端子に接続されるアンプ１２と、アンプ１２の出力端と反転入力端子との間に接続されるスイッチ７とを備える。

【0004】

チョッパ回路１００は、４端子型センサ５と、この４端子型センサ５の各端子の接続先を切り替えるスイッチ群６ａと、を備える。また、オフセットキャンセル回路２００は、チョッパ回路１００のスイッチ群６ａの各スイッチ、またスイッチ７をＯＮ／ＯＦＦ制御する、図示しない制御部を備える。
図１１に示すオフセットキャンセル回路２００は、スイッチ群６ａにおけるスイッチの切り替えによって、２つの状態ＰＨ１およびＰＨ２を実現する。

【0005】

図１２に、オフセットキャンセル回路２００が状態ＰＨ１にあるときの状態を示し、図１３に、状態ＰＨ２にあるときの状態を示す。
図１２に示す状態ＰＨ１にあるときには、４端子型センサ５は、磁束密度に応じて出力信号「−Ｖｈ」を出力する。ここで、磁束密度が「０」の時は理想的には４端子型センサ５の出力は「０」となるはずであるが、４端子型センサ５のセンサ出力にはオフセットが存在する。そのため、磁束密度が「０」のときのオフセットを「Ｖｏｆｆ１」とすると、４端子型センサ５のセンサ出力は「−Ｖｈ＋Ｖｏｆｆ１」と表すことができる。

【0006】

この４端子型センサ５のセンサ出力は、ゲインアンプ１１の入力信号となり、ゲインアンプ１１の利得をＡ倍としたとき、ゲインアンプ１１の出力「Ｖｈ１−Ｖｈ２」は、Ｖｈ１−Ｖｈ２＝Ａ×（−Ｖｈ＋Ｖｏｆｆ１）となる。
なお、「Ｖｈ１」は、ゲインアンプ１１の正側出力信号、「Ｖｈ２」は、ゲインアンプ１１の負側出力信号である。

【0007】

状態ＰＨ１では、スイッチ７はＯＮに制御され、アンプ１２はボルテージホロアとして動作する。このため、図１２に示す、アンプ１２の出力端とキャパシタ１０との間の、アンプ１２の反転入力端子との接続点であるノードＮ１１の電位「Ｖｈ３」は、Ｖｈ３＝Ｖｏ＝Ｖｈ１となる。なお「Ｖｏ」はアンプ１２の出力電圧である。
また、キャパシタ１０の容量値を「Ｃ」とした場合、キャパシタ１０にチャージされる電荷「Ｑ１」は、上記関係式から、Ｑ１＝Ｃ×（Ｖｈ３−Ｖｈ２）＝Ｃ×（Ｖｈ１−Ｖｈ２）＝Ｃ×Ａ×（−Ｖｈ＋Ｖｏｆｆ１）となる。

【0008】

次に、図１３に示す状態ＰＨ２にあるときには、チョッパ方式で４端子型センサ５の接続先を切り替えるため、状態ＰＨ１における接続状態から接続先が切り替わる。そのため、４端子型センサ５のセンサ出力は「Ｖｈ」となる。この場合も、磁束密度が「０」の時には、理想的には４端子型センサ５の出力は「０」となるはずであるが、４端子型センサ５のセンサ出力にはオフセットが存在する。そのため、この時のオフセットを「Ｖｏｆｆ２」とすると、状態ＰＨ１と同様にゲインアンプ１１の利得をＡ倍とした場合、図１３に示す、状態ＰＨ２におけるゲインアンプ１１の出力「Ｖｈ１′、Ｖｈ２′」は、Ｖｈ１′−Ｖｈ２′＝Ａ×（Ｖｈ＋Ｖｏｆｆ２）と表される。

【0009】

状態ＰＨ２では、スイッチ７はＯＦＦに制御され、アンプ１２はコンパレータとして動作する。このため、アンプ１２の出力電圧Ｖｏは、ノードＮ１１の電位Ｖｈ３′とゲインアンプ１１の正側出力信号Ｖｈ１′との大小関係に応じてＨＩＧＨレベルまたはＬＯＷレベルとなる。
ここで、状態ＰＨ１から状態ＰＨ２に遷移するため、状態ＰＨ２では、キャパシタ１０に、状態ＰＨ１の段階で電荷Ｑ１がチャージされている。

【0010】

そのため、ノードＮ１１の電位Ｖｈ３′は、状態ＰＨ１でキャパシタ１０にチャージされた電荷Ｑ１（＝Ｃ×Ａ×（−Ｖｈ＋Ｖｏｆｆ１））と、状態ＰＨ２でゲインアンプ１１から出力される負側出力信号Ｖｈ２′とから、Ｖｈ３′＝Ｖｈ２′＋Ｑ１／Ｃ＝Ｖｈ２′＋Ａ×（−Ｖｈ＋Ｖｏｆｆ１）となる。そのため、アンプ１２の出力電圧Ｖｏは、ゲインアンプ１１の正側出力信号「Ｖｈ１′」とノードＮ１１の電位「Ｖｈ３′」との差「Ｖｈ１′−Ｖｈ３′」が正値であれば、Ｖｏ＝ＨＩＧＨレベル、負値であればＶｏ＝ＬＯＷレベルとなる。

【0011】

アンプ１２の出力電圧ＶｏがＨＩＧＨレベルまたはＬＯＷレベルに切り替わる閾値電圧は「Ｖｈ１′−Ｖｈ３′＝０」となる電圧である。
そして、上記各関係式から、「Ｖｈ１′−Ｖｈ３′」は、Ｖｈ１′−Ｖｈ３′＝Ｖｈ１′−（Ｖｈ２′＋Ｑ１／Ｃ）＝Ｖｈ１′−Ｖｈ２′−（Ｖｈ１−Ｖｈ２）＝Ａ×（Ｖｈ＋Ｖｏｆｆ２）−Ａ×（−Ｖｈ＋Ｖｏｆｆ１）＝２×Ａ×Ｖｈ＋Ａ×（Ｖｏｆｆ２−Ｖｏｆｆ１）となる。この時「Ｖｏｆｆ２−Ｖｏｆｆ１」は理想的には「０」となりオフセットが消える。これが、４端子型センサ５を２方向チョッパ方式（以後、２方向チョッパ駆動ともいう。）により駆動することによる効果である。つまり、２方向チョッパ駆動することにより、４端子型センサ５のオフセットを除去することができるのである。

【0012】

このように、４端子型センサ５を２方向チョッパ駆動することにより、理想的には、４端子型センサ５のオフセットを除去することができる。
しかしながら、実際には、オフセット「Ｖｏｆｆ２」と「Ｖｏｆｆ１」とはゲインアンプ１１の入力端に接続される４端子型センサ５の端子がそれぞれ異なるため、同等の値を取らず、４端子型センサ５のオフセットは、現実的には、完全には「０」にならない。

【0013】

この問題を解決するためには、図１１に示すオフセットキャンセル回路２００において、例えば、４端子型センサ５を２方向の切り替えでチョッパ駆動しオフセットキャンセルを行っていたのに対し、全方向切り替えでチョッパ駆動することによって、オフセットをさらに小さくすることができる。
図１４は、全方向チョッパ方式によるオフセットキャンセル回路の一例を示したものである（例えば、特許文献１参照）。

【0014】

つまり、４端子型センサを全方向のチョッパ駆動する場合、４端子型センサの各端子の接続を切り替え４端子型センサ５の対向する端子間に流れる電流の向きを９０度ずつ切り替えるため、オフセットキャンセル回路は、４端子型センサに流れる電流の向きに応じて、第１から第４の状態まで４つの状態ができる。この４つの状態それぞれで出力される４端子型センサの出力信号を、それぞれ異なるキャパシタに保持し、各キャパシタの充電電圧を加算することにより、オフセットをキャンセルすることができる。

【先行技術文献】

【特許文献】

【0015】

【特許文献1】特開２０１０−２８１７６４号公報

【発明の概要】

【発明が解決しようとする課題】

【0016】

しかしながら、全方向チョッパ方式によるオフセットキャンセル回路は４状態それぞれで４端子型センサの出力信号を保持するためのキャパシタを必要とし、それらキャパシタに接続するためのスイッチが必要となる。スイッチの切り替えによってキャパシタに電荷を保持する際、スイッチングによるチャージインジェクションの影響を考慮すると、電荷を保持するためのキャパシタは容量値が大きいものが好ましい。

【0017】

またキャパシタに保持された電荷を加算するため、４つのキャパシタのミスマッチが大きい場合には加算される電荷量に誤差が生まれる。さらに各スイッチングのタイミングはノーオーバーラップクロック信号を用いて、各スイッチが同時にＯＮすることが無いようなタイミングで各スイッチを駆動することが必要となる。各スイッチが同時にＯＮしてしまうと、キャパシタに保持された電荷の再分配が起こり所望の電荷を保持できなくなるからである。

【0018】

以上のことからキャパシタは容量値が大きく、ミスマッチが小さくなるようなものを選択する必要性があり、配置面積が大きくなる。また、スイッチングのタイミングを考えると回路が複雑化するという問題がある。
そこで、本発明では配置面積を大きく増やすことなく、シンプルな回路設計でオフセットキャンセルを行うことのできる、オフセットキャンセル回路を提供することを目的としている。

【課題を解決するための手段】

【0019】

本発明の一態様は、４端子型センサ（例えば図１に示す４端子型センサ５）に流れる電流の方向が９０度ずつ切り替わるように前記４端子型センサの４つの端子の接続先を切り替え、第１から第４までの４つの状態に順次切り替えるスイッチ群（例えば図１に示すスイッチ群６）を有し、前記４つの端子のうちの、前記４つの状態においてそれぞれ出力端子として動作する２つの端子から第１の出力電圧および第２の出力電圧を取り出すチョッパ回路（例えば図１に示すチョッパ回路１００）と、前記第１および第２の出力電圧が入力され、これら第１および第２の出力電圧の差を増幅してなる第３の出力電圧および第４の出力電圧を出力するゲインアンプ（例えば図１に示すゲインアンプ１１）と、前記第３の出力電圧が一端に供給される第１のキャパシタ（例えば図１に示すキャパシタ９）と、前記第４の出力電圧が一端に供給される第２のキャパシタ（例えば図１に示すキャパシタ１０）と、前記第１および第２のキャパシタの他端に接続されるアンプ（例えば図１に示すアンプ１２）と、前記第１のキャパシタおよび前記アンプ間に一端が接続され、前記ゲインアンプおよび前記第２のキャパシタ間に他端が接続される第１のスイッチ（例えば図１に示すスイッチ８）と、前記アンプの出力端と前記第２のキャパシタとの間に介挿される第２のスイッチ（例えば図１に示すスイッチ７）と、を備え、前記第１のスイッチは、第１および第３の状態でオン、第２および第４の状態でオフとなり、前記第２のスイッチは、第２の状態でオン、第１、第３および第４の状態でオフとなることを特徴とするオフセットキャンセル回路、である。

【0020】

前記第１のキャパシタと前記アンプとの間に介挿される第３のスイッチ（例えば図８に示すスイッチ１３）を備え、当該第３のスイッチは、第２および第４の状態でオン、第１および第３の状態でオフとなるようになっていてよい。
前記第２のキャパシタと前記アンプとの間に接続される第４のスイッチ（例えば図８に示すスイッチ１４）を備え、当該第４のスイッチは、第２および第４の状態でオン、第１および第３の状態でオフとなるようになっていてよい。

【0021】

前記チョッパ回路から出力される前記第１および第２の出力電圧の少なくとも一方の信号ラインに、前記アンプの閾値調整用のオフセット電流を供給する閾値調整回路を備えていてよい。
前記ゲインアンプから出力される前記第３および第４の出力電圧の少なくとも一方の信号ラインに、前記アンプの閾値調整用のオフセット電流を、抵抗を介して供給する閾値調整回路を備えていてよい。

【発明の効果】

【0022】

本発明によれば、素子や配置面積の大幅な増加を伴うことなく、シンプルな回路設計で全方向チョッパ方式によるオフセットキャンセル回路を実現することができ、４端子型センサのオフセット電圧をより小さくすることができる。

【図面の簡単な説明】

【0023】

【図1】本発明の実施形態における全方向チョッパ方式によるオフセットキャンセル回路の一例を示す回路図である。

【図2】４端子型センサを含むチョッパ回路の一例を示す回路図である。

【図3】４端子型センサをブリッジモデルで示した図である。

【図4】図１のオフセットキャンセル回路の状態ＰＨ１における状態を示す回路図である。

【図5】図１のオフセットキャンセル回路の状態ＰＨ２における状態を示す回路図である。

【図6】図１のオフセットキャンセル回路の状態ＰＨ３における状態を示す回路図である。

【図7】図１のオフセットキャンセル回路の状態ＰＨ４における状態を示す回路図である。

【図8】本発明のその他の実施形態の一例を示す回路図である。

【図9】本発明のその他の実施形態の一例を示す回路図である。

【図10】本発明のその他の実施形態の一例を示す回路図である。

【図11】従来の２方向チョッパ方式によるオフセットキャンセル回路を示す回路図である。

【図12】図１１のオフセットキャンセル回路の状態ＰＨ１における状態を示す回路図である。

【図13】図１１のオフセットキャンセル回路の状態ＰＨ２における状態を示す回路図である。

【図14】従来の全方向チョッパ方式によるオフセットキャンセル回路を示す回路図である。

【発明を実施するための形態】

【0024】

以下、本発明の実施形態を、図面を参照して説明する。ただし、本明細書中の全図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適宜省略する。
図１は本発明におけるオフセットキャンセル回路１０１の実施形態の構成を示す回路図の一例である。

【0025】

図１に示すオフセットキャンセル回路１０１は、例えばホール素子などの４端子型センサ５による検出信号のオフセットを除去し、検出信号を２値化して出力する回路である。オフセットキャンセル回路１０１は、４端子型センサ５を含んでなるチョッパ回路１００と、チョッパ回路１００の出力信号ＨｏｕｔＰおよびＨｏｕｔＮを増幅するためのゲインアンプ１１と、非反転入力端子にゲインアンプ１１の正側出力端が接続され、反転入力端子にゲインアンプ１１の負側出力端が接続されるアンプ１２と、ゲインアンプ１１の正側出力端とアンプ１２の非反転入力端子との間に接続されゲインアンプ１１の正側出力信号ＧｏｕｔＰを基準とする電荷を保持するキャパシタ９と、ゲインアンプ１１の負側出力端とアンプ１２の反転入力端子との間に接続されゲインアンプ１１の負側出力信号ＧｏｕｔＮを基準とする電荷を保持するキャパシタ１０と、を備える。さらに、アンプ１２の出力端と反転入力端子との間に介挿されたスイッチ７を備えるとともに、キャパシタ９とアンプ１２の非反転入力端子との間のノードＮ１と、ゲインアンプ１１の負側出力端とキャパシタ１０との間のノードＮ２との間に介挿されたスイッチ８を備え、これらスイッチ７および８は、チョッパ回路１００における後述のチョッパ方向に応じて電荷の保持および加算を切り替える。そして、これらスイッチ７および８、また、チョッパ回路１００に含まれる後述のスイッチ群６は、制御部２０により制御されるようになっている。

【0026】

アンプ１２は、スイッチ７を切り替えることによって、スイッチ７がＯＮのときにはボルテージホロアとして動作し、スイッチ７がＯＦＦのときにはコンパレータとして動作して、２値化信号を出力する。以上の構成を有する結果、オフセットキャンセル回路１０１は、４端子型センサ５で検出される磁場入力信号の大きさに応じて２値化信号を出力するようになっている。
図２は、チョッパ回路１００の一例を示す構成図である。
チョッパ回路１００は、４端子型センサ５とスイッチ群６とを備える。

【0027】

図２に示すように、４端子型センサ５は、センサ入力端子となる２つの端子と、センサ出力端子となる２つの端子と、を有する４端子型のセンサ、又はこの４端子型のセンサと等価な回路構成のセンサであって、ホール素子、磁気抵抗素子、歪みセンサ、圧力センサ、温度センサ、又は加速度センサ等である。４端子型センサ５は、例えば図３に示すようにセンサ抵抗Ｒｈ１〜Ｒｈ４を有し、抵抗Ｒｈ１、Ｒｈ２を流れる電流ｉ１と、センサ抵抗Ｒｈ３、Ｒｈ４を流れる電流ｉ２との２つの出力の変位に基づいて、例えば永久磁石やコイル等から発生する磁束密度の絶対値を検出したり、磁気抵抗や歪み等を検出したりする。

【0028】

図２に示すように、４端子型センサ５の４つの端子のうち、一の端子を端子Ｔ１とし、この端子Ｔ１と対向する位置にある端子をＴ３、端子Ｔ１を上、端子Ｔ３を下としたとき端子Ｔ１およびＴ３の右側に位置する端子をＴ２、端子Ｔ１およびＴ３の左側に位置する端子、すなわち端子Ｔ２と対向する位置にある端子をＴ４とする。
スイッチ群６は、図２に示すように、４端子型センサ５の各端子それぞれに対応して設けられた、スイッチ１Ａ〜１Ｄと、スイッチ２Ａ〜２Ｄと、スイッチ３Ａ〜３Ｄと、４Ａ〜４Ｄと、を備える。

【0029】

スイッチ１Ａは、一端が端子Ｔ１に接続され、他端は電源Ｖｃｃに接続される。スイッチ１Ｂは、一端が端子Ｔ１に接続され、他端はチョッパ回路１００の負側出力端１００Ｎに接続される。スイッチ１Ｃは、一端が端子Ｔ１に接続され、他端はチョッパ回路１００の正側出力端１００Ｐに接続される。スイッチ１Ｄは、一端が端子Ｔ１に接続され、他端は接地ＧＮＤされる。

【0030】

同様に、スイッチ２Ａは、一端が端子Ｔ２に接続され、他端は電源Ｖｃｃに接続される。スイッチ２Ｂは、一端が端子Ｔ２に接続され、他端はチョッパ回路１００の負側出力端１００Ｎに接続される。スイッチ２Ｃは、一端が端子Ｔ２に接続され、他端はチョッパ回路１００の正側出力端１００Ｐに接続される。スイッチ２Ｄは、一端が端子Ｔ２に接続され、他端は接地ＧＮＤされる。

【0031】

同様に、スイッチ３Ａは、一端が端子Ｔ３に接続され、他端は電源Ｖｃｃに接続される。スイッチ３Ｂは、一端が端子Ｔ３に接続され、他端はチョッパ回路１００の負側出力端１００Ｎに接続される。スイッチ３Ｃは、一端が端子Ｔ３に接続され、他端はチョッパ回路１００の正側出力端１００Ｐに接続される。スイッチ３Ｄは、一端が端子Ｔ３に接続され、他端は接地ＧＮＤされる。

【0032】

同様に、スイッチ４Ａは、一端が端子Ｔ４に接続され、他端は電源Ｖｃｃに接続される。スイッチ４Ｂは、一端が端子Ｔ４に接続され、他端はチョッパ回路１００の負側出力端１００Ｎに接続される。スイッチ４Ｃは、一端が端子Ｔ４に接続され、他端はチョッパ回路１００の正側出力端１００Ｐに接続される。スイッチ４Ｄは、一端が端子Ｔ４に接続され、他端は接地ＧＮＤされる。

【0033】

４端子型センサ５は、スイッチ群６により、全方向チョッパ方式で駆動される（以後、全方向チョッパ駆動ともいう。）。すなわち、４端子型センサ５の、対向する２つの端子間に流れる電流の方向を９０度ずつ切り替え、電流の方向を９０度ずつ回転させて流し、４つの端子のうちの残りの対向する２つの端子を、チョッパ回路１００の正側出力端１００Ｐおよび負側出力端１００Ｎに接続する。そのため、オフセットキャンセル回路１０１は、全方向チョッパ駆動時には、４つの状態をとる。４つの状態を状態ＰＨ１、ＰＨ２、ＰＨ３、ＰＨ４とすると、これらは状態ＰＨ１からＰＨ２、ＰＨ３、ＰＨ４の順に遷移する。

【0034】

以下、図を用いて説明する。
図４は、状態ＰＨ１時のオフセットキャンセル回路１０１の状態を示す。
状態ＰＨ１では、スイッチ７はＯＦＦ、スイッチ８はＯＮに制御される。また、スイッチ群６の各スイッチが制御されることにより、４端子型センサ５の端子Ｔ１が電源Ｖｃｃに接続されるとともに、端子Ｔ３が接地ＧＮＤされ、端子Ｔ２がチョッパ回路１００の正側出力端１００Ｐに接続され、端子Ｔ４がチョッパ回路１００の負側出力端１００Ｎに接続される。

【0035】

つまり、４端子型センサ５の端子Ｔ２およびＴ４の出力電圧が４端子型センサ５の出力信号ＨｏｕｔＰ、ＨｏｕｔＮとなり、これがゲインアンプ１１に入力され、ゲインアンプ１１から、Ｖｈ１（ｐｈ１）、Ｖｈ２（ｐｈ１）として出力される。
状態ＰＨ１では、４端子型センサ５から出力される電圧は、ホール効果により入力磁場に応じた信号「−Ｖｈ」となる。４端子型センサ５にはオフセットがあるため、このオフセットをＶｏｆｆ（ｐｈ１）とする。ゲインアンプ１１の利得を「Ａ倍」とすると、Ｖｈ１（ｐｈ１）−Ｖｈ２（ｐｈ１）＝Ａ×（−Ｖｈ＋Ｖｏｆｆ（ｐｈ１））となる。
ここで、スイッチ８はＯＮに制御されているため、キャパシタ９の容量値をＣ１とすると、キャパシタ９に保持される電荷Ｑ１は次式（１）で表される。

【0036】

Ｑ１＝Ｃ１×（Ｖｈ２（ｐｈ１）−Ｖｈ１（ｐｈ１））
＝Ｃ１×Ａ×（Ｖｈ−Ｖｏｆｆ（ｐｈ１）） ……（１）

【0037】

図５は、状態ＰＨ２時のオフセットキャンセル回路１０１の状態を示す。
状態ＰＨ２では、スイッチ７はＯＮ、スイッチ８はＯＦＦに制御され、さらにスイッチ群６の各スイッチが制御されることにより、４端子型センサ５の端子Ｔ２が電源Ｖｃｃに接続されるとともに、端子Ｔ４が接地ＧＮＤされ、端子Ｔ１がチョッパ回路１００の正側出力端１００Ｐに接続され、端子Ｔ３がチョッパ回路１００の負側出力端１００Ｎに接続される。

【0038】

つまり、４端子型センサ５の端子Ｔ１およびＴ３の出力電圧が４端子型センサ５の出力信号ＨｏｕｔＰ、ＨｏｕｔＮとなり、これがゲインアンプ１１に入力され、ゲインアンプ１１から、Ｖｈ１（ｐｈ２）、Ｖｈ２（ｐｈ２）として出力される。
状態ＰＨ２は、４端子型センサ５への電源の接続方向が状態ＰＨ１から９０度回転した状態である。状態ＰＨ１と同じ入力磁場である時、４端子型センサ５から出力される電圧は、ホール効果によって入力磁場に応じた信号「Ｖｈ」となる。このときの４端子型センサ５のオフセット電圧をＶｏｆｆ（ｐｈ２）とする。ゲインアンプ１１の利得は「Ａ倍」であるためＶｈ１（ｐｈ２）−Ｖｈ２（ｐｈ２）＝Ａ×（Ｖｈ＋Ｖｏｆｆ（ｐｈ２））となる。

【0039】

ここで、スイッチ８はＯＦＦ、スイッチ７はＯＮであるため、Ｖｈ３（ｐｈ２）の電圧は状態ＰＨ１においてキャパシタ９に保持された電荷Ｑ１とＶｈ１（ｐｈ２）の電圧とから、次式（２）で表される。

【0040】

Ｖｈ３（ｐｈ２）＝Ｖｈ１（ｐｈ２）＋Ｑ１/Ｃ１ ……（２）
図５に示すように、アンプ１２がボルテージホロアになっているため、Ｖｈ４（ｐｈ２）はＶｈ４（ｐｈ２）＝Ｖｈ３（ｐｈ２）となる。キャパシタ１０の容量値をＣ２とすると、キャパシタ１０に保持される電荷 Ｑ２は、次式（３）で表される。

【0041】

Ｑ２＝Ｃ２×（Ｖｈ４（ｐｈ２）−Ｖｈ２（ｐｈ２））
＝Ｃ２×（Ｖｈ３（ｐｈ２）−Ｖｈ２（ｐｈ２）） ……（３）
（３）式は前記（２）式より、次式（４）と表される。
Ｑ２＝Ｃ２×（Ｖｈ１（ｐｈ２）＋Ｑ１/Ｃ１−Ｖｈ２（ｐｈ２））
……（４）
（４）式は前記（１）式より、次式（５）と表される。

【0042】

Ｑ２
＝Ｃ２×（Ｖｈ１（ｐｈ２）＋Ａ×（Ｖｈ−Ｖｏｆｆ１（ｐｈ１））
−Ｖｈ２（ｐｈ２））
＝Ｃ２×（Ａ×（Ｖｈ−Ｖｏｆｆ１（ｐｈ１））
＋Ａ×（Ｖｈ＋Ｖｏｆｆ（ｐｈ２）））
＝Ｃ２×Ａ×（２×Ｖｈ−Ｖｏｆｆ（ｐｈ１）＋Ｖｏｆｆ（ｐｈ２））
……（５）
図６は、状態ＰＨ３時のオフセットキャンセル回路１０１の状態を示す。

【0043】

状態ＰＨ３では、スイッチ７はＯＦＦ、スイッチ８はＯＮに制御され、さらにスイッチ群６の各スイッチが制御されることにより、４端子型センサ５の端子Ｔ３が電源Ｖｃｃに接続されるとともに、端子Ｔ１が接地ＧＮＤされ、端子Ｔ２がチョッパ回路１００の正側出力端１００Ｐに接続され、端子Ｔ４がチョッパ回路１００の負側出力端１００Ｎに接続される。

【0044】

つまり、４端子型センサ５の端子Ｔ２およびＴ４の出力電圧が４端子型センサ５の出力信号ＨｏｕｔＰ、ＨｏｕｔＮとなり、これがゲインアンプ１１に入力され、ゲインアンプ１１から、Ｖｈ１（ｐｈ３）、Ｖｈ２（ｐｈ３）として出力される。
状態ＰＨ３は、４端子型センサ５への電源の接続方向が状態ＰＨ１から１８０度回転した状態である。状態ＰＨ１と同じ入力磁場である時、ホール効果によって入力磁場に応じた信号は「Ｖｈ」となる。４端子型センサ５のオフセット電圧をＶｏｆｆ（ｐｈ３）とする。ゲインアンプ１１の利得は「Ａ倍」であるためＶｈ１（ｐｈ３）−Ｖｈ２（ｐｈ３）＝Ａ×（Ｖｈ＋Ｖｏｆｆ（ｐｈ３））となる。このときスイッチ８はＯＮ、スイッチ７はＯＦＦに制御されるため、キャパシタ９に保持される電荷Ｑ３は、次式（６）で表される。

【0045】

Ｑ３＝Ｃ１×（Ｖｈ２（ｐｈ３）−Ｖｈ１（ｐｈ３））
＝Ｃ１×Ａ×（−Ｖｈ−Ｖｏｆｆ（ｐｈ３）） ……（６）
このとき、キャパシタ１０に保持される電荷は、状態ＰＨ２からの電荷の移動が無いためＱ２のままである。
図７は、状態ＰＨ４時のオフセットキャンセル回路１０１の状態を示す。

【0046】

状態ＰＨ４では、スイッチ７はＯＦＦ、スイッチ８はＯＦＦに制御され、さらにスイッチ群６の各スイッチが制御されることにより、４端子型センサ５の端子Ｔ４が電源Ｖｃｃに接続されるとともに、端子Ｔ２が接地ＧＮＤされ、端子Ｔ１がチョッパ回路１００の正側出力端１００Ｐに接続され、端子Ｔ３がチョッパ回路１００の負側出力端１００Ｎに接続される。

【0047】

状態ＰＨ４は、４端子型センサ５への電源の接続方向が状態ＰＨ１から２７０度回転した状態である。状態ＰＨ１と同じ入力磁場である時、ホール効果によって入力磁場に応じた信号は「−Ｖｈ」となる。４端子型センサ５のオフセット電圧をＶｏｆｆ（ｐｈ４）とする。ゲインアンプ１１の利得は「Ａ倍」であるためＶｈ１（ｐｈ４）−Ｖｈ２（ｐｈ４）＝Ａ×（−Ｖｈ＋Ｖｏｆｆ（ｐｈ４））となる。このときスイッチ８はＯＦＦ、スイッチ７もＯＦＦであるため、Ｖｈ３（ｐｈ４）の電圧は状態ＰＨ３のキャパシタ９に保持された電荷Ｑ３とＶｈ１（ｐｈ４）の電圧とから、次式（７）で表される。

【0048】

Ｖｈ３（ｐｈ４）＝Ｖｈ１（ｐｈ４）＋Ｑ３/Ｃ１ ……（７）
また、Ｖｈ４（ｐｈ４）の電圧は状態ＰＨ２においてキャパシタ１０に保持された電荷Ｑ２とＶｈ２（ｐｈ４）の電圧とから次式（８）で表される。

【0049】

Ｖｈ４（ｐｈ４）＝Ｖｈ２（ｐｈ４）＋Ｑ２/Ｃ１ ……（８）
このとき、アンプ１２は、コンパレータとして動作するため、Ｖｈ３（ｐｈ４）とＶｈ４（ｐｈ４）の電位差Ｖｈ３（ｐｈ４）−Ｖｈ４（ｐｈ４）によって、アンプ１２の出力電圧ＶｏがＨＩＧＨレベルまたはＬＯＷレベルとなる。
つまり、状態ＰＨ１からＰＨ４に遷移させることによって、４端子型センサ５への入力磁場に応じた、２値化出力が得られることになる。

【0050】

このとき、アンプ１２の出力が切り替わる閾値はＶｈ３（ｐｈ４）＝Ｖｈ４（ｐｈ４）のときである。この閾値を計算すると、Ｖｈ３（ｐｈ４）−Ｖｈ４（ｐｈ４）＝０となる。
そして、前記（７）式および（８）式からＶｈ１（ｐｈ４）＋Ｑ３／Ｃ１−（Ｖｈ２（ｐｈ４）＋Ｑ２/Ｃ１）＝０と表すことができる。
さらに、前記（５）式および（６）式から、次式（９）と表すことができる。

【0051】

Ｖｈ１（ｐｈ４）−Ｖｈ２（ｐｈ４）＋Ａ×（−Ｖｈ−Ｖｏｆｆ（ｐｈ３））
−Ａ×（２×Ｖｈ−Ｖｏｆｆ（ｐｈ１）＋Ｖｏｆｆ（ｐｈ２））＝０
Ａ×（−Ｖｈ＋Ｖｏｆｆ（ｐｈ４））＋Ａ×（−Ｖｈ−Ｖｏｆｆ（ｐｈ３））
−Ａ×（２×Ｖｈ−Ｖｏｆｆ（ｐｈ１）＋Ｖｏｆｆ（ｐｈ２））＝０
Ａ×（−４×Ｖｈ＋Ｖｏｆｆ（ｐｈ１）−Ｖｏｆｆ（ｐｈ２）
−Ｖｏｆｆ（ｐｈ３）＋Ｖｏｆｆ（ｐｈ４））＝０ ……（９）

【0052】

（９）式において、Ｖｏｆｆ（ｐｈ１）とＶｏｆｆ（ｐｈ３）、Ｖｏｆｆ（ｐｈ２）とＶｏｆｆ（ｐｈ４）はゲインアンプ１１の入力に接続される４端子型センサ５の端子がそれぞれ同じであるため、より同等の値を取る。故に２方向チョッパ駆動よりも全方向チョッパ駆動の方が、４端子型センサ５のオフセットがキャンセルされることになる。４端子型センサ５のオフセットがキャンセルされることで（９）式は、次式（１０）と表すことができ、４端子型センサ５のオフセット電圧によらないことがわかる。

【0053】

−４×Ｖｈ×Ａ＝０ ……（１０）
したがって、オフセットキャンセル回路１０１を図１に示す構成とすることによって、４端子型センサ５のオフセット電圧の影響をより抑制した、２値化出力を得ることができる。

【0054】

ここで、図１に示す本願発明におけるオフセットキャンセル回路１０１と、図１１に示す従来のオフセットキャンセル回路２００とを比較すると、本願発明におけるオフセットキャンセル回路１０１は、オフセットキャンセル回路２００において、キャパシタ９とスイッチ８とがさらに追加された構成である。したがって、オフセットキャンセル回路１０１は、全方向チョッパ駆動を行ってはいるが、従来のオフセットキャンセル回路２００に比較して、オフセットキャンセル回路１０１を構成する素子の大幅な増加、あるいは、これに伴う素子の配置面積の大幅な増加を伴うことなく、シンプルな回路設計で全方向チョッパ方式によるオフセットキャンセル回路１０１を実現することができる。

【0055】

そして、上述のように、オフセットキャンセル回路１０１は、従来のオフセットキャンセル回路２００に比較して、４端子型センサ５のオフセット電圧の影響を、より抑制することができる。したがって、回路の大幅な増大を伴うことなく、４端子型センサ５のオフセット電圧の影響をより抑制したオフセットキャンセル回路１０１を実現することができる。

【0056】

（変形例１）
図８に示すオフセットキャンセル回路１０２は、図１に示す、オフセットキャンセル回路１０１において、さらに、スイッチ１３および１４を追加したものである。
スイッチ１３は、ノードＮ１とアンプ１２の非反転入力端子との間に介挿され、スイッチ１４は、キャパシタ１０とアンプ１２の反転入力端子との間に介挿される。

【0057】

これらスイッチ１３および１４は、アンプ１２の入力側に寄生する容量が大きい場合には、キャパシタ９および１０との電荷再配分が起こり、所望の電荷をキャパシタ９および１０に保持することができない場合や、セトリング時間の短縮を図る場合に、有効なスイッチである。すなわち、オフセットキャンセル回路１０２を４つの状態ＰＨ１〜ＰＨ４に切り替える際に、電荷再配分が生じないように、状態ＰＨ１およびＰＨ３の状態で、スイッチ１３および１４をＯＦＦとすることにより、アンプ１２の入力側に寄生する容量を見えないようにすることができる。
なお、スイッチ１３およびスイッチ１４は必ずしも両方備えている必要はなく、いずれか一方のみ設けることも可能である。

【0058】

（変形例２）
図９に示すオフセットキャンセル回路１０３は、オフセットキャンセル回路１０３の出力電圧Ｖｏの、ＨＩＧＨレベルおよびＬＯＷレベルの切り替わりの閾値を調整可能に構成したものである。
すなわち、図８に示すオフセットキャンセル回路１０２において、チョッパ回路１００の出力に、オフセット電流を重畳させ、オフセット電圧を生成することで閾値を調整している。このような閾値を調整可能なオフセットキャンセル回路１０３に対しても、全方向チョッパ方式によるオフセットキャンセル回路を実現することができる。

【0059】

オフセットキャンセル回路１０３は、図８に示すオフセットキャンセル回路１０２において、さらに、チョッパ回路１００の正側出力端１００Ｐとゲインアンプ１１との間のノードＮ３と、定電流源２１とがスイッチ１５を介して接続され、チョッパ回路１００の負側出力端１００Ｎとゲインアンプ１１との間のノードＮ４と、定電流源２１とがスイッチ１６を介して接続されている。

【0060】

図９において、チョッパ回路１００の出力に重畳されるオフセット電流をＩ１とする。また、４端子型センサ５は、図３に示すように、抵抗Ｒｈ１〜Ｒｈ４からなるブリッジモデルで表されるものとする。
抵抗Ｒｈ１〜Ｒｈ４の抵抗値をＲｈとすると、オフセット電流Ｉ１によって生成されるオフセット電圧Ｖｈは、Ｉ１×Ｒｈとなる。状態ＰＨ１およびＰＨ４のときにスイッチ１５をＯＮ、スイッチ１６をＯＦＦとし、状態ＰＨ２およびＰＨ３のときにスイッチ１５をＯＦＦ、スイッチ１６をＯＮとして、チョッパ回路１００の出力信号にオフセット電圧Ｖｈを加算することにより、閾値を調整することができる。図９の回路を用いた場合、前記（１０）式は、オフセット電圧Ｖｈが加算され、次式（１１）で表される。

【0061】

−４×（Ｖｈ−Ｉ１×Ｒｈ）×Ａ＝０
Ｖｈ＝Ｉ１×Ｒｈ ……（１１）
（１１）式から、オフセット電流Ｉ１を調整することで自由に閾値を調整できることがわかる。
なお、オフセット電圧は、チョッパ回路１００の出力信号ＨｏｕｔＰおよびＨｏｕｔＮの双方に加算する場合に限るものではなく、いずれか一方ののみ、加算するようにしてもよい。

【0062】

（変形例３）
図１０に示すオフセットキャンセル回路１０４は、オフセットキャンセル回路１０４の出力電圧Ｖｏの、ＨＩＧＨレベルおよびＬＯＷレベルの切り替わりの閾値を調整可能に構成したものであるが、図８に示すオフセットキャンセル回路１０２において、ゲインアンプ１１の出力に、オフセット電流を重畳させ、オフセット電圧を生成することで閾値を調整するようにしたものである。この場合も、全方向チョッパ方式によるオフセットキャンセル回路を実現することができる。

【0063】

オフセットキャンセル回路１０４は、図１０に示すように、図８に示すオフセットキャンセル回路１０２において、さらに、ゲインアンプ１１の正側出力端とキャパシタ９との間のノードＮ５と定電流源２２とがスイッチ１６を介して接続され、ゲインアンプ１１の負側出力端とキャパシタ１０との間のノードＮ６と定電流源２２とがスイッチ１５を介して接続されている。さらに、ゲインアンプ１１の正側出力端とノードＮ５との間に抵抗１７が介挿され、ゲインアンプ１１の負側出力端とノードＮ６との間に抵抗Ｒ１８が介挿されている。

【0064】

図１０において、ゲインアンプ１１の出力に重畳されるオフセット電流をＩ２とする。また、４端子型センサ５は、図３に示すように、抵抗Ｒｈ１〜Ｒｈ４からなるブリッジモデルで表されるものとする。
図１０において、ゲインアンプ１１の出力につながる抵抗１７および１８の抵抗値をそれぞれＲｓとすると、オフセット電流Ｉ２によって生成されるオフセット電圧はＩ２×Ｒｓとなる。状態ＰＨ１およびＰＨ４の時にスイッチ１５をＯＮ、スイッチ１６をＯＦＦとし、状態ＰＨ２およびＰＨ３のときにスイッチ１５をＯＦＦ、スイッチ１６をＯＮとすることで、ゲインアンプ１１の出力信号に、オフセット電圧（Ｖｈ×Ａ）を加算し、閾値を調整することができる。前記（１０）式はオフセット電圧を加算され、次式（１２）で表すことができる。

【0065】

−４×Ｖｈ×Ａ−４×Ｉ２×Ｒｓ＝０
Ｖｈ×Ａ＝Ｉ２×Ｒｓ ……（１２）
（１２）式から、抵抗１７および１８の抵抗値Ｒｓおよび電流Ｉ２を調整することで自由に閾値を調整できることがわかる。
なお、オフセット電圧は、ゲインアンプ１１の出力信号ＧｏｕｔＰおよびＧｏｕｔＮの双方に加算する場合に限るものではなく、いずれか一方のみ加算するようにしてもよい。

【0066】

また、変形例２と変形例３とを組み合わせ、変形例２において、さらにゲインアンプ１１の出力信号に、オフセット電流を供給する構成とすることも可能である。
なお、本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施形態をも含む。さらに、本発明の範囲は、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。

【符号の説明】

【0067】

１Ａ、２Ａ、３Ａ、４Ａ、１Ｂ、２Ｂ、３Ｂ、４Ｂ スイッチ
１Ｃ、２Ｃ、３Ｃ、４Ｃ、１Ｄ、２Ｄ、３Ｄ、４Ｄ スイッチ
５ ４端子型センサ
６ スイッチ群
７、８、１３、１４、１５、１６ スイッチ
９、１０ キャパシタ
１１ ゲインアンプ
１２ アンプ
１７、１８ 抵抗

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】