(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5677711
(24)【登録日】2015年1月9日
(45)【発行日】2015年2月25日
(54)【発明の名称】高性能金属酸化物及び金属酸窒化物薄膜トランジスタを作るためのゲート誘電体の処理
(51)【国際特許分類】
H01L 21/336 20060101AFI20150205BHJP
H01L 29/786 20060101ALI20150205BHJP
H01L 21/283 20060101ALI20150205BHJP
H01L 21/28 20060101ALI20150205BHJP
H01L 21/318 20060101ALI20150205BHJP
【FI】
H01L29/78 617V
H01L29/78 618B
H01L29/78 617U
H01L29/78 627B
H01L21/283 B
H01L21/28 301B
H01L21/318 M
【請求項の数】15
【全頁数】16
(21)【出願番号】特願2011-516775(P2011-516775)
(86)(22)【出願日】2009年6月29日
(65)【公表番号】特表2011-527120(P2011-527120A)
(43)【公表日】2011年10月20日
(86)【国際出願番号】US2009049084
(87)【国際公開番号】WO2010002803
(87)【国際公開日】20100107
【審査請求日】2012年6月29日
(31)【優先権主張番号】61/077,831
(32)【優先日】2008年7月2日
(33)【優先権主張国】US
(31)【優先権主張番号】61/117,744
(32)【優先日】2008年11月25日
(33)【優先権主張国】US
(31)【優先権主張番号】61/117,747
(32)【優先日】2008年11月25日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】390040660
【氏名又は名称】アプライド マテリアルズ インコーポレイテッド
【氏名又は名称原語表記】APPLIED MATERIALS,INCORPORATED
(74)【代理人】
【識別番号】100101502
【弁理士】
【氏名又は名称】安齋 嘉章
(72)【発明者】
【氏名】イエ ヤン
【審査官】
大橋 達也
(56)【参考文献】
【文献】
特開2009−275236(JP,A)
【文献】
特開2003−086808(JP,A)
【文献】
特開2008−042088(JP,A)
【文献】
特開2008−060419(JP,A)
【文献】
特開2007−123861(JP,A)
【文献】
特開2006−165529(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/336
H01L 21/28
H01L 21/283
H01L 21/318
H01L 29/786
(57)【特許請求の範囲】
【請求項1】
薄膜トランジスタの製造方法であって、
ゲート電極及び基板の上にゲート誘電体層を堆積するステップと、
前記ゲート誘電体層を酸素含有プラズマに曝露するステップと、
前記ゲート誘電体層を水素プラズマ又はアンモニアプラズマに曝露するステップと、
前記ゲート誘電体層の上に酸窒化物半導体層を堆積するステップであって、前記半導体層は、酸素と窒素とを含み、更に、亜鉛、ガリウム、インジウム、カドミウム、スズ、及びそれらの組み合わせから成る群から選択される1以上の元素を含むステップと、
前記半導体層の上に導電層を堆積するステップと、
ソース及びドレイン電極及びアクティブチャネルを画定するために前記導電層をエッチングするステップとを含み、前記アクティブチャネルは前記半導体層の一部を露出する方法。
【請求項2】
前記ゲート誘電体層は、窒化珪素、酸化珪素、又は窒化珪素と酸化珪素の二重層を含む請求項1記載の方法。
【請求項3】
前記ゲート誘電体層を水素プラズマ又はアンモニアプラズマに曝露するステップは、前記ゲート誘電体を前記酸素含有プラズマに曝露した後に、前記ゲート誘電体層を水素プラズマに曝露するステップを含む請求項1記載の方法。
【請求項4】
前記半導体層はスパッタリングによって堆積され、前記曝露はゲート誘電体層の堆積と共にインサイチューで実行され、前記酸素含有プラズマはN2Oを含む請求項1記載の方法。
【請求項5】
薄膜トランジスタの製造方法であって、
ゲート電極及び基板の上に窒化珪素層を堆積するステップと、
前記窒化珪素層の上に酸化珪素層を堆積するステップと、
前記酸化珪素層を酸素含有プラズマに曝露するステップと、
前記酸化珪素層を水素プラズマ又はアンモニアプラズマに曝露するステップと、
前記酸化珪素層の上に酸窒化物半導体層を堆積するステップであって、前記半導体層は、酸素と窒素とを含み、更に、亜鉛、ガリウム、インジウム、カドミウム、スズ、及びそれらの組み合わせから成る群から選択される1以上の元素を含むステップと、
前記半導体層の上に導電層を堆積するステップと、
ソース及びドレイン電極及びアクティブチャネルを画定するために前記導電層をエッチングするステップとを含み、前記アクティブチャネルは前記半導体層の一部を露出する方法。
【請求項6】
前記酸素含有プラズマは、N2Oプラズマである請求項5記載の方法。
【請求項7】
前記曝露は前記酸化珪素層の堆積と共にインサイチューで行う請求項5記載の方法。
【請求項8】
薄膜トランジスタの製造方法であって、
ゲート電極及び基板の上に窒化珪素層を堆積するステップと、
前記窒化珪素層の上に酸化珪素層を堆積するステップと、
前記酸化珪素層をN2Oプラズマに曝露するステップと、
N2Oプラズマに曝露した後で、前記酸化珪素層を酸素プラズマに曝露するステップと、
前記酸化珪素層の上に酸窒化物半導体層を堆積するステップであって、前記半導体層は、酸素と窒素とを含み、更に、亜鉛、ガリウム、インジウム、カドミウム、スズ、及びそれらの組み合わせから成る群から選択される1以上の元素を含むステップと、
前記半導体層の上に導電層を堆積するステップと、
ソース及びドレイン電極及びアクティブチャネルを画定するために前記導電層をエッチングするステップとを含み、前記アクティブチャネルは前記半導体層の一部を露出する方法。
【請求項9】
前記半導体層はスパッタリングによって堆積される請求項5記載の方法。
【請求項10】
薄膜トランジスタの製造方法であって、
ゲート電極及び基板の上に酸化珪素層を堆積するステップと、
前記酸化珪素層を酸素含有プラズマに曝露するステップと、
前記酸化珪素層を水素プラズマ又はアンモニアプラズマに曝露するステップと、
前記酸化珪素層の上に酸窒化物半導体層を堆積するステップであって、前記半導体層は、酸素と窒素とを含み、更に、亜鉛、ガリウム、インジウム、カドミウム、スズ、及びそれらの組み合わせから成る群から選択される1以上の元素を含むステップと、
前記半導体層の上に導電層を堆積するステップと、
ソース及びドレイン電極及びアクティブチャネルを画定するために前記導電層をエッチングするステップとを含み、前記アクティブチャネルは前記半導体層の一部を露出する方法。
【請求項11】
酸素含有プラズマは、N2Oプラズマであり、
前記酸化珪素層をN2Oプラズマに曝露した後に、前記酸化珪素層を水素プラズマ又はアンモニアプラズマに曝露するステップであって、前記半導体層はスパッタリングによって堆積されるステップを含む請求項10記載の方法。
【請求項12】
前記酸素含有プラズマは、N2Oプラズマであり、
前記酸化珪素層のN2Oプラズマへの前記曝露は前記酸化珪素層の堆積と共にインサイチューで行い、前記半導体層はスパッタリングによって堆積される請求項10記載の方法。
【請求項13】
薄膜トランジスタの製造方法であって、
ゲート電極及び基板の上に窒化珪素層を堆積するステップと、
前記酸化珪素層をN2Oプラズマに曝露するステップと、
N2Oプラズマに曝露した後で、前記酸化珪素層を酸素プラズマに曝露するステップであって、前記半導体層はスパッタリングによって堆積されるステップと、
前記酸化珪素層の上に酸窒化物半導体層を堆積するステップであって、前記半導体層は、酸素と窒素とを含み、更に、亜鉛、ガリウム、インジウム、カドミウム、スズ、及びそれらの組み合わせから成る群から選択される1以上の元素を含むステップと、
前記半導体層の上に導電層を堆積するステップと、
ソース及びドレイン電極及びアクティブチャネルを画定するために前記導電層をエッチングするステップとを含み、前記アクティブチャネルは前記半導体層の一部を露出する方法。
【請求項14】
薄膜トランジスタであって、
ゲート電極及び基板の上に配置された酸化珪素層であって、前記酸化珪素層を酸素含有プラズマに曝露した後に、水素プラズマ又はアンモニアプラズマで処理された酸化珪素層と、
前記酸化珪素層の上に配置された酸窒化物半導体層とを含み、前記半導体層は、酸素と窒素とを含み、更に、亜鉛、ガリウム、インジウム、カドミウム、スズ、及びそれらの組み合わせから成る群から選択される1以上の元素を含み、
前記トランジスタは、前記半導体層の上に配置されたソース電極及びドレイン電極を更に含み、前記ソース及びドレイン電極は、前記半導体層の一部を露出させるために互いに空間を隔てているトランジスタ。
【請求項15】
前記ゲート電極及び基板の上、及び前記酸化珪素層の下に配置された窒化珪素層を更に含む請求項14記載のトランジスタ。
【発明の詳細な説明】
【0001】
(発明の分野)
本発明の実施形態は、概して、薄膜トランジスタ(TFT)を作る方法に関する。
【0002】
(関連技術の説明)
現在、TFTアレイへの関心は特に高く、なぜなら、これらの装置はコンピュータ及びテレビのフラットパネルにしばしば使用される種類のアクティブマトリックス液晶ディスプレイ(LCD)で使用できるからである。LCDには、バックライト照明用の発光ダイオード(LED)も含まれるかもしれない。更に、有機発光ダイオード(OLED)は、アクティブマトリックスディスプレイに使用されてきており、これらのOLEDは、ディスプレイの動作を記述するためにTFTが必要である。
【0003】
アモルファスシリコンで作られたTFTは、フラットパネルディスプレイ産業の主要なコンポーネントとなった。残念ながら、アモルファスシリコンには、低い移動度などの制約がある。OLEDに必要とされる移動度は、アモルファスシリコンで得られる移動度よりも少なくとも10倍高い。更に、OLEDディスプレイは電流駆動型デバイスであるので、V
thシフトに対してより敏感である。高電流又は高バイアス電圧下のいずれかにおけるアモルファスシリコンTFTのV
thシフトは、取り組むべき課題である。他方、ポリシリコンは、アモルファスシリコンよりも高い移動度を有している。ポリシリコンは結晶であり、低い局所的不均一性をもたらす。ポリシリコン膜を作るために複雑なアニーリング処理を必要とするため、アモルファスシリコンとは対照的に、ポリシリコンを使用して大面積ディスプレイを作るのは、より困難であり、又はよりコストが掛かる。アモルファスシリコンの制約のため、OLEDの進歩は遅かった。
【0004】
近年、酸化亜鉛をアクティブチャネル層として使用する透明なTFTが作られた。酸化亜鉛は、ガラスやプラスチックなどの様々な基板上に比較的低い析出温度で結晶性材料として成長させることができる合成半導体である。
【0005】
従って、高移動度をもつアモルファスアクティブチャネルを有するTFTに対する技術の必要性がある。
【発明の概要】
【0006】
本発明は、概して、TFT及びそれらを製造するための方法を含む。TFTのゲート誘電体層は、TFTの閾値電圧に影響するかもしれない。アクティブチャネル材料を堆積する前にゲート誘電体層を処理することによって、閾値電圧は改善するかもしれない。ゲート誘電体を処理する1つの方法は、N
2Oガスにゲート誘電体層を曝露することを含む。ゲート誘電体を処理する別の方法は、N
2Oプラズマにゲート誘電体層を曝露することを含む。シリコンベースのTFT用にはゲート誘電体として実用的ではないが、酸化珪素も金属酸化物TFTで使用すると、閾値電圧を改善するかもしれない。ゲート誘電体を処理する、及び/又は、酸化珪素を使用することによって、TFTのサブスレショルドスロープ及び閾値電圧は改善されるかもしれない。
【0007】
一実施形態では、TFT製造方法を開示している。この方法は、ゲート電極及び基板の上にゲート誘電体層を堆積するステップと、処理のためにN
2Oプラズマ又は他のプラズマにゲート誘電体層を曝露するステップと、ゲート誘電体層の上に半導体層を堆積するステップと、半導体層の上に導電層を堆積するステップと、ソース及びドレイン電極及びアクティブチャネルを画定するために導電層及び半導体層をエッチングするステップとを含む。半導体層は、酸素
を含み、
更に、亜鉛、ガリウム、インジウム、カドミウム、スズ、及びそれらの組み合わせから成る群から選択される1以上の元素を含むか、又は半導体層は、窒素
と酸素
とを含み、
更に、亜鉛、インジウム、スズ、ガリウム、カドミウム、及びそれらの組み合わせから選択される1以上の元素を含む。アクティブチャネルは、半導体層の一部である。
【0008】
別の実施形態では、TFTの製造方法を開示している。この方法は、ゲート電極及び基板の上に窒化珪素層を堆積するステップと、窒化珪素層の上に酸化珪素層を堆積するステップと、酸化珪素層の上に半導体層を堆積するステップと、半導体層の上に導電層を堆積するステップと、ソース及びドレイン電極及びアクティブチャネルを画定するために導電層をエッチングするステップとを含む。半導体層は、酸素
を含み、
更に、亜鉛、ガリウム、インジウム、カドミウム、スズ、及びそれらの組み合わせから成る群から選択される1以上の元素を含むか、又は半導体層は、窒素
と酸素
とを含み、
更に、亜鉛、インジウム、スズ、ガリウム、カドミウム、及びそれらの組み合わせから選択される1以上の元素を含む。アクティブチャネルは、半導体層の一部である。
【0009】
別の実施形態では、TFTの製造方法を開示している。この方法は、ゲート電極及び基板の上に酸化珪素層を堆積するステップと、酸化珪素層の上に半導体層を堆積するステップと、半導体層の上に導電層を堆積するステップと、ソース及びドレイン電極及びアクティブチャネルを画定するために導電層をエッチングするステップとを含む。半導体層は、酸素
を含み、
更に、亜鉛、ガリウム、インジウム、カドミウム、スズ、及びそれらの組み合わせから成る群から選択される1以上の元素を含むか、又は半導体層は、窒素
と酸素
とを含み、
更に、亜鉛、インジウム、スズ、ガリウム、カドミウム、及びそれらの組み合わせから選択される1以上の元素を含む。アクティブチャネルは、半導体層の一部を露出する。
【0010】
別の実施形態では、TFTを開示している。このTFTは、ゲート電極及び基板の上に配置された酸化珪素層と、酸化珪素層の上に配置された半導体層と、半導体層の上に配置されたソース及びドレイン電極とを含む。半導体層は、酸素
を含み、
更に、亜鉛、ガリウム、インジウム、カドミウム、スズ、及びそれらの組み合わせから成る群から選択される1以上の元素を含むか、又は半導体層は、窒素
と酸素
とを含み、
更に、亜鉛、インジウム、スズ、ガリウム、カドミウム、及びそれらの組み合わせから選択される1以上の元素を含む。ソース及びドレイン電極は、半導体層の一部を露出するために、互いに空間を隔てている。
【図面の簡単な説明】
【0011】
本発明の上述した構成を詳細に理解することができるように、上記に簡単に要約した本発明のより具体的な説明を実施形態を参照して行う。実施形態のいくつかは添付図面に示されている。しかしながら、添付図面は本発明の典型的な実施形態を示しているに過ぎず、従ってこの範囲を制限していると解釈されるべきではなく、本発明は他の等しく有効な実施形態を含み得ることに留意すべきである。
【0012】
【
図1F】様々な製造段階における本発明の一実施形態に係るTFT100の概略断面図である。
【
図2】本発明の別の実施形態に係るTFT200の概略断面図である。
【
図3】本発明の一実施形態に係るアクティブレイヤ材料の堆積前にゲート誘電体層をプラズマ処理に曝露する効果を示すグラフである。
【
図4A】本発明の一実施形態に係るゲート誘電体層の析出温度の効果を示すグラフである。
【
図4B】本発明の一実施形態に係るアクティブレイヤ材料の堆積前におけるNH
3によるプラズマ処理及びゲート誘電体層のアニーリングの効果を示すグラフである。
【
図5】本発明の一実施形態に係るアクティブレイヤ材料の堆積前におけるゲート誘電体層へのN
2Oプラズマ処理の効果を示すグラフである。
【
図6B】本発明の一実施形態に係るアクティブレイヤ材料の堆積前におけるゲート誘電体層のN
2O曝露及びN
2Oプラズマ処理の効果を示すグラフである。
【
図7B】本発明の一実施形態に係るアクティブレイヤ材料の堆積前におけるゲート誘電体層のN
2O曝露温度及びN
2Oプラズマ処理温度の効果を示すグラフである。
【0013】
理解を促進するために、図面に共通する同一の要素を示す際には可能な限り同一の参照番号を使用している。一実施形態に開示される要素を特定の引用なしに他の実施形態に有益に組み込んでもよいと理解される。
【0014】
本発明は、概して、TFT及びそれらを製造するための方法を含む。TFTのゲート誘電体層は、TFTの閾値電圧に影響するかもしれない。アクティブチャネル材料を堆積する前にゲート誘電体層を処理することによって、閾値電圧は改善するかもしれない。ゲート誘電体を処理する1つの方法は、摂氏200度より高い温度でN
2Oガスにゲート誘電体層を曝露するステップを含む。ゲート誘電体を処理する別の方法は、N
2Oプラズマにゲート誘電体層を曝露するステップを含む。シリコンベースのTFT用にはゲート誘電体として実用的ではないが、酸化珪素も金属酸化物TFTで使用すると、閾値電圧を改善するかもしれない。ゲート誘電体を処理する、及び/又は、酸化珪素を使用することによって、TFTの閾値電圧は改善されるかもしれない。ドーピングを通してアモルファス材料として酸化亜鉛ベースの半導体を作ることができる。従って、それは粒子構造の結果と考えられる不均一性の問題を回避するだろう。ボトムゲート型TFT構造を使用することによって、酸化亜鉛ベースの半導体などのアモルファス半導体は、現在のディスプレイ製造プロセスでより容易に実行される。
【0015】
図1A〜1Fは、様々な製造段階における本発明の一実施形態に係るTFT100の概略断面図である。TFTは基板102を含んでもよい。一実施形態では、基板102はガラスを含んでもよい。別の実施形態では、基板102はポリマーを含んでもよい。別の実施形態では、基板102はプラスチックを含んでもよい。更に別の実施形態では、基板102は金属を含んでもよい。
【0016】
基板上に、ゲート電極104を形成してもよい。ゲート電極104は、TFT内で荷電粒子の動きを制御する導電層を含んでもよい。ゲート電極104は、アルミニウム、タングステン、クロム、タンタル、又はそれらの組み合わせなどの金属を含んでもよい。ゲート電極104は、スパッタリング、リソグラフィー、及びエッチングを含む従来の堆積技術を使用して形成してもよい。ゲート電極104は、基板102上に導電層を堆積させる被覆(ブランケット)によって形成してもよい。導電層はスパッタリングによって堆積してもよい。その後、フォトレジスト層を導電層の上に堆積してもよい。フォトレジスト層は、マスクを形成するためにパターニングしてもよい。ゲート電極104は、基板102の上にゲート電極104を残すために導電層のマスクされていない部分をエッチングで取り除くことによって形成してもよい。
【0017】
ゲート電極104の上に、ゲート誘電体層106を堆積してもよい。ゲート誘電体層106は、TFTのサブスレッショルドスイング又はスロープ及び閾値電圧に影響する。シリコンベースのTFT(即ち、アモルファスシリコンなどのシリコンベースの半導体を有するTFT)において、酸化珪素は非常に正のV
thと低い移動度を有したTFTをもたらすので、ゲート誘電体層106は酸化珪素を含むことができない。しかしながら、金属酸化物TFTに対して、酸化珪素が有効なゲート誘電体層106として機能するかもしれないことが発見された。酸化珪素の中の酸素は、金属酸化物層を効果的に変化させたり又は相互作用する可能性は無いので、TFTが動作しない可能性は無い。一実施形態では、ゲート誘電体層106は窒化珪素を含んでもよい。別の実施形態では、ゲート誘電体層106は酸化珪素を含んでもよい。別の実施形態では、ゲート誘電体層106は二酸化珪素を含んでもよい。別の実施形態では、ゲート誘電体層106は酸窒化珪素を含んでもよい。別の実施形態では、ゲート誘電体層106はAl
2O
3を含んでもよい。ゲート誘電体層106は、プラズマCVD(PECVD)を含むよく知られた堆積技術で堆積してもよい。一実施形態では、ゲート誘電体層106は物理的気相成長法(PVD)によって堆積してもよい。
【0018】
ゲート誘電体層106が堆積された後に、ゲート誘電体層106を処理してもよい。ゲート誘電体層106を処理する様々な技術を以下で詳細に議論する。技術のうちの1つは、ゲート誘電体層106の表面をパッシベーションするために、ゲート誘電体層106をプラズマ108に曝露することを含む。
【0019】
ゲート誘電体層106を処理した後に、半導体層110をその上に堆積してもよい。半導体層110は、最終的なTFT構造にアクティブチャネルを含む材料となるだろう。半導体層110は、酸素
を含み、
更に、亜鉛、ガリウム、カドミウム、インジウム、スズ、及びそれらの組み合わせから成る群から選択される1以上の元素を含んでもよく、又は、窒素
と酸素
とを含み、
更に、亜鉛、インジウム、スズ、ガリウム、カドミウム、及びそれらの組み合わせから成る群から選択される1以上の元素を含んでもよい。一実施形態では、半導体層110は、酸素、窒素、及び、満ちたs軌道及び満ちたd軌道を有する1以上の元素を含んでもよい。別の実施形態では、半導体層110は、酸素、窒素、及び満ちたf軌道を有する1以上の元素を含んでもよい。別の実施形態では、半導体層110は、酸素、窒素、及び1以上の2価の元素を含んでもよい。別の実施形態では、半導体層110は、酸素、窒素、及び1以上の3価の元素を含んでもよい。別の実施形態では、半導体層は、酸素、窒素、及び1以上の4価の元素を含んでもよい。
【0020】
また、半導体層110は、ドーパントを含んでもよい。使用可能な適当なドーパントは、Al、Sn、Ga、Ca、Si、Ti、Cu、Ge、In、Ni、Mn、Cr、V、Mg、Si
xN
y、Al
xO
y、SiCを含む。一実施形態では、ドーパントはアルミニウムを含む。別の実施形態では、ドーパントはスズを含む。
【0021】
半導体層110の例は以下を含む:ZnO
xN
y、SnO
xN
y、InO
xN
y、CdO
xN
y、GaO
xN
y、ZnSnO
xN
y、ZnInO
xN
y、ZnCdO
xN
y、ZnGaO
xN
y、SnInO
xN
y、SnCdO
xN
y、SnGaO
xN
y、InCdO
xN
y、InGaO
xN
y、CdGaO
xN
y、ZnSnInO
xN
y、ZnSnCdO
xN
y、ZnSnGaO
xN
y、ZnInCdO
xN
y、ZnInGaO
xN
y、ZnCdGaO
xN
y、SnInCdO
xN
y、SnInGaO
xN
y、SnCdGaO
xN
y、InCdGaO
xN
y、ZnSnInCdO
xN
y、ZnSnInGaO
xN
y、ZnInCdGaO
xN
y、及びSnInCdGaO
xN
y。半導体層110の例は以下のドープされた材料を含む:ZnO
xN
y:Al、ZnO
xN
y:Sn、SnO
xN
y:Al、InO
xN
y:Al、InO
xN
y:Sn、CdO
xN
y:Al、CdO
xN
y:Sn、GaO
xN
y:Al、GaO
xN
y:Sn、ZnSnO
xN
y:Al、ZnInO
xN
y:Al、ZnInO
xN
y:Sn、ZnCdO
xN
y:Al、ZnCdO
xN
y:Sn、ZnGaO
xN
y:Al、ZnGaO
xN
y:Sn、SnInO
xN
y:Al、SnCdO
xN
y:Al、SnGaO
xN
y:Al、InCdO
xN
y:Al、InCdO
xN
y:Sn、InGaO
xN
y:Al、InGaO
xN
y:Sn、CdGaO
xN
y:Al、CdGaO
xN
y:Sn、ZnSnInO
xN
y:Al、ZnSnCdO
xN
y:Al、ZnSnGaO
xN
y:Al、ZnInCdO
xN
y:Al、ZnInCdO
xN
y:Sn、ZnInGaO
xN
y:Al、ZnInGaO
xN
y:Sn、ZnCdGaO
xN
y:Al、ZnCdGaO
xN
y:Sn、SnInCdO
xN
y:Al、SnInGaO
xN
y:Al、SnCdGaO
xN
y:Al、InCdGaO
xN
y:Al、InCdGaO
xN
y:Sn、ZnSnInCdO
xN
y:Al、ZnSnInGaO
xN
y:Al、ZnInCdGaO
xN
y:Al、ZnInCdGaO
xN
y:Sn、及びSnInCdGaO
xN
y:Al。
【0022】
半導体層110は、スパッタリングによって堆積してもよい。一実施形態では、スパッタリングターゲットは、亜鉛、ガリウム、スズ、カドミウム、インジウム、又はそれらの組み合わせなどの金属を含む。スパッタリングターゲットは、ドーパントを更に含んでもよい。反応性スパッタリングによって半導体層110を堆積するために、酸素含有ガス及び窒素含有ガスがチャンバ内に導入される。一実施形態では、窒素含有ガスは、N
2を含む。別の実施形態では、窒素含有ガスは、N
2O、NH
3、又はそれらの組み合わせを含む。一実施形態では、酸素含有ガスは、O
2を含む。別の実施形態では、酸素含有ガスは、N
2Oを含む。窒素含有ガスの窒素と酸素含有ガスの酸素は、金属、酸素、窒素、及び任意にドーパントを基板上に含む半導体材料を形成するために、スパッタリングターゲットからの金属と反応する。一実施形態では、窒素含有ガスと酸素含有ガスは、別々のガスである。別の実施形態では、窒素含有ガスと酸素含有ガスは、同じガスを含む。また、スパッタリングの間、B
2H
6、CO
2、CO、CH
4、及びそれらの組み合わせなどの追加添加物をチャンバに提供してもよい。
【0023】
半導体層110を堆積した後に、導電層112を堆積してもよい。一実施形態では、導電層112は、アルミニウム、タングステン、モリブデン、クロム、タンタル、及びそれらの組み合わせなどの金属を含んでもよい。導電層112は、PVDを使用することによって堆積してもよい。
【0024】
ソース電極114、ドレイン電極116、及びアクティブチャネル118は、導電層112を堆積した後に、導電層112の一部をエッチングで除去することによって画定してもよい。半導体層110の一部もエッチングによって除去してもよい。図示されていないが、導電層を堆積する前に、エッチストップ層を半導体層110の上に堆積してもよい。エッチストップ層は、エッチングの間、過度のプラズマ曝露からアクティブチャネル118を保護するために機能する。
【0025】
図2は、本発明の別の実施形態に係るTFT200の概略断面図である。TFT200は、基板202の上に配置されたゲート電極204を含む。ソース電極212、ドレイン電極214、アクティブチャネル216、及び半導体層210も存在する。多層ゲート誘電体が存在する。ゲート誘電体は、第1ゲート誘電体層206及び第2ゲート誘電体層208を有してもよい。一実施形態では、第1ゲート誘電体層206は、窒化珪素を含んでもよい。一実施形態では、第2ゲート誘電体層208は、酸化珪素を含んでもよい。上述のように、酸化珪素はシリコンベースのTFTで使用可能ではないが、金属酸化物TFTでは有益かもしれない。
【実施例】
【0026】
表1は、ゲート誘電体層上で実行される処理を除いて実質的に同じいくつかのTFTの比較を示す。各実施例において、ゲート誘電体層は窒化珪素である。
【表1】
【実施例1】
【0027】
窒化珪素のゲート誘電体層を備えて作られたTFTは、未処置のままであった。ゲート誘電体層の堆積後に、ゲート誘電体層を大気に曝露させずに、半導体層をその上に堆積した。TFTの移動度は9.78cm
2/V−sであり、サブスレショルドスロープは2V/decであった。
【実施例2】
【0028】
窒化珪素のゲート誘電体層と、その上に酸化珪素の層を堆積したTFTが作られた。ゲート誘電体層の更なる処理は行わなかった。酸化珪素層の堆積後に、ゲート誘電体層又は酸化珪素を大気に曝露させずに、半導体層をその上に堆積した。TFTの移動度は7.65cm
2/V−sであり、サブスレショルドスロープは1.48V/decであった。
【実施例3】
【0029】
窒化珪素のゲート誘電体を備えたTFTが作られ、N
2Oのプラズマに曝露された。ゲート誘電体層を大気に曝露させず、半導体層をその上に堆積した。TFTの移動度は7.84cm
2/V−sであり、サブスレショルドスロープは1.42V/decであった。
【実施例4】
【0030】
窒化珪素のゲート誘電体を備えたTFTが作られ、PH
3のプラズマに曝露された。ゲート誘電体層を大気に曝露させず、半導体層をその上に堆積した。TFTの移動度は1cm
2/V−s未満であり、サブスレショルドスロープは4V/decを超えていた。
【実施例5】
【0031】
窒化珪素のゲート誘電体を備えたTFTが作られ、NH
3のプラズマに曝露された。ゲート誘電体層を大気に曝露させず、半導体層をその上に堆積した。TFTの移動度は6.28cm
2/V−sであり、サブスレショルドスロープは2.34V/decであった。
【実施例6】
【0032】
窒化珪素のゲート誘電体を備えたTFTが作られ、H
2のプラズマに曝露された。ゲート誘電体層を大気に曝露させず、半導体層をその上に堆積した。TFTの移動度は2.5cm
2/V−sであり、サブスレショルドスロープは2.8V/decであった。
【実施例7】
【0033】
窒化珪素のゲート誘電体を備えたTFTが作られ、アルゴンのプラズマに曝露された。ゲート誘電体層を大気に曝露させず、半導体層をその上に堆積した。TFTの移動度は2.9cm
2/V−sであり、サブスレショルドスロープは2.8V/decであった。
【実施例8】
【0034】
窒化珪素のゲート誘電体を備えたTFTが作られ、大気に曝露された。その後、半導体層を窒化珪素の上に堆積した。TFTの移動度は6.2cm
2/V−sであり、サブスレショルドスロープは1.84V/decであった。
【実施例9】
【0035】
窒化珪素のゲート誘電体を備えたTFTが作られ、N
2のプラズマに曝露された。ゲート誘電体層を大気に曝露させず、半導体層をその上に堆積した。TFTの移動度は2.9cm
2/V−sであり、サブスレショルドスロープは2.8V/decであった。
【0036】
上記実施例に示されるように、ゲート誘電体層の処理は、サブスレショルドスロープ及び移動度に影響するかもしれない。窒化珪素層の上の追加酸化珪素層は、良好な移動度及び非常に良好なサブスレショルドスロープを有するTFTを生み出した。更に、N
2Oプラズマ処理は、良好な移動度及び非常に良好なサブスレショルドスロープを有するTFTを生み出した。酸化珪素TFTに対する移動度及びN
2Oプラズマは両者とも未処理のままのTFTを下回ったが、サブスレショルドスロープはかなりより良好であった。逆に、アルゴンプラズマ、H
2プラズマ、NH
3プラズマ、又はN
2プラズマによる処理は、サブスレショルドスロープをはるかに悪化させる。従って、ゲート誘電体層上で実行される処理の種類は、TFTの性能に影響する。N
2Oプラズマ中の酸素が窒化珪素を減少させるか、又は珪素窒素結合を切断して表面を不動態化させると信じられている。
【0037】
図3は、本発明の一実施形態に係るアクティブレイヤ材料の堆積前にゲート誘電体層をプラズマ処理に曝露する効果を示すグラフである。未処理、N
2Oプラズマ曝露、N
2Oプラズマに続いてH
2プラズマ曝露、及びN
2Oプラズマに続いてNH
3プラズマ曝露の、4つの別々の結果が
図3に示されている。上記実施例に示されるように、H
2プラズマかNH
3プラズマのいずれか単独によるゲート誘電体層の処理は良好な結果を示さないが、N
2Oプラズマの後にH
2プラズマかNH
3プラズマのいずれかにゲート誘電体層を曝露することによって、単独のN
2Oプラズマ処理に匹敵するサブスレショルドスロープを生み出すことが可能である。
【0038】
追加的なゲート誘電体処理も模索されてきた。例えば、ゲート誘電体層をプラズマ無しのN
2Oガスに曝露した後に、N
2Oプラズマに曝露してもよい。
【0039】
図4Aは、本発明の一実施形態に係るゲート誘電体層の析出温度の効果を示すグラフである。
図4Aに示されるように、摂氏350度で堆積した窒化珪素ゲート誘電体層又は摂氏400度で堆積しアニール処理した酸化珪素ゲート誘電体層と比較して、摂氏200度で堆積した窒化珪素ゲート誘電体層は、より正のV
thを有する。しかしながら、酸化珪素TFTは、より小さいサブスレショルドスロープを有する。
【0040】
図4Bは、本発明の一実施形態に係るゲート誘電体層をNH
3に曝露する効果を示すグラフである。
図4Bに示されるように、摂氏350度で堆積しNH
3に曝露した窒化珪素ゲート誘電体層と比較して、摂氏200度で堆積しNH
3に曝露した窒化珪素ゲート誘電体層は、より正のV
th及びより低いサブスレショルドスロープを有する。
【0041】
図5は、本発明の一実施形態に係るアクティブレイヤ材料の堆積前のゲート誘電体層へのN
2Oプラズマ処理の効果を示すグラフである。表2は、
図5に示された3つのTFTに対する移動度及びサブスレショルドスロープ値を示す。
【0042】
【表2】
【0043】
図5のTFTにおいて、夫々は摂氏200度で窒化珪素ゲート誘電体層を堆積した。TFT2は、半導体層を堆積する前にN
2Oプラズマによってゲート誘電体層を処理して作られた。TFT2は、半導体層の堆積前にN
2Oプラズマで処理しなかったTFT1及び3と比較して、より高い移動度及びより低いサブスレショルドスロープを有していた。非プラズマ処理TFT間の違いは、TFT3は4ヶ月経過していたことである。
【0044】
図6A及び6Bは、本発明の一実施形態に係るアクティブレイヤ材料の堆積前に、ゲート誘電体層をN
2Oに曝露し、N
2Oプラズマ処理した効果を示すグラフである。表3は、
図6A及び6Bに示される4つの基板に対するサブスレショルドスロープ及び飽和移動度を示す。
【表3】
【0045】
N
2O処理は、堆積したゲート誘電体層をN
2Oガスに曝露するステップを含んでいた。N
2O洗浄は、堆積したゲート誘電体層をN
2Oプラズマに曝露するステップを含んでいた。N
2O洗浄は、N
2O処理よりも強力な効果を有する。しかしながら、N
2Oは、I
offを低下させる。N
2O洗浄及びN
2Oは共にサブスレショルドスロープを低下させた。しかしながら、N
2O洗浄とN
2O処理の両方を行うと、サブスレショルドスロープは更に低下した。N
2O洗浄とN
2O処理の両方を行うと、飽和移動度もかなり減少した。表3に示されるように、N
2O洗浄が実行されると、未処理又はN
2O処理と比較して、Vgは10Vdsではるかに高い。
【0046】
図7A及び7Bは、本発明の一実施形態に係るアクティブレイヤ材料を堆積する前の、ゲート誘電体層のN
2O曝露温度及びN
2Oプラズマ処理温度の効果を示すグラフである。
図7Aは摂氏200度で実行され、N
2Oガス及び/又はN
2Oプラズマへの曝露の結果を示す。
図7Bは摂氏300度で実行され、N
2Oガス及び/又はN
2Oプラズマへの曝露の結果を示す。ゲート誘電体がN
2Oガスに曝露された状況において、N
2Oプラズマ処理が最初に行われる。N
2Oガスの曝露は、サブスレショルドスロープにほとんど影響を与えなかった。
【0047】
N
2Oがプラズマ処理及びガス曝露のための曝露ガスとして例示されてきたが、酸素含有ガスを有効な均等物としてもよい。例えば、O
2、CO
2、及びそれらの組み合わせは、曝露ガス又はプラズマガスとして利用してもよいと理解される。基板の温度は、およそ室温から摂氏約400度までの温度に維持してもよい。一実施形態では、室温は摂氏約25度であるかもしれない。処理ステップは、多数のステップで行ってもよく、各ステップに対して異なる処理ガスを使用してもよい。例えば、N
2O、O
2、又はCO
2などの酸素含有ガスによる初期処理は、第1処理ステップで使用してもよい。そして、第2処理ステップは、H
2、PH
3、及びそれらの組み合わせなどの異なるガスで行ってもよい。一実施形態では、両ステップは、プラズマ曝露を含んでもよい。別の実施形態では、第1ステップはプラズマ処理を含み、第2ステップはプラズマ無しのガス曝露を含んでもよい。別の実施形態では、2ステップを超えて行ってもよい。
【0048】
ゲート誘電体層の上で酸化珪素層を利用することによって、又は、酸素含有ガスでゲート誘電体層を処理することによって、TFTに対するサブスレショルドスロープ及び/又は移動度を改善してもよい。
【0049】
上記は本発明の実施形態を対象としているが、本発明の他の及び更なる実施形態は本発明の基本的範囲を逸脱することなく創作することができ、その範囲は以下の特許請求の範囲に基づいて定められる。