ホーム > 特許ランキング > 新光電気工業株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5690892
(24)【登録日】2015年2月6日
(45)【発行日】2015年3月25日
(54)【発明の名称】コアレス多層配線基板及びその製造方法
(51)【国際特許分類】
H05K 3/46 20060101AFI20150305BHJP
H01L 23/12 20060101ALI20150305BHJP
【ＦＩ】
H05K3/46 N
H05K3/46 B
H05K3/46 Y
H01L23/12 N
【請求項の数】10
【全頁数】15
(21)【出願番号】特願2013-183623(P2013-183623)
(22)【出願日】2013年9月5日
(62)【分割の表示】特願2008-207379(P2008-207379)の分割
【原出願日】2008年8月11日
(65)【公開番号】特開2013-251579(P2013-251579A)
(43)【公開日】2013年12月12日
【審査請求日】2013年9月5日
(73)【特許権者】
【識別番号】000190688
【氏名又は名称】新光電気工業株式会社
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】金子 健太郎
(72)【発明者】
【氏名】小林 和弘
(72)【発明者】
【氏名】奥島 芳樹
(72)【発明者】
【氏名】小谷 幸太郎
【審査官】
吉澤 秀明
(56)【参考文献】
【文献】
特開２００６−０４９８１９（ＪＰ，Ａ）
【文献】
特開２００２−１９８４６２（ＪＰ，Ａ）
【文献】
特開２００６−１９０７７１（ＪＰ，Ａ）
【文献】
特開平１０−２４２３３２（ＪＰ，Ａ）
【文献】
特開２００６−１３５１５４（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０５Ｋ ３／４６
Ｈ０１Ｌ ２３／１２
(57)【特許請求の範囲】
【請求項1】
樹脂からなる複数の絶縁層と複数の配線層とが積層されたコアレス多層配線基板の製造方法であって、
支持体上に、前記支持体を給電層とする電解めっきによりパッドを形成する工程と、
前記支持体上に前記パッドを被覆する絶縁層を形成する工程と、
前記絶縁層に、１つの前記パッドを露出する複数のビア用空間を形成する工程と、
前記複数のビア用空間を形成した前記絶縁層にシード層を形成する工程と、
前記シード層を用いためっき処理により前記複数のビア用空間をめっきで充填し、一端が前記パッドと接続する複数のビアを形成すると共に、前記複数のビアの他端と一体に形成された配線層を、前記絶縁層上に形成する工程と、
前記絶縁層上に、前記配線層を被覆して次層の絶縁層を積層する工程と、
前記次層の絶縁層に、前記複数のビアと接続された部分の配線層と接続された次層のビアを形成すると共に、前記次層のビアと接続された次層の配線層を、前記次層の絶縁層上に形成する工程と、
前記支持体を除去する工程と、を有し、
前記複数のビアは、前記配線層側の断面積が、前記パッド側の断面積より大きく形成され、
前記次層のビアは、前記次層の配線層側の断面積が、前記配線層側の断面積より大きいと共に、前記パッドの直上に形成されることを特徴とするコアレス多層配線基板の製造方法。
支持体上に、前記支持体を給電層とする電解めっきによりパッドを形成する工程と、
前記支持体上に前記パッドを被覆する絶縁層を形成する工程と、
前記絶縁層に、１つの前記パッドを露出する複数のビア用空間を形成する工程と、
前記複数のビア用空間を形成した前記絶縁層にシード層を形成する工程と、
前記シード層を用いためっき処理により前記複数のビア用空間をめっきで充填し、一端が前記パッドと接続する複数のビアを形成すると共に、前記複数のビアの他端と一体に形成された配線層を、前記絶縁層上に形成する工程と、
前記絶縁層上に、前記配線層を被覆して次層の絶縁層を積層する工程と、
前記次層の絶縁層に、前記複数のビアと接続された部分の配線層と接続された次層のビアを形成すると共に、前記次層のビアと接続された次層の配線層を、前記次層の絶縁層上に形成する工程と、
前記支持体を除去する工程と、を有し、
前記複数のビアは、前記配線層側の断面積が、前記パッド側の断面積より大きく形成され、
前記次層のビアは、前記次層の配線層側の断面積が、前記配線層側の断面積より大きいと共に、前記パッドの直上に形成されることを特徴とするコアレス多層配線基板の製造方法。
【請求項2】
前記支持体を除去する工程の後において、前記絶縁層の前記支持体を除去した表面と前記パッドの表面とが面一であることを特徴とする請求項１記載のコアレス多層配線基板の製造方法。
【請求項3】
前記パッドを形成する工程において、前記支持体上に高さ調整層を介してパッドを形成し、
前記支持体を除去する工程の後において、前記高さ調整層を除去し、前記絶縁層の前記支持体を除去した表面より前記絶縁層の内方に前記パッドの表面を位置させることを特徴とする請求項１記載のコアレス多層配線基板の製造方法。
前記支持体を除去する工程の後において、前記高さ調整層を除去し、前記絶縁層の前記支持体を除去した表面より前記絶縁層の内方に前記パッドの表面を位置させることを特徴とする請求項１記載のコアレス多層配線基板の製造方法。
【請求項4】
前記パッドを形成する工程において、前記支持体のパッド形成部に凹部を形成し、前記凹部内にパッドを形成し、
前記支持体を除去する工程の後において、前記絶縁層の前記支持体を除去した表面より前記パッドの表面を突出させることを特徴とする請求項１記載のコアレス多層配線基板の製造方法。
前記支持体を除去する工程の後において、前記絶縁層の前記支持体を除去した表面より前記パッドの表面を突出させることを特徴とする請求項１記載のコアレス多層配線基板の製造方法。
【請求項5】
前記複数のビアが、前記パッドの周縁に設けられることを特徴とする請求項１乃至４の何れか一項記載のコアレス多層配線基板の製造方法。
【請求項6】
樹脂からなる複数の絶縁層と複数の配線層とが積層されたコアレス多層配線基板であって、
最外層の絶縁層と、
前記最外層の絶縁層に埋設され、表面が前記最外層の絶縁層の表面に露出し、裏面及び側面が前記最外層の絶縁層に被覆されたパッドと、
前記最外層の絶縁層に設けられた、１つの前記パッドの裏面を露出する複数のビア用空間と、
前記複数のビア用空間内及び前記最外層の絶縁層の裏面に設けられたシード層と、
前記シード層が設けられた前記複数のビア用空間内にめっきにより形成され、一端が前記パッドと接続する複数のビアと、
前記シード層が設けられた前記最外層の絶縁層の裏面に、前記複数のビアの他端と一体に形成された配線層と、
前記最外層の絶縁層の裏面に、前記配線層を被覆して積層された次層の絶縁層と、
前記次層の絶縁層に設けられ、前記複数のビアと接続された部分の配線層と接続された次層のビアと、
前記次層の絶縁層の裏面に設けられた、前記次層のビアと接続された次層の配線層と、を有し、
前記複数のビアは、前記配線層側の断面積が、前記パッド側の断面積より大きく、
前記次層のビアは、前記次層の配線層側の断面積が、前記配線層側の断面積より大きいと共に、前記パッドの直上に設けられていることを特徴とするコアレス多層配線基板。
最外層の絶縁層と、
前記最外層の絶縁層に埋設され、表面が前記最外層の絶縁層の表面に露出し、裏面及び側面が前記最外層の絶縁層に被覆されたパッドと、
前記最外層の絶縁層に設けられた、１つの前記パッドの裏面を露出する複数のビア用空間と、
前記複数のビア用空間内及び前記最外層の絶縁層の裏面に設けられたシード層と、
前記シード層が設けられた前記複数のビア用空間内にめっきにより形成され、一端が前記パッドと接続する複数のビアと、
前記シード層が設けられた前記最外層の絶縁層の裏面に、前記複数のビアの他端と一体に形成された配線層と、
前記最外層の絶縁層の裏面に、前記配線層を被覆して積層された次層の絶縁層と、
前記次層の絶縁層に設けられ、前記複数のビアと接続された部分の配線層と接続された次層のビアと、
前記次層の絶縁層の裏面に設けられた、前記次層のビアと接続された次層の配線層と、を有し、
前記複数のビアは、前記配線層側の断面積が、前記パッド側の断面積より大きく、
前記次層のビアは、前記次層の配線層側の断面積が、前記配線層側の断面積より大きいと共に、前記パッドの直上に設けられていることを特徴とするコアレス多層配線基板。
【請求項7】
前記最外層の絶縁層の表面と前記パッドの表面とは面一であることを特徴とする請求項６記載のコアレス多層配線基板。
【請求項8】
前記最外層の絶縁層の表面より前記パッドの表面が前記最外層の絶縁層の内方に位置していることを特徴とする請求項６記載のコアレス多層配線基板。
【請求項9】
前記最外層の絶縁層の表面より前記パッドの表面が突出していることを特徴とする請求項６記載のコアレス多層配線基板。
【請求項10】
前記複数のビアが、前記パッドの周縁に設けられることを特徴とする請求項６乃至９の何れか一項記載のコアレス多層配線基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、コアレス多層配線基板及びその製造方法に関する。
【背景技術】
【0002】
半導体装置の高密度実装化に伴い、半導体チップ等を搭載する半導体パッケージ等に使用される高密度多層配線基板において、積層厚さの薄い、「コアレス基板」が使用されている。コアレス基板とは、例えば特許文献１に記載されているような、基板本体の補強支持機能等をもつコア層を有しない多層配線基板である。
【0003】
図１は、コアレス基板１の概要図である。その製造は、例えば、支持基板２上にソルダーレジスト３、電極４、絶縁層５、層間接続ビア６、及び配線層７並びに絶縁層５、層間接続ビア６、及び配線層７の繰り返し順次積層によるビルドアップ積層後、支持基板２を除去する等の方法による。このようなコアレス基板においては、従来のコア層を内層に有する基板と異なって、基板の反り又は変形等に抗する剛性の機能が、十分に発揮されないことがある。例えば、基板全体の変形又は内部応力の発生によって、パッドと絶縁層とが接合されている界面部の絶縁層に、剥離やパッドコーナー付近のクラックが発生する等の不都合があった。このようなコアレス基板のパッド付近の剥離及びクラック等を防止するために、例えば、特許文献２のパッドの構造のような、技術が開示されている。
【0004】
図２は、従来のパッドの構造例を、特許文献２における図１及び２の記載に基づいて示したものであり、パッド２１と絶縁層２２との密着面積が広がるように、パッド２１が、配線基板の内層方向ｘに、絶縁層２２の開口の壁部２３に沿って形成される壁面導体部２４が伸びる形に形成され、この形状によって、内部応力が分散し、クラックの発生を防止しようとするものである。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２００７−１３０９２号公報
【特許文献2】特開２００５−２４４１０８号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
上記特許文献２に示された「壁面導体部」を有する配線基板においては、密着面積を広げるパッドを得るために、配線形成工程が増加する問題があった。また、構造の面においては、基板に、変形又は曲げを生じるような外力が作用した場合に、積層方向に関してパッドと絶縁層との剥離を防止するための、確実な固繋接続の機能を有していないので、剥離又はクラックについて、十分には解決できない状況にあった。
【0007】
本発明は、上記に鑑みてなされたもので、コアレス多層配線基板の製造方法等において、工程数を増加することなく、剥離又はクラックの防止を有効に行うことを課題とする。
【課題を解決するための手段】
【0008】
本コアレス多層配線基板の製造方法は、樹脂からなる複数の絶縁層と複数の配線層とが積層されたコアレス多層配線基板の製造方法であって、支持体上に、前記支持体を給電層とする電解めっきによりパッドを形成する工程と、前記支持体上に前記パッドを被覆する絶縁層を形成する工程と、前記絶縁層に、１つの前記パッドを露出する複数のビア用空間を形成する工程と、前記複数のビア用空間を形成した前記絶縁層にシード層を形成する工程と、前記シード層を用いためっき処理により前記複数のビア用空間をめっきで充填し、一端が前記パッドと接続する複数のビアを形成すると共に、前記複数のビアの他端と一体に形成された配線層を、前記絶縁層上に形成する工程と、前記絶縁層上に、前記配線層を被覆して次層の絶縁層を積層する工程と、前記次層の絶縁層に、前記複数のビアと接続された部分の配線層と接続された次層のビアを形成すると共に、前記次層のビアと接続された次層の配線層を、前記次層の絶縁層上に形成する工程と、前記支持体を除去する工程と、を有し、前記複数のビアは、前記配線層側の断面積が、前記パッド側の断面積より大きく形成され、前記次層のビアは、前記次層の配線層側の断面積が、前記配線層側の断面積より大きいと共に、前記パッドの直上に形成されることを特徴とする。
【発明の効果】
【0009】
本発明により、コアレス多層配線基板の製造方法等において、工程数を増加することなく、剥離又はクラックの防止を有効に行うことができる。
【図面の簡単な説明】
【0010】
【図1】コアレス基板１の概要を例示する図である。
【図2】従来のパッドの構造を例示する図である。
【図3A】本発明の第１の実施の形態に係る、多層配線基板３０及びその各要素を例示する図である。
【図4】本発明の第１の実施の形態の変形例２に係る、多層配線基板を例示する図である。
【図5】従来の、パッドの表面が平坦でない場合の構造を例示する図である。
【図6A】本発明の第２の実施の形態に係る、多層配線基板６０及びその各要素を例示する図である。
【図7】本発明の第３の実施の形態に係る、半導体チップが設けられた半導体パッケージ７０を例示する図である。
【図8A】本発明の第３の実施の形態に係る、半導体装置が設けられた他の半導体パッケージ８０を例示する図である。
【図8B】本発明の第４の実施の形態に係る、半導体チップ３０１が搭載された多層配線基板３０２がマザーボード３０３に接続された状態の装置３００を例示する図である。
【図9】本発明の第５の実施の形態に係る、多層配線基板の製造のフローを例示する図である。
【図10】本発明の第５の実施の形態に係る、多層配線基板の製造についての途中工程の状態を例示する図である。
【図11】本発明の第６の実施の形態に係る、多層配線基板の製造のフローを例示する図である。
【図12】本発明の第６の実施の形態に係る、多層配線基板の製造についての途中工程の状態を例示する図である。
【図13】本発明の第６の実施の形態の変形例に係る多層配線基板を例示する図である。
【発明を実施するための形態】
【0011】
以下、図面を参照して、本発明を実施するための形態を説明する。
【0012】
（第１の実施の形態）本発明の第１の実施の形態は、６個の層間接続ビアが、等間隔に配置されて、パッドの周縁に設けられている構造の、多層配線基板の例示である。
【0013】
図３Ａは、本発明に係る多層配線基板３０及びその各要素を例示する図である。各要素は、配線層３１と、パッド３２と、絶縁層３３と、その絶縁層３３に設けられた、配線層３１及びパッド３２とを接続する複数の層間接続ビア３４と、パッド３２の層間接続ビア３４と反対側の面のめっき層３５と、から構成される。なお、半導体チップ等を接続するための金属バンプ３６も同時に示した。
【0014】
（絶縁層に応力集中又は剥離等が生じない理由）このような図３Ａの構成により、複数の層間接続ビア３４が、パッド３２の周縁３２ａの領域を接続により占有することとなり、本来絶縁層３３が内部変形や剥離等を生じるべき周縁３２ａの領域の面積が減少するので、パッド３２のコーナー部３２ｂの近傍にある絶縁層３３への応力集中、剥離又はクラック等を防止することができる。ここで図３Ａの３２ａの「周縁」とは、パッド３２の表面の外周のすぐ内側の領域をさしている。
【0015】
また、図３Ａの構成は、図中の積層方向（ｘ方向）についての、パッド３２と絶縁層３３との積層方向固繋が、外力に対して変形を防止する効果を発揮することを示している。パッド３２は、その周縁３２ａにおいて複数の層間接続ビア３４により接合されて、積層の一要素である配線層３１と結合されている。そして、配線層３１と、パッド３２と、それらの間の空間を満たす絶縁層３３とが一体となって積層方向に固繋される。このような積層方向固繋の構造によって、パッド３２及び絶縁層３３に曲げ又は反り等を生じさせるような外力が作用するときであっても、従来の構造と比較して、その変形を効果的に防止することができる。
【0016】
ところで、従来の多層配線基板のパッドと絶縁層との接続の構造は、例えば、図２の構造（特許文献２（特開２００５−２４４１０８号公報）の例による）における、パッド２１のコーナー部付近Ｂに見られるように、パッド２１と絶縁層２２との面同士の接着以外には、積層方向（図２で示すｘ方向）について、他の固繋の機能がなかった。従って、外部からの変形の作用に対して、接着面において容易に剥離が生じる傾向にあった。
【0017】
しかし、本発明によれば、面同士の接着構造以外にもつ積層方向固繋の構造によって、積層方向の接続強度が確実に保たれ、曲げや反り等を生じさせるような外力が作用する場合にも、パッドの周縁の界面において、絶縁層の剥離又はクラック等を生じることがない。また、本発明によれば、従来例の図２の壁面導体部２４のような層を設ける工程を要さず、複数のビアの形成は、従来のビア形成の工程において同時に行うことができるので、多層配線基板の製造において、工程数を増加することなく、剥離又はクラック等の防止を有効に行うことができる。
【0018】
（ビアの形状）層間接続ビアを、限られた微少な面積のパッドの周縁に、精度よく接合するためには、例えば、図３Ａに示すような、層間接続ビア３４のパッド３２への接続側の断面が細い形状を有していると、効果的である。このような層間接続ビアの形状について、配線層側の断面積が、パッド側の断面積よりも大きいテーパ形状を有する多層配線基板は、例えば、コアレス基板の製造の方法（第３の実施の形態に後述する）により、形成することができる。層間接続ビアの断面は通常円形であり、その断面の代表的な寸法は、配線層側においてφ６５〜７５μｍ、パッド側においてφ５５〜６５μｍである。なお、パッドの外径寸法を例示すると、半導体チップの搭載を対象とする場合、φ１００〜１２０μｍであり、他の半導体装置の搭載を対象とする場合、φ３００〜７００μｍである。
【0019】
（層間接続ビアの配置）図３Ｂは、上記の図３Ａの切断線Ｃ−Ｃにおける断面を例示する図である。６個の層間接続ビア３４が等間隔に配置され、パッド３２の周縁３２ａに接続されている。層間接続ビア３４の配置は、外部からの変形に対して、応力負荷を均等にするため、パッド３２の周縁３２ａに等間隔に設けることが望ましい。
【0020】
なお、パッドの周縁又は周縁の内側の領域に設けられるこれらの層間接続ビアの数、配置の形態については、多層配線基板の全体の電気的特性、積層の層数、絶縁材及び配線層等の設計諸元に応じて、増減又は位置変更等を適宜選択することができる。
【0021】
（パッド表面の平坦性）本発明において、パッド表面については、ビア又は絶縁層が設けられている側と反対側の面は平坦である。
【0022】
図３Ａにおけるパッド３２の表面３８は、その裏面３９における層間接続ビア３４との接続状態による影響を受けることなく、平坦な形状となっている。例えばコアレス基板の製造方法による場合には、パッドが、平坦な支持基板上に形成されるため、パッドの表面を平坦にすることができる。これに対し、図５に示すようなコア層を有する積層基板５０において、コア層側から単に、順次積層及びめっきをしていくものは、パッドの表面５１は平坦とならない。即ち、ビアはコア層と反対側の表面に向かって断面積が広がる形状をなし、層間接続ビア位置が表面のパッド５１と同じ位置になる場合には、パッド自体の内部に孔の空間５２が生じることになる。パッド自体がこのような孔を有する場合、パッド付近に外力が作用すると、その孔の縁部５３等において応力集中によるクラックの発生等が生じることがある。これに対して、本発明のパッドにおいては、表面の平坦性が確保されており、クラック発生等の懸念はない。
【0023】
（第１の実施の形態の変形例１）本発明の第１の実施の形態の変形例１は、層間接続ビアの数と配置を変形させた例である。
【0024】
図３Ｃの（ａ）から（ｃ）までの各図は、パッド３２の周縁３２ａに、各々等間隔に設けられた３，４，５個の層間接続ビア３４の配置を例示する図である。
【0025】
図３Ｃの（ｄ）から（ｆ）までの各図は、パッド３２の周縁３２ａに設けられた、等間隔の３，４，５個の層間接続ビア３４に加えて、パッド３２の周縁３２ａよりも内側の領域３２ｃにも、層間接続ビア３７が設けられたことを例示する図である。各図の層間接続ビア３７は、パッド３２の中心点に設けられているが、多層配線基板の全体の設計諸元に応じて、その数の増減又は位置変更等を適宜選択することができる。
【0026】
（第１の実施の形態の変形例２）本発明の第１の実施の形態の変形例２は、パッドの露出している表面の、積層方向における位置が、多層配線基板の表面より積層の内側に位置している多層配線基板の例示である。
【0027】
図４は、パッド４２の表面４５ａが、絶縁層４３の表面４３ａの位置より多層配線基板の内層に位置する多層配線基板４０を例示する図である。パッド４２の、層間接続ビア４４が設けられた面と反対側の面には、めっき層４５を介して金属バンプ４６が設けられ、その上に半導体チップ又は半導体装置４９が搭載されて、半導体パッケージが形成される。半導体パッケージの厚さは、製品の小型化のため、最小化が求められるので、金属バンプの高さＬを最小とするには、パッド４２の表面４５ａの位置を、絶縁層４３の表面４３ａから内層の側に設定して、金属バンプの厚さを変えずに強度を確保することができる。その製造方法は、例えば後述（第５の実施の形態、（５）の段階）の「電極高さ調整層」に示すように、コアレス基板製造の際のパッド形成の一工程を利用して行うことができる。
【0028】
また、金属パンプの高さＬの制限が厳しくない場合等には、パッド４２の表面４５ａを絶縁層４３の表面４３ａと面一の状態とすることができる。更に、パッドを絶縁層の表面から突出させて、両者の接合面積を増加させ、接合強度を高めることができる。パッドの突出の製造方法は、例えばコアレス基板の製造の際に、支持基板におけるパッドの対応位置に凹部を形成しておくこと等により行うことができる。
【0029】
（第２の実施の形態）本発明の第２の実施の形態は、環状層間接続体が、パッドの周縁部に設けられている構造の、多層配線基板の例示である。
【0030】
図６Ａは、本発明に係る多層配線基板６０及びその各要素を例示する図である。各要素は、配線層６１と、パッド６２と、絶縁層６３と、その絶縁層６３に設けられた、配線層６１及びパッド６２とを接続する環状層間接続体６４と、パッド６２の環状層間接続体６４と反対側の面のめっき層６５と、から構成される。なお、半導体チップ等を接続するための金属バンプ６６も同時に示した。
【0031】
図６Ａの構成において、環状層間接続体６４は、パッド６２とその周縁６２ａの領域において接続されており、周縁６２ａの領域を占有する。従って、絶縁層６３が従来有していたパッド６２のコーナー部付近の領域に相当する箇所が存在しないので、絶縁層６３について、従来コーナー部付近に発生していた応力集中、剥離又はクラック等は、発生することがない。
【0032】
なお、図６Ａにおいて、パッド６２の金属バンプ６６側の表面６５ａは、多層配線基板の絶縁層の表面６３ａと同一平面に形成されている状態を例示しているが、図４に示すパッド４２の表面４５ａと絶縁層４３の表面４３ａとの位置関係と同様に、パッド６２の金属バンプ６６側の表面６５ａが、絶縁層の表面６３ａの位置より、多層配線基板の内側の窪んだ位置に設けられていてもよい。
【0034】
（第２の実施の形態の変形例）図６Ｃは、環状層間接続体６４に加えて、２個の層間接続ビア６７がパッド６２の周縁の内側の領域６２ｃに設けられている状態を、図６Ａの切断線Ｄ−Ｄにおける断面図位置として例示する図である。これら層間接続ビアの数、配置の形態又は環状層間接続体の配置の形態については、多層配線基板全体の電気的特性、積層の層数、絶縁材及び配線層等の設計諸元に応じて、増減又は位置変更等を適宜選択することができる。
【0035】
（第３の実施の形態）本発明の第３の実施の形態は、複数の層間接続ビアがパッドの周縁に設けられている多層配線基板に、半導体チップ又は半導体装置が設けられた半導体パッケージの例示である。
【0036】
図７は、係る半導体パッケージ７０を例示する図である。半導体パッケージ７０は、複数の層間接続ビア７１がパッド７２の周縁に設けられている多層配線基板７３に、金属バンプ７４を介して電気的及び機械的に接続された半導体チップ７５を有している。半導体チップ７５と多層配線基板７３との間隙は、封止樹脂７６によって封止されている。パッド７２の外径寸法は、φ１００〜１２０μｍである。
【0037】
図８Ａは、半導体装置８５が設けられた他の半導体パッケージ８０を例示する図である。半導体パッケージ８０は、複数の層間接続ビア８１がパッド８２の周縁に設けられている多層配線基板８３に、金属バンプ８４を介して電気的及び機械的に接続された半導体装置８５を有している。半導体装置８５は、多層配線基板８３と対向する面と反対側の表面８５ａに半導体チップ８６をフリップチップ接合により搭載している。半導体装置８５と多層配線基板８３との間隙は、封止樹脂８７によって封止されている。パッドの外径寸法は、φ３００〜７００μｍである。
【0038】
なお、図７及び図８Ａにおいて、パッドの金属バンプ側の表面が、多層配線基板の絶縁層の表面と同一平面に形成されている状態を例示しているが、図４に示すパッド４２の表面４５ａと絶縁層４３の表面４３ａとの位置関係と同様に、パッドの金属バンプ側の表面が、多層配線基板の絶縁層の表面の位置より、多層配線基板の内側の窪んだ位置に設けられていてもよい。
【0039】
（第４の実施の形態）本発明の第４の実施の形態は、複数の層間接続ビアがパッドの周縁に設けられている多層配線基板とマザーボードとが接続された状態の装置の例示である。本発明のパッドは、多層配線基板が、半導体チップ又は半導体装置等を搭載する場合の使用に限らず、マザーボード又は他の実装基板と接続する場合においても、外部接続端子として使用することができる。
【0040】
図８Ｂは、半導体チップ３０１が搭載された多層配線基板３０２が、金属バンプ３０４を介してマザーボード３０３に接続された状態の装置３００を例示する図である。金属バンプ３０４によって、外部接続端子３０５及びマザーボードの接続端子３０６が接続されている。この例においては、半導体チップ３０１が搭載された多層配線基板３０２はＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）の形態となっている。
【0041】
なお、図８Ｂにおいて、外部接続端子３０５の金属バンプ３０４側の表面３０５ａが、多層配線基板３０２の絶縁層の表面３０２ａより内側の窪んだ位置に設けられている状態を例示しているが、図３Ａに示すパッド３２の表面３８と多層配線基板３０の絶縁層３３の表面３３ａとの位置関係と同様に、外部接続端子３０５の金属バンプ３０４側の表面３０５ａが、多層配線基板３０２の絶縁層の表面３０２ａと同一の平面の位置に設けられていてもよい。
【0042】
（第５の実施の形態）本発明の第５の実施の形態は、複数の層間接続ビアが、パッドの周縁に設けられている、コアレス基板の構成の多層配線基板の製造の方法の例示である。
【0043】
図９は、本発明の多層配線基板の製造のフローを例示する図である。この多層配線基板の製造においては、ビルドアップ基板の積層方法を利用することができる。製造フローの各段階は、（１）準備、（２）パッド形成、（３）層間接続ビアの形成及び積層、（４）基板表面の処理、及び（５）支持基板除去及び仕上げから構成される。
【0045】
（１）の段階において、銅板等の導電材である支持基板を準備する。
【0046】
（２）の段階において、工程２）パッドの形成のため、図１０（ａ）に示す支持基板１００上に、めっきレジスト１０１をフィルムラミネーション又はスクリーン印刷塗布により形成し、工程３）露光現像等によりパッド形成のための空間１０２を形成し、工程４）図１０（ｂ）に示すパッド１０３の金属層を、電解めっきにより形成する。例えば金属バンプ（図示せず）と接着すべき表面を金、ニッケル等により形成し、パッド本体を銅等により形成する。なお、パッドの表面の位置を、絶縁層の表面の位置より内層の側に設定する場合（第１の実施の形態の変形例２に記載）には、この工程４）においては、表面用のめっきの前に、電極高さ調整層としての銅めっき等を行えばよい。
【0047】
図１０（ｆ）に、電極高さ調整層１０９とパッド１０３とを例示している。
【0048】
（３）の段階において、工程５）めっきレジストを除去後、エポキシ樹脂等の絶縁層を形成し、工程６）図１０（ｃ）に示す、レーザによる層間接続ビア空間１０４の穿孔の後、工程７）配線パターン形成として、シード層形成、めっきレジスト塗布、パターニングを行う。更に、多層配線基板の積層数に応じて、図９の（３）の段階の工程５）から工程７）を繰り返し、図１０（ｄ）に示す多層配線が形成される。
【0049】
図１０（ｃ），（ｄ）において、層間接続ビア１０５をパッド１０３の周縁１０３ａに接続するための層間接続ビア空間１０４を穿孔する際に、特に、穿孔の位置精度の確保が重要である。その理由は、穿孔位置がパッドの周縁から外れた場合には、次のビア及びパターニングの形成工程において、パッドの周縁と層間接続ビアとの接続部分に不良が生じて、絶縁層とパッド金属との剥離又はクラックの発生の原因となるからである。
【0050】
（４）の段階において、図１０（ｄ）の半導体チップ等搭載面の反対側の面１０６にソルダーレジスト１０７を塗布し、他の開口部１０８を形成する。
【0051】
（５）の段階において、図１０（ｅ）に示すように、支持基板１００をウエットエッチング等によって除去して、コアレス多層基板が完成する。なお、パッドの表面の位置を絶縁層の表面の位置より内層の側に設定する場合（第１の実施の形態の変形例２に記載）には、この工程４）で施した、図１０（ｆ）の電極高さ調整層１０９としての銅めっき等を、ウエットエッチング等により除去すればよい。
【0052】
（第６の実施の形態）本発明の第６の実施の形態は、環状層間接続体が、パッドの周縁に設けられている多層配線基板の製造の方法の例示である。
【0053】
図１１は、係る多層配線基板の製造のフローを例示する図である。この多層配線基板の製造においては、ビルドアップ基板の積層方法を利用することができる。製造フローの各段階は、（１）準備、（２）パッド形成、（３）環状層間接続体の形成及び積層、（４）基板表面の処理、及び（５）支持基板除去及び仕上げから構成される。前述した（第５の実施の形態）の説明において、「パッドに接続される層間接続ビア」の文中の「層間接続ビア」の箇所を「環状層間接続体」に置き換えれば、環状層間接続体を特徴とする多層配線基板の製造方法となるので、説明が（第５の実施の形態）の説明と同様の部分は、重複するので省略する。
【0055】
図１１の（３）の段階において、工程５）めっきレジストを除去後、エポキシ樹脂等の絶縁層を形成し、工程６）図１２（ａ）に示すレーザによる環状層間接続体の空間１２４の穿孔後、シード層形成、めっきレジスト塗布、パターニングを行い、図１２（ｂ）に示すパッド１２３と接続される環状層間接続体１２５が形成される。更に、多層配線基板の積層数に応じて、図１１の（３）の段階の工程７）から工程９）を繰り返す。
【0056】
本発明において、図１２（ａ），（ｂ）のパッド１２３の周縁に設ける環状層間接続体１２５のための空間１２４を穿孔する際に、特に、穿孔の位置精度の確保が重要である。前述（第５の実施の形態）の説明と同様に、パッドの周縁と環状層間接続体との接続部分に不良が生じて、絶縁層とパッド金属との剥離又はクラックの発生の原因となるからである。
【0058】
（第６の実施の形態の変形例）本発明の第６の実施の形態の変形例は、環状層間接続体に加えて、環状層間接続体が形成する空間内に、層間接続ビアを設けた多層配線基板の製造の方法の例示である。
【0059】
図１３（ａ）は、係る製造の方法に関して、環状層間接続体１３５が形成する空間１３０の内部に、２個の層間接続ビア１３１が設けられた状態の多層配線基板を例示する図である。
【0061】
係る構造の多層配線基板の製造方法については、図１１に示した環状層間接続体の製造フローの工程６）において、環状層間接続体用の空間の穿孔時に、その層間接続ビア用の孔を形成し、同時にめっき処理を施す等により、行うことができる。
【0062】
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
【0063】
例えば、本発明は、「コアレス基板」、すなわち、多層配線基板の一積層要素としての補強支持機能を有するコア基板を有さない多層配線基板について説明したが、コアレス基板に限ることなく、コア基板を有する多層配線基板においても、本発明の技術を利用することによって、製品の信頼性の向上、品質の向上を図ることができる。
【符号の説明】
【0064】
１ コアレス基板２，１００ 支持基板
３，１０７ ソルダーレジスト
４ 電極
５，２２，３３，４３，６３ 絶縁層
６，３４，３７，４４，４７，６７，７１，８１，１０５，１３１ 層間接続ビア
７，３１，６１ 配線層
２１，３２，４２，６２，７２，８２，１０３，１２３ パッド
２３ 絶縁層の開口の壁部
２４ 壁面導体部
３０，４０，６０，７３，８３，３０２ 多層配線基板
３２ａ パッド３２の周縁
３２ｂ パッド３２のコーナー部
３２ｃ パッド３２の周縁３２ａよりも内側の領域
３５，４５，６５ めっき層
３６，４６，６６，７４，８４，３０４ 金属バンプ
４２ａ パッド４２の裏面
４３ａ 絶縁層４３の表面
４５ａ パッド４２の表面
６２ａ パッド６２の周縁
６２ｃ パッド６２の周縁６２ａよりも内側の領域
６４，１２５，１３５ 環状層間接続体
７０，８０ 半導体パッケージ
７５，８６，３０１ 半導体チップ
７６，８７ 封止樹脂
８５ 半導体装置
８５ａ 多層配線基板８３と対向する面と反対側の表面
１０１ めっきレジスト
１０２ パッド形成のための空間
１０３ａパッド１０３の周縁
１０４ 層間接続ビア空間
１０６ 半導体チップ等搭載面の反対側の面
１０９ 電極高さ調整層
１２４ 環状層間接続体用の空間
１３０ 環状層間接続体１３５が形成する空間
３０３ マザーボード
３０５ 外部接続端子
３０６ マザーボードの接続端子
Ｂ パッド２１のコーナー部付近
Ｌ 金属バンプの高さ