特許 5698004 半導体回路、電池監視システム、診断プログラム、及び診断方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5698004

(24)【登録日】2015年2月20日

(45)【発行日】2015年4月8日

(54)【発明の名称】半導体回路、電池監視システム、診断プログラム、及び診断方法

(51)【国際特許分類】

   H02J 7/00 20060101AFI20150319BHJP

   G01R 19/00 20060101ALI20150319BHJP

   G01R 31/36 20060101ALI20150319BHJP

   H01M 10/44 20060101ALI20150319BHJP

   H01M 10/42 20060101ALI20150319BHJP

   H02J 7/02 20060101ALI20150319BHJP

【ＦＩ】

   H02J7/00 Q

   G01R19/00 B

   G01R31/36 A

   H01M10/44 P

   H01M10/42 P

   H02J7/02 H

【請求項の数】10

【全頁数】19

(21)【出願番号】特願2011-4249(P2011-4249)

(22)【出願日】2011年1月12日

(65)【公開番号】特開2012-147587(P2012-147587A)

(43)【公開日】2012年8月2日

【審査請求日】2013年11月14日

(73)【特許権者】

【識別番号】308033711

【氏名又は名称】ラピスセミコンダクタ株式会社

(74)【代理人】

【識別番号】100079049

【弁理士】

【氏名又は名称】中島 淳

(74)【代理人】

【識別番号】100084995

【弁理士】

【氏名又は名称】加藤 和詳

(74)【代理人】

【識別番号】100099025

【弁理士】

【氏名又は名称】福田 浩志

(72)【発明者】

【氏名】杉村 直昭

【審査官】 松尾 俊介

(56)【参考文献】

【文献】 特開２００２−１６８９２８（ＪＰ，Ａ）

【文献】 特開平０５−１６０７３２（ＪＰ，Ａ）

【文献】 特開２００９−１８３０２５（ＪＰ，Ａ）

【文献】 特開平１０−２６１９４０（ＪＰ，Ａ）

【文献】 特開２００７−００１１２３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｊ ７／００

Ｇ０１Ｒ １９／００

Ｇ０１Ｒ ３１／３６

Ｈ０１Ｍ １０／４２

Ｈ０１Ｍ １０／４４

Ｈ０２Ｊ ７／０２

(57)【特許請求の範囲】

【請求項1】

直列に接続された複数の電池の各々の高電位側に接続された第１信号線と前記複数の電池の各々の低電位側に接続された第２信号線との間に跨って設けられた抵抗素子と、前記抵抗素子に直列に接続された放電用スイッチング素子とを含む放電手段に対し、前記第１信号線の電位と前記第２信号線の電位との電位差に応じて設定される閾値電圧と、前記抵抗素子と前記放電用スイッチング素子との間の電位に応じた電圧とを比較する比較手段と、
を備え、
前記比較手段は、シングルエンド型反転増幅器と、前記シングルエンド型反転増幅器の入力に接続され、かつ前記第１信号線の電位または前記抵抗素子と前記放電用スイッチング素子との間の電位が入力される第１コンデンサと、前記第１コンデンサと並列に接続され、かつ前記第２信号線の電位または前記抵抗素子と前記放電用スイッチング素子との間の電位が入力される第２コンデンサと、を備える
半導体回路。

【請求項2】

前記閾値電圧は、前記第１コンデンサの静電容量と、前記第２コンデンサの静電容量とに応じて定められる、請求項１に記載の半導体回路。

【請求項3】

直列に接続された複数の電池の各々の高電位側に接続された第１信号線と前記複数の電池の各々の低電位側に接続された第２信号線との間に跨って設けられた抵抗素子と、前記抵抗素子に直列に接続された放電用スイッチング素子とを含む放電手段と、
第１コンデンサと、該第１コンデンサと並列に接続された第２コンデンサと、を備え、該第１コンデンサに与えられた前記第１信号線の電位と該第２コンデンサに与えられた前記第２信号線の電位とにより該第１コンデンサ及び該第２コンデンサに与えられる電荷に基づいて該第１コンデンサ及び該第２コンデンサに前記抵抗素子と前記放電用スイッチング素子の間の電位を接続することで定められる電圧と、該第１コンデンサ及び該第２コンデンサが接続されるシングルエンド型反転増幅器の前記第１信号線の電位と前記第２信号線の電位との電位差に応じて設定される閾値電圧とを比較する比較手段と、
を有する半導体回路。

【請求項4】

各前記第１信号線と前記比較手段とを接続する第１スイッチング素子と、
各前記第２信号線と前記比較手段とを接続する第２スイッチング素子と、
を備えた請求項１から請求項３のいずれか１項に記載の半導体回路。

【請求項5】

前記比較手段の比較結果に基づいて、前記放電手段の異常を診断する診断手段を備えた請求項１から請求項４のいずれか１項に記載の半導体回路。

【請求項6】

基準電圧生成手段と、
前記基準電圧生成手段により生成された電圧から所定の割合の電圧を生成する生成手段と、
接地電位を供給する接地手段と、
を備え、
前記比較手段は、さらに、前記基準電圧生成手段で生成された電圧と接地電位に応じた電圧との差に応じて設定される閾値電圧と、前記生成手段で生成された前記所定の割合の電圧とを比較する、請求項１から請求項５のいずれか１項に記載の半導体回路。

【請求項7】

前記比較手段の比較結果に基づいて、前記比較手段の異常を検出する検出手段を備えた請求項６に記載の半導体回路。

【請求項8】

直列に接続された複数の電池と、
前記複数の電池の各々の高電位側に接続された第１信号線と前記複数の電池の各々の低電位側に接続された第２信号線との間に跨って設けられた抵抗素子と、前記抵抗素子に直列に接続された放電用スイッチング素子とを含む放電手段と、
前記請求項１から請求項７のいずれか１項に記載の半導体回路と、
を備えた電池監視システム。

【請求項9】

直列に接続された複数の電池の各々の高電位側に接続された第１信号線と前記複数の電池の各々の低電位側に接続された第２信号線との間に跨って設けられた抵抗素子と、前記抵抗素子に直列に接続された放電用スイッチング素子とを含む放電手段に対し、前記第１信号線の電位と前記第２信号線の電位との電位差に応じて設定される閾値電圧と、前記抵抗素子と前記放電用スイッチング素子との間の電位に応じた電圧とを比較する比較手段と、を備え前記比較手段は、シングルエンド型反転増幅器と、前記シングルエンド型反転増幅器の入力に接続され、かつ前記第１信号線の電位または前記抵抗素子と前記放電用スイッチング素子との間の電位が入力される第１コンデンサと、前記第１コンデンサと並列に接続され、かつ前記第２信号線の電位または前記抵抗素子と前記放電用スイッチング素子との間の電位が入力される第２コンデンサと、を備えた半導体回路の前記放電手段を診断する処理をコンピュータに実行させるための診断プログラムであって、
前記第１コンデンサに、前記第１信号線の電位と前記シングルエンド型反転増幅器の閾値電圧との差を充電するステップと、
前記第２コンデンサに、前記第２信号線の電位と前記シングルエンド型反転増幅器の閾値電圧との差を充電するステップと、
前記第１コンデンサ及び前記第２コンデンサに前記抵抗素子と前記放電用スイッチング素子との間の電位に応じた電圧を入力させるステップと、
前記比較手段から比較結果を出力するステップと、
を備えた処理をコンピュータに実行させるための診断プログラム。

【請求項10】

直列に接続された複数の電池の各々の高電位側に接続された第１信号線と前記複数の電池の各々の低電位側に接続された第２信号線との間に跨って設けられた抵抗素子と、前記抵抗素子に直列に接続された放電用スイッチング素子とを含む放電手段に対し、前記第１信号線の電位と前記第２信号線の電位との電位差に応じて設定される閾値電圧と、前記抵抗素子と前記放電用スイッチング素子との間の電位に応じた電圧とを比較する比較手段と、を備え前記比較手段は、シングルエンド型反転増幅器と、前記シングルエンド型反転増幅器の入力に接続され、かつ前記第１信号線の電位または前記抵抗素子と前記放電用スイッチング素子との間の電位が入力される第１コンデンサと、前記第１コンデンサと並列に接続され、かつ前記第２信号線の電位または前記抵抗素子と前記放電用スイッチング素子との間の電位が入力される第２コンデンサと、を備えた半導体回路の前記放電手段を診断する診断方法であって、
前記第１コンデンサに、前記第１信号線の電位と前記シングルエンド型反転増幅器の閾値電圧との差を充電する工程と、
前記第２コンデンサに、前記第２信号線の電位と前記シングルエンド型反転増幅器の閾値電圧との差を充電する工程と、
前記第１コンデンサ及び前記第２コンデンサに前記抵抗素子と前記放電用スイッチング素子との間の電位に応じた電圧を入力させる工程と、
前記比較手段から比較結果を出力する工程と、
を備えた診断方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体回路、電池監視システム、診断プログラム、及び診断方法、特に電池電圧監視用の半導体回路、電池監視システム、診断プログラム、及び診断方法に関するものである。

【背景技術】

【0002】

一般に、ハイブリッド自動車や電気自動車のモータ駆動等に用いられる大容量で高出力なバッテリーとして、複数の電池（電池セル）が直列に接続されたバッテリー（具体的一例としては、リチウムイオンバッテリー等が挙げられる）が用いられている。当該バッテリーの電池の電圧を監視・制御するための電池監視システムが知られている。

【0003】

従来の電池監視システムは、複数の電池セルを含む電池セル群と、当該電池セル群に含まれる電池セルの電圧を測定・制御する半導体回路と、を備えて構成されている。

【0004】

当該電池監視システムでは、測定用の半導体回路から得られた各電池セルの電圧情報を元に、電池セル群のセル電圧均等化（各電池セルの電圧値を均等にする）処理や充放電制御（各電池セルの充放電の制御）処理等を行う。このような電池監視システムでは、電圧均等化処理が適切に行われていないと、電池監視システムに不具合が発生する場合がある。

【0005】

そのため、放電回路に関する故障を診断する方法が知られている。特許文献１には、放電回路に用いるスイッチのオープン故障を診断する方法として、スイッチをオンした状態で、スイッチの両端の電圧が一定以下であるか、また、スイッチをオフした状態でスイッチの両端電圧が所定電圧よりも高いか否かを検知する技術が記載されている。また、特許文献２には、比較回路として、入力側にコンデンサが並列に接続されたチョッパ型コンパレータが記載されている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００８−１７５８０４号公報

【特許文献2】特開２０１０−９７５４９号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、上述の技術では、異常診断部等の専用の手段において処理を行う必要があるため処理時間がかかってしまうと共に、電力消費が大きくなる場合があるという問題がある。

【0008】

本発明は、上述した問題を解決するために提案されたものであり、放電手段の機能を適切に診断することができる、半導体回路、電池監視システム、診断プログラム、及び診断方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

上記目的を達成するために、請求項１に記載の半導体回路は、直列に接続された複数の電池の各々の高電位側に接続された第１信号線と前記複数の電池の各々の低電位側に接続された第２信号線との間に跨って設けられた抵抗素子と、前記抵抗素子に直列に接続された放電用スイッチング素子とを含む放電手段に対し、前記第１信号線の電位と前記第２信号線の電位との電位差に応じて設定される閾値電圧と、前記抵抗素子と前記放電用スイッチング素子との間の電位に応じた電圧とを比較する比較手段と、を備え、前記比較手段は、シングルエンド型反転増幅器と、前記シングルエンド型反転増幅器の入力に接続され、かつ前記第１信号線の電位または前記抵抗素子と前記放電用スイッチング素子との間の電位が入力される第１コンデンサと、前記第１コンデンサと並列に接続され、かつ前記第２信号線の電位または前記抵抗素子と前記放電用スイッチング素子との間の電位が入力される第２コンデンサと、を備える。
また、請求項３に記載の半導体回路は、直列に接続された複数の電池の各々の高電位側に接続された第１信号線と前記複数の電池の各々の低電位側に接続された第２信号線との間に跨って設けられた抵抗素子と、前記抵抗素子に直列に接続された放電用スイッチング素子とを含む放電手段と、第１コンデンサと、該第１コンデンサと並列に接続された第２コンデンサと、を備え、該第１コンデンサに与えられた前記第１信号線の電位と該第２コンデンサに与えられた前記第２信号線の電位とにより該第１コンデンサ及び該第２コンデンサに与えられる電荷に基づいて該第１コンデンサ及び該第２コンデンサに前記抵抗素子と前記放電用スイッチング素子の間の電位を接続することで定められる電圧と、該第１コンデンサ及び該第２コンデンサが接続されるシングルエンド型反転増幅器の前記第１信号線の電位と前記第２信号線の電位との電位差に応じて設定される閾値電圧とを比較する比較手段と、を有する。

【0010】

請求項６に記載の半導体回路は、請求項１から請求項５のいずれか１項に記載の半導体回路において、基準電圧生成手段と、前記基準電圧生成手段により生成された電圧から所定の割合の電圧を生成する生成手段と、接地電位を供給する接地手段と、を備え、前記比較手段は、さらに、前記基準電圧生成手段で生成された電圧と接地電位に応じた電圧との差に応じて設定される閾値電圧と、前記生成手段で生成された前記所定の割合の電圧とを比較する。

【0011】

請求項８に記載の電池監視システムは、直列に接続された複数の電池と、前記複数の電池の各々の高電位側に接続された第１信号線と前記複数の電池の各々の低電位側に接続された第２信号線との間に跨って設けられた抵抗素子と、前記抵抗素子に直列に接続された放電用スイッチング素子とを含む放電手段と、前記請求項１から請求項７のいずれか１項に記載の半導体回路と、を備える。

【0012】

請求項９に記載の診断プログラムは、直列に接続された複数の電池の各々の高電位側に接続された第１信号線と前記複数の電池の各々の低電位側に接続された第２信号線との間に跨って設けられた抵抗素子と、前記抵抗素子に直列に接続された放電用スイッチング素子とを含む放電手段に対し、前記第１信号線の電位と前記第２信号線の電位との電位差に応じて設定される閾値電圧と、前記抵抗素子と前記放電用スイッチング素子との間の電位に応じた電圧とを比較する比較手段と、を備え前記比較手段は、シングルエンド型反転増幅器と、前記シングルエンド型反転増幅器の入力に接続され、かつ前記第１信号線の電位または前記抵抗素子と前記放電用スイッチング素子との間の電位が入力される第１コンデンサと、前記第１コンデンサと並列に接続され、かつ前記第２信号線の電位または前記抵抗素子と前記放電用スイッチング素子との間の電位が入力される第２コンデンサと、を備えた半導体回路の前記放電手段を診断する処理をコンピュータに実行させるための診断プログラムであって、前記第１コンデンサに、前記第１信号線の電位と前記シングルエンド型反転増幅器の閾値電圧との差を充電するステップと、前記第２コンデンサに、前記第２信号線の電位と前記シングルエンド型反転増幅器の閾値電圧との差を充電するステップと、前記第１コンデンサ及び前記第２コンデンサに前記抵抗素子と前記放電用スイッチング素子との間の電位に応じた電圧を入力させるステップと、前記比較手段から比較結果を出力するステップと、を備えた処理をコンピュータに実行させるためのものである。

【0013】

請求項１０に記載の診断方法は、直列に接続された複数の電池の各々の高電位側に接続された第１信号線と前記複数の電池の各々の低電位側に接続された第２信号線との間に跨って設けられた抵抗素子と、前記抵抗素子に直列に接続された放電用スイッチング素子とを含む放電手段に対し、前記第１信号線の電位と前記第２信号線の電位との電位差に応じて設定される閾値電圧と、前記抵抗素子と前記放電用スイッチング素子との間の電位に応じた電圧とを比較する比較手段と、を備え前記比較手段は、シングルエンド型反転増幅器と、前記シングルエンド型反転増幅器の入力に接続され、かつ前記第１信号線の電位または前記抵抗素子と前記放電用スイッチング素子との間の電位が入力される第１コンデンサと、前記第１コンデンサと並列に接続され、かつ前記第２信号線の電位または前記抵抗素子と前記放電用スイッチング素子との間の電位が入力される第２コンデンサと、を備えた半導体回路の前記放電手段を診断する診断方法であって、前記第１コンデンサに、前記第１信号線の電位と前記シングルエンド型反転増幅器の閾値電圧との差を充電する工程と、前記第２コンデンサに、前記第２信号線の電位と前記シングルエンド型反転増幅器の閾値電圧との差を充電する工程と、前記第１コンデンサ及び前記第２コンデンサに前記抵抗素子と前記放電用スイッチング素子との間の電位に応じた電圧を入力させる工程と、前記比較手段から比較結果を出力する工程と、を備える。

【発明の効果】

【0014】

本発明によれば、放電手段の機能を適切に診断することができる、という効果を奏する。

【図面の簡単な説明】

【0015】

【図1】第１の実施の形態に係る電池監視システムの概略構成の一例を示す回路図である。

【図2】第１の実施の形態に係る半導体回路の概略構成の一例を示す回路図である。

【図3】第１の実施の形態に係る均等化機能の自己診断処理の流れの一例を示すフローチャートである。

【図4】第１の実施の形態に係るイニシャライズ動作における半導体回路の状態を示した回路図である。

【図5】第１の実施の形態に係る比較動作における半導体回路の状態を示した回路図である。

【図6】第２の実施の形態に係る半導体回路の概略構成の一例を示す回路図である。

【図7】第２の実施の形態に係る診断処理全体の流れの一例を示すフローチャートである。

【図8】第２の実施の形態に係るチョッパ型コンパレータ診断処理全体の流れの一例を示すフローチャートである。

【図9】第２の実施の形態に係るチョッパ型コンパレータ診断処理のイニシャライズ動作の流れの一例を示すフローチャートである。

【図10】第２の実施の形態に係るチョッパ型コンパレータ診断処理の比較動作１及び比較動作２の流れの一例を示すフローチャートである。

【図11】第２の実施の形態に係るチョッパ型コンパレータ診断のイニシャライズ動作における半導体回路の状態を示した回路図である。

【図12】第２の実施の形態に係るチョッパ型コンパレータ診断処理の比較動作１及び比較動作２における半導体回路の状態を示した回路図である。

【発明を実施するための形態】

【0016】

［第１の実施の形態］

【0017】

以下、図面を参照して、第１の実施の形態の電池監視システムについて詳細に説明する。

【0018】

まず、本実施の形態の電池監視システムの構成について説明する。本実施の形態の電池監視システムの概略構成の一例を図１に示す。図１に示した本実施の形態の電池監視システムは、複数の電池セルを含む電池セル群１２と、電池セル群１２の各電池セルを放電させる放電部１３と、電池セル群１２の各電池セルの電圧を測定する半導体回路１４と、を備えて構成されている。

【0019】

放電部１３は、放電回路（図２、放電回路５１参照、詳細後述）と、ＬＰＦ（ローパスフィルタ、図２、ＬＰＦ参照、詳細後述）と、を備えて構成されている。

【0020】

半導体回路１４は、診断回路２２、記憶部２３、スイッチング素子群２４、比較回路２６、電圧計測セル選択スイッチ２８、及び電圧計測回路３０を備えて構成されている。

【0021】

診断回路２２は、比較回路２６から出力される出力ＯＵＴに基づいて放電部１３の均等化機能（詳細後述）を診断するための機能を有する論理回路である。診断回路２２は、外部から均等化機能の診断を実行するよう指示を受けると、禁断のために用いるスイッチング素子群２４等のオン、オフを制御する制御信号を出力する。

【0022】

記憶部２３は、比較回路２６から出力された出力ＯＵＴ（Ｈレベル、Ｌレベルを示す論理値）を記憶する機能を有するものであり、具体的一例としては、レジスタ等が挙げられる。本実施の形態では、記憶部２３に記憶（格納）される論理値に基づいて、放電部１３（放電回路５１）の均等化機能を自己診断する。

【0023】

図２に本実施の形態の放電部１３及び半導体回路１４の概略構成の一例を示す。本実施の形態の半導体回路１４は、放電回路５１（より具体的には、均等化スイッチング素子ＳＷ）による均等化機能を診断する機能を有している。なお、本実施の形態では、具体的一例として、電池セル群１２は、３つのセルＣ（Ｃｎ−１〜Ｃｎ＋１、総称する場合は、セルＣという）を含んでおり、信号線Ｌｎ−２〜Ｌｎ＋１（総称する場合は、信号線Ｌという）により放電部１３を介して半導体回路１４に接続されている。また、図２では、診断回路２２及び記憶部２３の記載を省略している。

【0024】

図２に示した本実施の形態の放電部１３は、放電回路５１及びＬＰＦを備えて構成されている。

【0025】

放電回路５１は、電池セル群１２の電池セルＣの高電位側と低電位側との間を短絡させて、セルＣを放電させることにより各セルＣの電圧を均等化する機能を有するものである。放電回路５１は、均等化スイッチング素子ＳＷ（ＳＷｎ−１〜ＳＷｎ＋１、総称する場合は、均等化スイッチング素子ＳＷという）を有している。本実施の形態では、均等化スイッチング素子ＳＷは、具体的一例としてＮＭＯＳトランジスタを用いており、ドレインがセルＣの放電量を制限するための抵抗素子Ｒｂａｌを介して電池セルＣの高電位側の信号線Ｌに接続されると共に、ソースが電池セルＣの低電位側の信号線Ｌに接続されている。また、ゲートが、スイッチング素子ＳＷ３に接続されると共に、プルダウン抵抗である抵抗素子Ｒｃｂを介して低電位側の信号線Ｌに接続される。均等化スイッチング素子ＳＷのゲートがオンすると、セルＣ間が短絡して電池セルＣの電荷が放電される。本実施の形態では、均等化スイッチング素子ＳＷのゲートのオン、オフの制御は、スイッチング素子３の電圧調整部ＩＨ（詳細後述）により行われており、電圧調整部ＩＨは定電流源であり、電圧調整部ＩＨから均等化スイッチング素子駆動電流が信号線ＣＢに供給されると、均等化スイッチング素子ＳＷのゲートがオンになる。

【0026】

ＬＰＦは、高周波成分をカットすることにより、電池セル群１２の各セルＣで発生した急峻な電圧変動を抑制する機能を有するものである。ＬＰＦは各セルＣの高電位側の信号線Ｌに接続されている。

【0027】

図２に示した半導体回路１４は、スイッチング素子群２４、比較回路２６、電圧計測セル選択スイッチ２８、及び電圧計測回路３０を備えて構成されている。スイッチング素子群２４は、スイッチング素子ＳＷ１、スイッチング素子ＳＷ２Ｌ、ＳＷ２Ｈ、及び電圧調整部ＩＨを含むスイッチング素子ＳＷ３、を備えて構成されている。

【0028】

半導体回路１４は、電池セル群１２と放電部１３とを接続する信号線Ｌ、ＬＰＦと電圧計測セル選択スイッチ２８とを接続する信号線Ｖ、放電回路５１のスイッチング素子ＳＷのゲートとスイッチング素子ＳＷ３とを接続する信号線ＣＢ、及びセルＣの高電位側の信号線Ｌとスイッチング素子ＳＷ１とを抵抗素子Ｒｂａｌを介して接続する信号線ＤＶを有している。

【0029】

電圧計測セル選択スイッチ２８は、複数の内部スイッチング素子（図示省略）を備え、内部スイッチング素子を切り替えて、電池電圧の測定・監視を行うセルＣの高電位側の電圧（信号線Ｌ）と低電位側の電圧（信号線Ｌ）とを選択する機能を有するものである。電圧計測回路３０は、電圧計測セル選択スイッチ２８により選択された電圧に基づいて、セルＣの電池電圧を計測する機能を有するものである。

【0030】

スイッチング素子ＳＷ１は、信号線ＤＶと信号線Ｌｃとを接続する機能を有するものであり、診断回路２２からの制御信号に基づいて、診断を行う放電回路５１の信号線ＤＶと信号線Ｌｃとを接続する。スイッチング素子ＳＷ１は、各信号線ＤＶ毎にスイッチング素子ＳＷ１（ＳＷ１ｎ−２〜ＳＷ１ｎ＋１、総称する場合は、スイッチング素子ＳＷ１という）が設けられている。

【0031】

スイッチング素子ＳＷ２Ｌ、ＳＷ２Ｈは、各信号線Ｖ毎に設けられている（ＳＷ２Ｌｎ−２〜ＳＷ２Ｌｎ＋１、総称する場合は、スイッチング素子ＳＷ２Ｌという。ＳＷ２Ｈｎ−２〜ＳＷ２Ｈｎ＋１、総称する場合は、スイッチング素子ＳＷ２Ｈという。）。スイッチング素子ＳＷ２Ｌは、診断回路２２からの制御信号に基づいて、信号線Ｖと信号線Ｌｉｌとを接続する機能を有する。また、スイッチング素子ＳＷ２Ｈは、診断回路２２からの制御信号に基づいて、信号線Ｖと信号線Ｌｉｈとを接続する機能を有する。

【0032】

スイッチング素子ＳＷ３は、スイッチング素子ＳＷ３Ｈ及び定電流源である電圧調整部ＩＨを備えて構成されている。スイッチング素子ＳＷ３Ｈ及び電圧調整部ＩＨは、各信号線ＣＢ毎に設けられている（ＳＷ３ｎ−１〜ＳＷ３ｎ＋１、総称する場合は、スイッチング素子ＳＷ３という。電圧調整部ＩＨも同様に、総称する場合は、個々を示す符号を省略して記載する）。

【0033】

スイッチング素子ＳＷ３Ｈは信号線ＣＢと電圧調整部ＩＨとを接続する機能を有しており、セルＣの均等化（放電）を行う場合に、オンされ、電圧調整部ＩＨからスイッチング素子ＳＷのゲートに均等化スイッチング素子駆動電圧を印加させるものである。

【0034】

また、本実施の形態の比較回路（コンパレータ）２６は、チョッパ型コンパレータとして構成されている。比較回路２６は、スイッチング素子ＳＷＣ１−Ａ、ＳＷＣ２−Ａ、ＳＷＣ１−Ｂ、ＳＷＣ２−Ｂ、コンデンサＣ１、Ｃ２、自己閾値電圧Ｖｘのシングル反転増幅器ＮＡＭＰ、及びラッチ回路（Ｌａｔｃｈ）３２を備えて構成されている。

【0035】

スイッチング素子ＳＷＣ１−Ａは、信号線ＬｉｈをコンデンサＣ１に接続する機能を有しており、スイッチング素子ＳＷＣ２−Ａは、信号線ＬｃをコンデンサＣ１に接続する機能を有している。また、スイッチング素子ＳＷＣ１−Ｂは、信号線ＬｉｌをコンデンサＣ２に接続する機能を有しており、スイッチング素子ＳＷＣ２−Ｂは、信号線ＬｃをコンデンサＣ２に接続する機能を有している。

【0036】

ラッチ回路３２は、シングル反転増幅器ＮＡＭＰの出力電圧から論理値（Ｈレベル及びＬレベル）を確定して出力する機能を有するものである。

【0037】

次に、均等化機能の自己診断処理について説明する。なお、具体的一例として、均等化スイッチング素子ＳＷｎの自己診断処理を行う場合について説明する。均等化スイッチング素子ＳＷｎの均等化機能の自己診断処理を行う場合は、信号線Ｖｎの電位と信号線Ｖｎ−１の電位との差に対する信号線ＤＶｎの電位状態を比較回路２６でモニタして、均等化機能を自己診断する。また、本実施の形態では、具体的一例として、信号線Ｖｎの電位と信号線Ｖｎ−１の電位との差分の５０％を閾値とし、信号線ＤＶｎの電位と信号線Ｖｎ−１の電位との差分が、閾値以上の場合を通常動作状態（均等化スイッチング素子ＳＷｎがオフ）とし、閾値未満を均等化機能動作状態としている。

【0038】

本実施の形態の均等化機能の自己診断処理は、イニシャライズ動作と、比較動作にわけられる。

【0039】

本実施の形態の均等化機能の自己診断処理全体の流れの一例のフローチャートを図３に示す。また、図４には、イニシャライズ動作における半導体回路１４の状態を示した回路図を、図５には、比較動作における半導体回路１４の状態を示した回路図を示す。

【0040】

ステップ１００では、均等化機能を診断する均等化スイッチング素子ＳＷに応じたスイッチング素子ＳＷ２Ｈ、ＳＷ２Ｌをオンにする。具体的一例として、スイッチング素子ＳＷ２Ｈｎ、ＳＷ２Ｌｎ−１をオンにする（図４参照）。スイッチング素子ＳＷ２Ｈｎがオンになることにより、信号線Ｖｎと信号線Ｌｉｈとが接続される。また、スイッチング素子ＳＷ２Ｌｎ−１がオンになることにより、信号線Ｖｎ−１と信号線Ｌｉｌとが接続される。

【0041】

次のステップ１０２では、比較回路２６のスイッチング素子ＳＷＣ１−Ａをオンにする（図４参照）。これにより、コンデンサＣ１には、信号線Ｖｎの電圧と、自己閾値電圧Ｖｘとの差（信号線Ｖｎの電圧−自己閾値電圧Ｖｘ）が充電された状態になる。また、比較回路２６のスイッチング素子ＳＷＣ１−Ｂをオンにする（図４参照）。これにより、コンデンサＣ２には、信号線Ｖｎ−１の電圧と、自己閾値電圧Ｖｘとの差（自己閾値電圧Ｖｘ−信号線Ｖｎ−１の電圧）が充電された状態になる。このときのコンデンサＣ１の電荷を電荷Ｑ１、静電容量を静電容量Ｃ１、コンデンサＣ２の電荷を電荷Ｑ２、静電容量を静電容量Ｃ２とすると、電荷Ｑ１、Ｑ２は、以下の（１）、（２）式で表される。

【0042】

Ｑ１＝Ｃ１×（Ｖｎ−Ｖｘ） ・・・（１）

【0043】

Ｑ２＝Ｃ２×（Ｖｘ−Ｖ（ｎ−１）） ・・・（２）

【0044】

なお、当該ステップ１００、１０２が本実施の形態のイニシャライズ動作に該当する。

【0045】

イニシャライズ動作が終了すると次のステップ１０４では、イニシャライズ動作によりオンにしたスイッチング素子ＳＷ２Ｈ、ＳＷ２Ｌをオフにすると共に、均等化機能を診断する均等化スイッチング素子ＳＷに応じたスイッチング素子ＳＷ１をオンにする。具体的一例として、スイッチング素子ＳＷ２Ｈｎ、ＳＷ２Ｌｎ−１をオフにすると共に、スイッチング素子ＳＷ１ｎをオンにする（図５参照）。スイッチング素子ＳＷ１ｎがオンになることにより、信号線ＤＶｎと信号線Ｌｃが接続される。

【0046】

次のステップ１０６では、比較回路２６のスイッチング素子ＳＷＣ１−Ａをオフにすると共に、スイッチング素子ＳＷＣ２−Ａをオンにする。また、スイッチング素子ＳＷＣ１−Ｂをオフにすると共に、スイッチング素子ＳＷＣ２−Ｂをオンにする。さらに次のステップ１０８では、比較回路２６から論理値（出力ＯＵＴ）を出力する。

【0047】

このときのＮＡＭＰの入力電圧をＶｘ’、コンデンサＣ１の電荷を電荷Ｑ１’、コンデンサＣ２の電荷を電荷Ｑ２’とすると、電荷Ｑ１’、Ｑ２’は、以下の（３）、（４）式で表される。

【0048】

Ｑ１’＝Ｃ１×（ＤＶｎ−Ｖｘ’） ・・・（３）

【0049】

Ｑ２’＝Ｃ２×（Ｖｘ’−ＤＶｎ） ・・・（４）

【0050】

電荷保存則より、以下の（５）式が成り立つ。

【0051】

−Ｑ１＋Ｑ２＝−Ｑ１’＋Ｑ２’ ・・・（５）

【0052】

従って、（１）式〜（５）式により、

【0053】

−Ｃ１×（Ｖｎ−Ｖｎ）＋Ｃ２×（Ｖｘ−Ｖ（ｎ−１））＝−Ｃ１×（ＤＶｎ−Ｖｘ’）＋Ｃ２×（Ｖｘ’−ＤＶｎ）となり、以下の（６）式が得られる。

【0054】

Ｖｘ’−Ｖｘ＝（ＤＶｎ−Ｖ（ｎ−１））−Ｃ１／（Ｃ１＋Ｃ２）×（Ｖｎ−Ｖ（ｎ−１）） ・・・（６）

【0055】

ここで、シングル反転増幅器ＮＡＭＰの出力電圧をＶｎａｍｐｏｕｔ、利得をＧｎａｍｐとすると、以下の（７）式となる。

【0056】

Ｖｎａｍｐｏｕｔ＝−Ｇｎａｍｐ×（Ｖｘ’−Ｖｘ） ・・・（７）

【0057】

利得Ｇｎａｍｐが充分に高い場合、シングル反転増幅器ＮＡＭＰの出力論理は、電圧Ｖｘ’−自己閾値電圧Ｖｘの正負で決定し、閾値（Ｖｎ−Ｖ（ｎ−１）の比率）は、静電容量Ｃ１と、静電容量Ｃ１＋静電容量Ｃ２との容量比率で決定する。

【0058】

本実施の形態では、具体的一例として、静電容量Ｃ１：静電容量Ｃ２＝１：１の容量比率にしているため、１／（１＋１）＝１／２となり、上述のように５０％が閾値となり、（８）式のようになる。

【0059】

Ｖｘ’−Ｖｘ＝（ＤＶｎ−Ｖ（ｎ−１））−１／２×（Ｖｎ−Ｖ（ｎ−１）） ・・・（８）

【0060】

従って、以下のように電圧Ｖｘ’−自己閾値電圧Ｖｘの正負が決定する。

【0061】

ＤＶｎ−Ｖ（ｎ−１）＞０．５×（Ｖｎ−Ｖ（ｎ−１））の場合、Ｖｘ’−Ｖｘ＞０。従って、比較回路２６の出力ＯＵＴは、Ｌレベルになる。

【0062】

一方、ＤＶｎ−Ｖ（ｎ−１）＜０．５×（Ｖｎ−Ｖ（ｎ−１））の場合、Ｖｘ’−Ｖｘ＜０。従って、比較回路２６の出力ＯＵＴは、Ｈレベルになる。

【0063】

均等化スイッチング素子ＳＷｎが動作していない場合（均等化スイッチング素子駆動電流が供給されていない場合）、正常に動作している場合は、均等化スイッチング素子はオフ状態であるため、ＤＶｎ−Ｖ（ｎ−１）＞０．５×（Ｖｎ−Ｖ（ｎ−１））となり、出力ＯＵＴは、Ｌレベルになる。一方、故障している（正常に動作していない）場合は、ＤＶｎ−Ｖ（ｎ−１）＜０．５×（Ｖｎ−Ｖ（ｎ−１））となり、出力ＯＵＴは、Ｈレベルになる。

【0064】

一方、均等化スイッチング素子ＳＷｎが動作している場合（均等化スイッチング素子駆動電流が供給されている場合）、正常に動作している場合は、均等化スイッチング素子はオン状態であるため、ＤＶｎ−Ｖ（ｎ−１）＜０．５×（Ｖｎ−Ｖ（ｎ−１））となり、出力ＯＵＴは、Ｈレベルになる。一方、故障している（正常に動作していない）場合は、ＤＶｎ−Ｖ（ｎ−１）＞０．５×（Ｖｎ−Ｖ（ｎ−１））となり、出力ＯＵＴは、Ｌレベルになる。

【0065】

ステップ１１０では、全部の均等化スイッチング素子ＳＷに対して、ステップ１００〜１０８の処理を行ったか否か判断し、行っていなければ、ステップ１００に戻り、本処理を繰り返す。一方、全部の均等化スイッチング素子ＳＷに対して行った場合は、全部の均等化スイッチング素子ＳＷの均等化機能の自己診断処理が終了したため、本処理を終了する。

【0066】

本実施の形態では、出力ＯＵＴの結果が、表１のようになる。

【0067】

【表1】

なお、本実施の形態では、比較回路２６より出力された出力ＯＵＴを検出し、上述の表１に基づいて均等化スイッチング素子ＳＷの均等化機能の自己診断を行う。なお、本実施の形態では、故障していると診断した場合は、例えば、電池監視システム１０の動作を停止する等、所定の措置を行うようにしている。

【0068】

以上説明したように、本実施の形態の半導体回路１４では、放電回路５１の均等化スイッチング素子ＳＷｎの均等化（放電）機能の診断を行う場合は、イニシャライズ動作により、比較回路２６のコンデンサＣ１に信号線Ｖｎの電圧と、自己閾値電圧Ｖｘとの差（信号線Ｖｎ−自己閾値電圧Ｖｘ）が充電された状態にし、かつコンデンサＣ２に信号線Ｖｎ−１の電圧と、自己閾値電圧Ｖｘとの差（自己閾値電圧Ｖｘ−信号線Ｖｎ−１）が充電された状態にする。比較動作では、信号線ＤＶｎと信号線Ｌｃとを接続し、コンデンサＣ１、Ｃ２に接続することにより、コンデンサＣ１、Ｃ２に電圧ＤＶｎが入力されるようにして、均等化処理を行っていない（均等化スイッチング素子ＳＷｎがオフである通常の処理）の場合では、出力ＯＵＴ＝Ｌレベルならば、正常に機能していると診断し、出力ＯＵＴ＝Ｈレベルならば、故障であると診断する。一方、均等化処理を行っている（均等化スイッチング素子ＳＷｎがオン）の場合では、出力ＯＵＴ＝Ｈレベルならば、正常に機能していると診断し、出力ＯＵＴ＝Ｌレベルならば、故障であると診断する。

【0069】

このように本実施の形態の半導体回路１４では、信号線Ｖｎの電位と信号線Ｖｎ−１の電位との差に対する信号線ＤＶｎの電位状態を比較回路２６でモニタして、均等化機能を自己診断する。

【0070】

従って、専用の手段等を必要とせず、均等化機能を自己診断することができるため、処理に要する時間を抑制すると共に、電力消費を抑制することができ、均等化機能を適切に診断することができる。

【0071】

［第２の実施の形態］

【0072】

以下、図面を参照して本発明の第２の実施の形態の電池監視システムにおける半導体回路について説明する。本実施の形態の半導体回路は、第１の実施の形態の均等化機能の自己診断機能に加えて、比較回路（チョッパ型コンパレータ）２６の診断処理を行う機能を有している。

【0073】

図６に、本実施の形態の半導体回路４０の概略構成の一例を示す。なお、本実施の形態において、第１の実施の形態と略同様の構成、及び動作については、その旨を記載し、詳細な説明を省略する。

【0074】

本実施の形態の半導体回路４０は、チョッパ型コンパレータ２６の比較機能の自己診断を行うために、基準電圧ＶＲＥＦ１を生成する基準電圧生成回路４２、基準電圧生成回路４２で生成した基準電圧ＶＲＥＦ１から所定の電圧値の電圧を生成するための分割抵抗４４及び電圧値を選択するための選択スイッチング素子ＳＷ４を備えて構成されている。スイッチング素子ＳＷ４は、複数のスイッチング素子を備えており、所定のスイッチング素子がオンになることにより、所定の電圧を分割抵抗４４から選択して取り出すことができる機能を有している。また、基準電圧生成回路４２と信号線Ｌｉｈとを接続し、基準電圧ＶＲＥＦ１を信号線Ｌｉｈに供給するためのスイッチング素子ＳＷＶｒ１、及び選択スイッチング素子ＳＷ４と信号線Ｌｉｌとを接続し、所定の電圧を信号線Ｌｉｌに供給するためのスイッチング素子ＳＷＶｒ、及びスイッチング素子ＳＷＨ、ＳＷＶ、ＳＷＭ、ＳＷＬを備えている。さらに、信号線Ｌｉｌには、接地電位（ＶＳＳ）を供給するためのスイッチング素子ＳＷＶＳＳを備えている。

【0075】

次に本実施の形態における均等化機能の自己診断処理全体について説明する。均等化機能の自己診断処理全体の流れの一例のフローチャートを図７に示す。

【0076】

ステップ２００では、チョッパ型コンパレータ２６の診断処理を行い、次のステップ２０２では、ステップ２００の診断処理によりチョッパ型コンパレータ２６から出力された出力ＯＵＴの論理値に基づいて正常であるか否かを判断し、正常ではない（故障している）と判断した場合は、ステップ２０４へ進み、所定の措置を行った後、本処理を終了する。一方、ステップ２０２で正常と判断した場合は、ステップ２０６へ進み、均等化機能の自己診断処理を行った後、本処理を終了する。なお、ステップ２０６の均等化機能の自己診断処理は、第１の実施の形態と略同様のためここでは、詳細な説明を省略し、ここでは、ステップ２００のチョッパ型コンパレータ２６の診断処理について詳細に説明する。

【0077】

まず、本実施の形態のチョッパ型コンパレータ２６の診断処理の流れの一例を図８に示す。ステップ３００では、イニシャライズ動作を行ってチョッパ型コンパレータ２６にコンデンサＣ１、Ｃ２を充電し、次のステップ３０２では、基準電圧ＶＲＥＦ１の６０％の電圧と比較する比較動作１を行い、さらに次のステップ３０４では、イニシャライズ動作を行ってチョッパ型コンパレータ２６にコンデンサＣ１、Ｃ２を充電し、次のステップ３０６では、基準電圧ＶＲＥＦ１の４０％の電圧と比較する比較動作２を行った後、本処理を終了する。

【0078】

次に、各動作について詳細に説明する。まず、ステップ３００及びステップ３０４のイニシャライズ動作について説明する。本実施の形態では、両ステップのイニシャライズ動作は、同様の動作である。図９に、イニシャライズ動作の一例のフローチャートを示す。また、図１１には、イニシャライズ動作における半導体回路４０の状態を示した回路図を示す。

【0079】

イニシャライズ動作のステップ４００では、チョッパ型コンパレータ２６のスイッチング素子ＳＷＣ１−Ａ、ＳＷＣ１−Ｂをオンにすると共に、スイッチング素子ＳＷＨ、ＳＷＬをオンにする。さらにステップ４０２では、スイッチング素子ＳＷＶＳＳ、ＳＷＶｒ１をオンにした後、本処理を終了する。スイッチング素子ＳＷＶｒ１、ＳＷＨ、ＳＷＣ１−Ａがオンになることにより、コンデンサＣ１に基準電圧ＶＲＥＦ１が供給される。また、スイッチング素子ＳＷＶＳＳ、ＳＷＬ、ＳＷＣ１−Ｂがオンになることにより、コンデンサＣ２に接地電位ＶＳＳが供給される。これにより、コンデンサＣ１、Ｃ２の電荷Ｑ１、Ｑ２は、以下の（９）、（１０）式で表される。

【0080】

Ｑ１＝Ｃ１×（ＶＲＥＦ１−Ｖｘ） ・・・（９）

【0081】

Ｑ２＝Ｃ２×（Ｖｘ−ＶＳＳ） ・・・（１０）

【0082】

このようにイニシャライズ動作によりコンデンサＣ１、Ｃ２が充電された状態になる。

【0083】

次に、イニシャライズ動作終了後に行う、ステップ３０２の比較動作１及びステップ３０６の比較動作２について説明する。本実施の形態では、比較動作１及び比較動作２は、略同様の動作であり、動作の流れは同様である。図１０に、比較動作１及び比較動作２の一例のフローチャートを示す。また、図１２には、比較動作１及び比較動作２における半導体回路４０の状態を示した回路図を示す。

【0084】

比較動作１及び比較動作２のステップ５００では、前動作（イニシャライズ動作）でオンにしたスイッチング素子をオフにする。

【0085】

次のステップ５０２では、チョッパ型コンパレータ２６のスイッチング素子ＳＷＣ２−Ａ、Ｃ２−Ｂ、及びスイッチング素子ＳＷＶをオンにし、次のステップ５０４では、スイッチング素子ＳＷＶｒをオンにする。これにより、チョッパ型コンパレータ２６のコンデンサＣ１、Ｃ２には、分割抵抗４４により基準電圧ＶＲＥＦ１から生成された所定の電圧が供給されるようになる。

【0086】

次のステップ５０６では、比較動作１では、基準電圧ＶＲＥＦ１の６０％の電圧値を選択するようスイッチング素子ＳＷ４をオンにする。一方、比較動作２では、基準電圧ＶＲＥＦ１の４０％の電圧値を選択するようスイッチング素子ＳＷ４をオンにする。

【0087】

次のステップ５０８では、チョッパ型コンパレータ２６から論理値（出力ＯＵＴ）を出力した後、本処理を終了する。

【0088】

このときのＮＡＭＰの入力電圧をＶｘ’、コンデンサＣ１の電荷を電荷Ｑ１’、コンデンサＣ２の電荷を電荷Ｑ２’とすると、電荷Ｑ１’、Ｑ２’は、比較動作１では、以下の（１１）、（１２）式で表され、比較動作２では、以下の（１３）、（１４）式で表される。

【0089】

Ｑ１’＝Ｃ１×（ＶＲＥＦ１×０．６−Ｖｘ’） ・・・（１１：比較動作１）

【0090】

Ｑ２’＝Ｃ２×（Ｖｘ’−ＶＲＥＦ１×０．６） ・・・（１２：比較動作１）

【0091】

Ｑ１’＝Ｃ１×（ＶＲＥＦ１×０．４−Ｖｘ’） ・・・（１３：比較動作２）

【0092】

Ｑ２’＝Ｃ２×（Ｖｘ’−ＶＲＥＦ１×０．４） ・・・（１４：比較動作２）

【0093】

第１の実施の形態と同様に、電荷保存則により上述の（５）式が成り立つため、比較動作１では、（５）、（１１）、（１２）式により、−Ｃ１×（ＶＲＥＦ１−Ｖｘ）＋Ｃ２×（Ｖｘ−ＶＳＳ）＝−Ｃ１×（ＶＲＥＦ１×０．６−Ｖｘ’）＋Ｃ２×（Ｖｘ’−ＶＲＥＦ１×０．６）となり、比較動作２では、（５）、（１３）、（１４）式により、−Ｃ１×（ＶＲＥＦ１−Ｖｘ）＋Ｃ２×（Ｖｘ−ＶＳＳ）＝−Ｃ１×（ＶＲＥＦ１×０．４−Ｖｘ’）＋Ｃ２×（Ｖｘ’−ＶＲＥＦ１×０．４）となる。

【0094】

また、第１の実施の形態と同様に、利得Ｇｎａｍｐが充分に高い場合、シングル反転増幅器ＮＡＭＰの出力論理は、電圧Ｖｘ’−自己閾値電圧Ｖｘの正負で決定し、静電容量Ｃ１と、静電容量Ｃ１＋静電容量Ｃ２との容量比率で決定する。本実施の形態では、具体的一例として、静電容量Ｃ１：静電容量Ｃ２＝１：１の容量比率にしている。

【0095】

従って、比較動作１では、正常に動作している場合、チョッパ型コンパレータ２６の出力ＯＵＴは、Ｌレベルになる。一方、故障している（正常に動作していない）場合は、出力ＯＵＴは、Ｈレベルになる。

【0096】

一方、比較動作２では、正常に動作している場合、チョッパ型コンパレータ２６の出力ＯＵＴは、Ｈレベルになる。一方、故障している（正常に動作していない）場合は、出力ＯＵＴは、Ｌレベルになる。

【0097】

本実施の形態では、出力ＯＵＴの結果が、表２のようになる。

【0098】

【表2】

以上説明したように、本実施の形態の半導体回路４０では、チョッパ型コンパレータ２６の診断を行う場合は、イニシャライズ動作により、比較回路２６のコンデンサＣ１に基準電圧ＶＲＥＦ１と、自己閾値電圧Ｖｘとの差（基準電圧ＶＲＥＦ１−自己閾値電圧Ｖｘ）が充電された状態にし、かつコンデンサＣ２に接地電位（電圧ＶＳＳ）と、自己閾値電圧Ｖｘとの差（接地電圧ＶＳＳ−自己閾値電圧Ｖｘ）が充電された状態にする。比較動作１では、抵抗分割により基準電圧ＶＲＥＦ１の６０％の電圧を生成し、生成した電圧をコンデンサＣ１、Ｃ２に供給されるようにする。出力ＯＵＴ＝Ｌレベルならば、正常に機能していると診断し、出力ＯＵＴ＝Ｈレベルならば、故障であると診断する。一方、比較動作２では、抵抗分割により基準電圧ＶＲＥＦ１の４０％の電圧を生成し、生成した電圧をコンデンサＣ１、Ｃ２に供給されるようにする。出力ＯＵＴ＝Ｈレベルならば、正常に機能していると診断し、出力ＯＵＴ＝Ｌレベルならば、故障であると診断する。

【0099】

このように本実施の形態の半導体回路４０では、基準電圧生成回路４２により生成された基準電圧ＶＲＥＦ１と接地電圧ＶＳＳとの差に対する、分割抵抗４４により生成された所定の電圧（基準電圧ＶＲＥＦ１の６０％の電圧、及び基準電圧ＶＲＥＦ１の４０％の電圧）状態のチョッパ型コンパレータ２６から出力された論理値に基づいてチョッパ型コンパレータ２６の機能を自己診断する。

【0100】

従って、専用の手段等を必要とせず、チョッパ型コンパレータ２６の機能を自己診断することができるため、処理に要する時間を抑制すると共に、電力消費を抑制することができ、チョッパ型コンパレータ２６の機能を適切に診断することができる。

【0101】

また、第１の実施の形態と同様の効果が得られることは言うまでもないが、本実施の形態では、チョッパ型コンパレータ２６の機能が正常に動作していることを確認した後、均等化スイッチング素子ＳＷの均等化機能の診断を行うことができるため、より精度が高い診断を行うことができる。

【0102】

なお、基準電圧生成回路４２で生成される基準電圧ＶＲＥＦ１は、特に限定されず、半導体回路４０、チョッパ型コンパレータ２６の仕様や、セルＣの電圧値等に基づいて適宜定めればよい。

【0103】

なお、上述の第１の実施の形態及び第２の実施の形態では診断回路２２及び記憶部２３を半導体回路１４、４０内部に備えるように構成したが、これに限らず、別の回路（チップ上）に形成するようにしてもよい。また、診断回路２２への断線検出指示を行う機能や記憶部２３に格納されている論理値をモニタし断線の有無の診断を行う機能は、半導体回路１４、４０内部に備えるように構成してもよいし、外部（別のチップ上）に形成するようにしてもよい。

【符号の説明】

【0104】

１０ 電池監視システム
１２ 電池セル群
１３ 放電部
１４、４０ 半導体回路
２６ 比較回路（チョッパ型コンパレータ）
２２ 診断回路
２３ 記憶部
２４ スイッチング素子
４２ 基準電圧生成回路
４４ 分割抵抗
５１ 放電回路
ＩＨ 電圧調整部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】