特許第5778059号(P5778059)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 古河電気工業株式会社の特許一覧
<>
  • 特許5778059-発光素子駆動装置 図000002
  • 特許5778059-発光素子駆動装置 図000003
  • 特許5778059-発光素子駆動装置 図000004
  • 特許5778059-発光素子駆動装置 図000005
  • 特許5778059-発光素子駆動装置 図000006
  • 特許5778059-発光素子駆動装置 図000007
  • 特許5778059-発光素子駆動装置 図000008
  • 特許5778059-発光素子駆動装置 図000009
  • 特許5778059-発光素子駆動装置 図000010
  • 特許5778059-発光素子駆動装置 図000011
  • 特許5778059-発光素子駆動装置 図000012
  • 特許5778059-発光素子駆動装置 図000013
  • 特許5778059-発光素子駆動装置 図000014
  • 特許5778059-発光素子駆動装置 図000015
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5778059
(24)【登録日】2015年7月17日
(45)【発行日】2015年9月16日
(54)【発明の名称】発光素子駆動装置
(51)【国際特許分類】
   H01S 5/042 20060101AFI20150827BHJP
   H01L 33/00 20100101ALI20150827BHJP
【FI】
   H01S5/042 630
   H01L33/00 J
【請求項の数】5
【全頁数】13
(21)【出願番号】特願2012-54335(P2012-54335)
(22)【出願日】2012年3月12日
(65)【公開番号】特開2013-187528(P2013-187528A)
(43)【公開日】2013年9月19日
【審査請求日】2013年8月1日
【前置審査】
(73)【特許権者】
【識別番号】000005290
【氏名又は名称】古河電気工業株式会社
(74)【代理人】
【識別番号】100114890
【弁理士】
【氏名又は名称】アインゼル・フェリックス=ラインハルト
(74)【代理人】
【識別番号】100114292
【弁理士】
【氏名又は名称】来間 清志
(74)【代理人】
【識別番号】100135633
【弁理士】
【氏名又は名称】二宮 浩康
(74)【代理人】
【識別番号】100162880
【弁理士】
【氏名又は名称】上島 類
(72)【発明者】
【氏名】山村 隆介
【審査官】 佐藤 宙子
(56)【参考文献】
【文献】 特開2001−237489(JP,A)
【文献】 特開2010−092946(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01S 5/00−5/50
H01L 33/00
(57)【特許請求の範囲】
【請求項1】
発光素子と直列に接続されたゲート駆動型トランジスタを駆動信号に基づいてオンまたはオフすることにより、当該発光素子に流れる電流が電流目標値に到達するように、電源から前記発光素子に電圧を印加する発光素子駆動装置において、
前記ゲート駆動型トランジスタをオンに維持した定常状態で、前記電流目標値よりも大きい定常電流値が前記発光素子に流れるように、前記発光素子に印加する電圧値が設定され、
前記ゲート駆動型トランジスタがオンになり前記発光素子に流れる電流が立ち上がる過渡状態で、前記発光素子に流れる電流のピーク値が前記電流目標値となるように、前記駆動信号のパルス幅が、前記発光素子に印加する電圧値が高いほど狭く設定されている、
ことを特徴とする発光素子駆動装置。
【請求項2】
前記ゲート駆動型トランジスタをオフにした時から、前記発光素子に流れる電流が減少するまでの遅延時間に基づいて、前記発光素子に流れる電流が前記電流目標値を超えないように、前記駆動信号のパルス幅が設定されていることを特徴とする請求項1記載の発光素子駆動装置。
【請求項3】
前記電源、前記発光素子、および、前記ゲート駆動型トランジスタの間に抵抗素子が少なくとも1つ挿入され、当該抵抗素子によって流れる電流を制限することで、前記ゲート駆動型トランジスタにスパイク電圧が印加されることを防止する請求項1または2に記載の発光素子駆動装置。
【請求項4】
前記ゲート駆動型トランジスタに前記駆動信号を供給するゲートドライバを更に備え、
前記ゲートドライバは、前記ゲート駆動型トランジスタをオフするタイミングで、前記ゲート駆動型トランジスタのゲートが負バイアス状態になるように、前記駆動信号を前記ゲート駆動型トランジスタに供給することを特徴とする請求項1乃至3のいずれか1項に記載の発光素子駆動装置。
【請求項5】
前記電源の電圧、前記駆動信号のパルス幅、および、前記駆動信号の電圧を制御することにより、前記発光素子の光パルス幅と発光強度を制御することを特徴とする請求項1乃至4のいずれか1項に記載の発光素子駆動装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発光素子駆動装置に関するものである。
【背景技術】
【0002】
近年、光通信、レーザプリンタ、および、光ディスク等に使用されるレーザダイオード等の発光素子を高速に駆動する駆動装置に関する技術が種々提案されている。
【0003】
例えば、特許文献1には、電流源、第1のパルス電圧信号によって駆動されるスイッチ手段としての第1のトランジスタ、発光素子からなる第1の電流ラインとは別に、電流源、第2のパルス電圧信号によって駆動されるスイッチ手段としての第2のトランジスタ、擬似負荷からなる第2の電流ラインを有し、第1のパルス電圧信号とは逆相の第2のパルス電圧信号で駆動することで、電流源と第1のトランジスタ間の電位を一定にし、高速なパルス電流の供給を可能とする技術が開示されている。
【0004】
また、特許文献2には、スイッチング手段として使用している第1のトランジスタのゲート電圧を瞬時に上下させるために、スイッチングを行うパルス信号源と第1のトランジスタ間に複数個のトランジスタを含む回路を構成する技術が開示されている。この技術によれば、第1のトランジスタのゲートの電位を抵抗を介することなく変えることができることから、第1のトランジスタを高速にオンオフすることが可能となる。
【0005】
また、特許文献3には、スイッチング手段として使用している第1のトランジスタのゲートに大電流が供給されるように、スイッチングを行うパルス信号源と第1のトランジスタ間にインダクタと複数個トランジスタを含む回路を構成し、各トランジスタのスイッチングの制御を行うことで、インダクタにプリチャージした電流を第1のトランジスタに供給し、第1のトランジスタを高速にスイッチングすることが可能な技術が開示されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2001−237489号公報
【特許文献2】特開2009−141434号公報
【特許文献3】特開2010−147665号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
ところで、特許文献1〜3に開示された技術では、2つ以上のトランジスタを含む等、回路規模が大きいため、回路中のインダクタンスの存在により、電流の立ち上がりが緩慢になってしまう。このため、特に、高出力の発光素子を高速で駆動する場合(例えば、数A程度の電流をナノ秒オーダーで駆動する場合)には、これらの技術を利用することが困難である。より詳細には、回路中の浮遊容量を無視し、電源電圧値をVL、回路中の抵抗成分をRL、インダクタンス成分をLxとすると、回路に流れる電流Iと、時間tの関係は以下の式(1)のようになる。
【0008】
I=VL/RL×(1−exp(−RL/Lx×t)) ・・・(1)
このため、インダクタンス成分Lxが大きいほど、立ち上がりが緩慢となってしまうという問題点がある。
【0009】
そこで、本発明は、簡易な構成で発光素子を高速に駆動することが可能な発光素子駆動装置を提供することを目的としている。
【課題を解決するための手段】
【0010】
上記課題を解決するために、本発明は、発光素子と直列に接続されたゲート駆動型トランジスタを駆動信号に基づいてオンまたはオフすることにより、当該発光素子に流れる電流が電流目標値に到達するように、電源から前記発光素子に電圧を印加する発光素子駆動装置において、前記ゲート駆動型トランジスタをオンに維持した定常状態で、前記電流目標値よりも大きい定常電流値の電流が前記発光素子に流れるように、前記発光素子に印加する電圧値が設定され、前記ゲート駆動型トランジスタがオンになり前記発光素子に流れる電流が立ち上がる過渡状態で、前記発光素子に流れる電流のピーク値が前記電流目標値となるように、前記駆動信号のパルス幅が、前記発光素子に印加する電圧値が高いほど狭く設定されていることを特徴とする。
【0011】
このような構成によれば、簡易な構成で発光素子を高速に駆動することが可能となる。
【0012】
また、他の発明は、上記発明に加えて、前記ゲート駆動型トランジスタをオフにした時から、前記発光素子に流れる電流が減少するまでの遅延時間に基づいて、前記発光素子に流れる電流が前記目標電流値を超えないように、前記駆動信号のパルス幅が設定されていることを特徴とする。
このような構成によれば、発光素子に流れる電流が電流目標値を超えることがないように容易に設定することができる。
また、他の発明は、上記発明に加えて、前記電源、前記発光素子、および、前記ゲート駆動型トランジスタの間に抵抗素子が少なくとも1つ挿入され、当該抵抗素子によって流れる電流を制限することで、前記ゲート駆動型トランジスタにスパイク電圧が印加されることを防止する。
【0013】
このような構成によれば、スパイク電圧がゲート駆動型トランジスタに印加されることにより回路が誤動作したり、あるいは、ゲート駆動型トランジスタが損傷したりすることを防止できる。
【0014】
また、他の発明は、上記発明に加えて、前記駆動信号は、前記ゲート駆動型トランジスタをオフするタイミングで、前記ゲート駆動型トランジスタのゲートが負バイアス状態になることを特徴とする。
【0015】
このような構成によれば、ゲート駆動型トランジスタのゲート容量に蓄積された電荷を急速に放電させることができるので、駆動電流の立ち下がりを急峻にすることができる。
【0016】
また、他の発明は、上記発明に加えて、前記電源の電圧、前記駆動信号のパルス幅、および、前記駆動信号の電圧を制御することにより、前記発光素子の光パルス幅と発光強度を制御することを特徴とする。
【0017】
このような構成によれば、電源の電圧、駆動信号のパルス幅、および、駆動信号の電圧を調整することで、所望の振幅およびパルス幅の出力電流を得ることができる。
【0018】
また、他の発明は、上記発明に加えて、駆動時における光パルス幅と発光強度を安定させるために、ゲート駆動型トランジスタの温度を制御する温度制御部を有する。
【0019】
このような構成によれば、ゲート駆動型トランジスタの温度を一定に保つことにより、回路の動作を安定化することができる。
【発明の効果】
【0020】
本発明によれば、簡易な構成で発光素子を高速に駆動することが可能な発光素子駆動装置を提供することが可能となる。
【図面の簡単な説明】
【0021】
図1】本発明の第1実施形態に係る発光素子駆動装置の構成例を示す図である。
図2】従来の構成によって発光素子に電流を供給した場合の駆動信号の電圧波形と出力電流の電流波形を示す図である。
図3】出力電流がI2になるようにした場合の駆動信号の電圧波形と出力電流の電流波形を示す図である。
図4図1に示す第1実施形態の駆動信号の電圧波形と出力電流の電流波形を示す図である。
図5】本発明の第2実施形態に係る発光素子駆動装置の構成例を示す図である。
図6】従来の構成においてスパイク電圧が発生した場合の駆動信号の電圧波形とV1の電圧波形を示す図である。
図7図7(A)及び図7(B)は、第2実施形態に係る発光素子駆動装置により、スパイク電圧の発生を抑止した電圧波形について説明するための図である。
図8】従来の構成における駆動信号の電圧波形と出力電流のパルス波形を示す図である。
図9】本発明の第3実施形態に係る発光素子駆動装置の構成例を示す図である。
図10図9に示す第3実施形態の駆動信号の電圧波形と出力電流の電流波形を示す図である。
図11】駆動信号のパルス幅と電源の電圧との関係を示す図である。
図12】駆動信号と電源の電圧とを調整した場合の出力電流のパルス波形を示す図である。
図13】駆動信号のパルス幅とゲートドライバの電圧との関係を示す図である。
図14】駆動信号のパルス幅とゲートドライバの電圧を調整した場合の出力電流のパルス波形を示す図である。
【発明を実施するための形態】
【0022】
次に、本発明の実施形態について説明する。
【0023】
(A)第1実施形態の構成の説明
図1は、本発明の第1実施形態に係る発光素子駆動装置の構成例を示す回路図である。この図1に示すように、第1実施形態に係る発光素子駆動装置は、制御部1、ゲートドライバ1a、ゲート駆動型トランジスタ2、発光素子3、および、出力電圧がVCCの電源を有している。
【0024】
ここで、制御部1は、例えばオンの状態が2Vでオンの状態が0Vであるパルス状の駆動信号SAを生成して、ゲートドライバ1aに供給する。ゲートドライバ1aは、例えば、2つのゲート駆動型トランジスタが直列接続されて構成されており、駆動信号SAがオンの状態では、プラスの電圧VHが12Vで、オフの状態では電圧が0Vである駆動信号SBをゲート駆動型トランジスタ2に供給する。
【0025】
ゲート駆動型トランジスタ2は、例えば、FET(Field Effect Transistor)等によって構成され、制御部1から供給される駆動信号SAに基づいてゲートドライバ1aから供給される駆動信号SBによってゲート電圧が制御され、オンまたはオフの状態となる。
【0026】
なお、ゲート駆動型トランジスタ2は、ゲート電極の駆動電圧が上述した12Vに限定されず、ゲート駆動型トランジスタ2の特性に応じた駆動電圧がゲート電極に印加されるように、駆動信号SBのオン及びオフ状態の電圧を設定すればよい。
【0027】
発光素子3は、例えば、レーザダイオードまたはLED(Light Emitting Diode)等によって構成され、ゲート駆動型トランジスタ2がオンの状態に制御されると、電源から供給される電流によってレーザ光(または可視光)を放射する。
【0028】
電源はVCCの直流電圧を出力する直流電源であり、ゲート駆動型トランジスタ2のオン/オフに応じて、発光素子3に電力を供給する。
【0029】
(B)第1実施形態の動作の説明
つぎに、図2〜4を参照して第1実施形態の動作について説明する。発光素子3に数A程度の電流を流そうとする場合、例えば図2に示すようにして、単純にオン/オフ制御を行うと、発光素子3やゲート駆動型トランジスタ2、配線による寄生インダクタンスや浮遊容量により、出力電流I(t)は立ち上がりの遅い状態となり、数nsのパルス幅を得ることができない。また、図2に示すように、駆動信号SBと、その出力電流I(t)の間にはτ1,τ2の遅延時間が存在するので、このような遅延時間も考慮する必要がある。すなわち、駆動信号SBがハイの状態になってからτ1後に出力電流I(t)が増加し、駆動信号SBがローの状態になってからτ2後に出力電流I(t)が減少する。
【0030】
第1実施形態では、図3に示すように、駆動信号SBを一定時間ハイの状態にした場合(例えば、駆動信号SBを通常よりも長い時間(例えば、2倍以上長い時間)ハイの状態にした場合、または、常時ハイの状態にした場合)に、出力電流の目標値I1よりも大きな電流値I2が得られるように、電源の電圧値が設定されている。例えば、電源の電圧値VCCは、以下の式(2)のように設定することができる。
【0031】
VCC/RL=I2>2×I1 ・・・(2)
ここで、RLは回路中の抵抗であり、電源の内部抵抗、発光素子3の抵抗、および、ゲート駆動型トランジスタ2のオン抵抗の合計値である。なお、発光素子3は、発光時には電流の大小によらず略一定の電圧が印加されるので、この電圧をVfとして、式(2)の左辺のVCCから減算して計算するようにしてもよい。もちろん、電流値が分かっている場合には純粋な抵抗として計算してもよい。
【0032】
第1実施形態では、式(2)に示す条件を満たすように、電源の電圧VCCが設定されている。また、駆動信号SBについては、式(2)を満たす電源電圧において、ピーク電流が目標電流であるI1となるようにパルス幅が設定されている。
【0033】
すなわち、駆動信号SBについては、図4に示すように、遅延時間τ2に基づいてオフに切り替えることで、出力電流が目標値I1を超えないようにする。具体的には、定常状態でI1より大きいI2の出力電流が流れるように電源電圧値VCCを設定するとともに、上述した図3に示すような比較的長い時間、駆動信号SBをハイに設定する。このような初期条件の下、電源電圧値VCCを固定にして、100ピコ秒刻みで短くなるように駆動信号SBのパルス幅を変化させながら出力電流をモニタして、出力電流が目標値I1を超えることがない条件を得る。このように発光素子3の入出力特性をモニタすることで、駆動信号SBについて、発光素子3に流れる出力電流が出力電流目標値I1を超えることがないように容易に設定することができる。
【0034】
このようにして、図4に示すように遅延時間τ1,τ2を考慮して、駆動信号SBをオフに切り替えることで、出力電流の目標値であるI1を超えることなく、パルス幅の短い出力電流を得ることができる。これは、発光素子3の電流経路が等価的にRL直列回路とみなすことができ、I1より大きいI2の出力電流が定常状態で流れるように電源電圧値VCCをより大きく設定することによって、過渡状態における出力電流の立ち上がりを早くできるからである。すなわち、指数関数的に増加する出力電流の立ち上がり時間が速い部分だけ取り出すことで、図2の場合に比べ、出力電流のパルス幅を大幅に狭くすることができる。そのため、パルス幅が狭く、かつ、光強度が大きい光出力を得ることができる。
【0035】
なお、駆動信号SBをオフに切り替えるタイミングは、切り替えてから遅延時間τ2後の発光素子3に流れる電流が減少する時点で目標値であるI1を超えないように設定する場合に限定されず、遅延時間τ2に基づいて設定されていればよい。すなわち、遅延時間τ2に基づいていればよく、例えば、発光素子3に流れる電流が減少する時点の前後に亘る時間応答が、目標値であるI1を超えないことを判断指標として、駆動信号SBをオフに切り替えるタイミングを決定してもよい。
【0036】
なお、以上では、式(2)において、駆動信号SBの定常電流値I2を出力電流目標値I1の2倍になるように設定したが、これ以外の値であってもよい。例えば、より急峻な立ち上がりが必要な場合には、2倍よりも大きい値を採用してもよい。また、それほど急峻な立ち上がりが必要ない場合には、2倍未満としてもよい。
【0037】
以上に説明したように、第1実施形態では、式(2)を満たすように電源の電圧を設定するとともに、駆動信号SBのパルス幅およびオン/オフのタイミングを調整することにより、立ち上がりが急峻で、かつ、出力電流目標値I1に到達するように発光素子3を駆動することができる。また、第1実施形態では、フィードバック制御を用いていないことから、回路構成を簡略化することができるとともに、例えば、正帰還が生じて回路が発振することを防止できる。
【0038】
(C)第2実施形態の説明
図5は本発明の第2実施形態の構成例を示す図である。なお、この図において図1と対応する部分には同一の符号を付してその説明を省略する。図5に示す例では、図1と比較すると、抵抗素子4が発光素子3とゲート駆動型トランジスタ2との間に配置されている。それ以外の構成は、図1の場合と同様である。
【0039】
第1実施形態では、回路中の寄生インダクタンスや浮遊容量の存在と、ゲート駆動型トランジスタ2がターンオフするときの電流変化とに起因して、図1に示す電圧V1には、図6に示すように過渡的にスパイク電圧が発生する。
【0040】
このようなスパイク電圧の発生を抑制するには、例えば次の対策1〜6がある。対策1では、発光素子3と並列にクランプダイオードを接続する。対策2では、ゲート駆動型トランジスタ2と並列にサージ吸収用アバランシェダイオードを接続する。対策3では、ゲート駆動型トランジスタ2に並列にスナバ回路を接続する。対策4では、発光素子3とゲート駆動型トランジスタ2との間に抵抗素子を接続する。対策5では、制御部1とゲート駆動型トランジスタ2との間にゲート直列抵抗を挿入する。対策6では、回路中の寄生インダクタンスを小さくする。
【0041】
対策1〜4では、過電圧を制限、過電流を制限、dV/dt、dI/dtを制限することで、スパイク電圧やリンギングを抑制することができる。また、対策5では、スイッチング動作を遅くすることで、スパイク電圧やリンギングを抑制することができる。このような対策1〜4によりスパイク電圧やリンギングを抑制可能であるが、特に対策6により寄生インダクタンスを小さくすることが望ましく、簡易な回路構成にする必要がある。
【0042】
上述した対策1〜4のうち、対策4では、回路を複雑にすることなく、寄生インダクタンスを小さく抑えられ、対策5と比べてスイッチング動作も大きく悪化することがない。よって、第2実施形態では、対策4として、抵抗素子4を設けている。このようにして、第2実施形態では、寄生インダクタンスや浮遊容量に急激な電流または電圧の変化が生じることをより効果的に防止することができる。例えば、抵抗素子4を3.3Ω及び6.6ΩとしたときのV1の電圧波形を、それぞれ図7(A)及び図7(B)に示す。この図7から明らかなように、抵抗素子4の抵抗値を数Ω程度大きくすることで、効果的にスパイク電圧の発生を抑止することができる。なお、第2実施形態では、前述した式(2)を満たすように電源の電圧VCCが設定される。ここで、第2実施形態では、RLには抵抗素子4の抵抗値も含まれ、含まれた状態で式(2)を満たすように電源の電圧VCCが設定される。
【0043】
なお、抵抗素子4を追加する以外の方法として、上述した対策3として、直列接続された抵抗素子とキャパシタとをゲート駆動型トランジスタ2に並列接続し、スパイク電圧の発生を抑制するRCスナバ回路を用いる方法がある。しかしながら、RCスナバ回路ではRCによる時定数が生じることから、抵抗素子のみに比べて出力電流の応答速度が遅くなる。一方、第2実施形態では抵抗素子4のみを回路に直列に追加している。図7(A)及び図7(B)で示したように、抵抗素子4の抵抗値が大きいほどスパイク電圧は抑制されるが、抵抗値が大きい場合は図8(A)及び図8(B)に示すよう電流の立ち下がり時間が遅くなる。抵抗値が小さすぎる場合はスパイク電圧を抑制する効果がない。そこで、第2実施形態では、例えば、数Ω程度の抵抗素子を用いている。この程度の抵抗素子を用いれば、電流の立ち下がり時間への影響も少なく、スパイク電圧も抑制することができる。
【0044】
なお、第2実施形態でも、第1実施形態と同様に駆動信号SBの制御と電源の電圧VCCの設定を行うことで、図4に示すパルス幅が狭い出力電流を得ることができる。これにより、第1実施形態と同様にパルス幅が狭く、光強度が大きい光出力を得ることができる。
【0045】
以上に説明したように、第2実施形態では、式(2)を満たすように設定するとともに、駆動信号SBのパルス幅を調整することにより、立ち上がりが急峻で、かつ、出力電流目標値I1に到達するように発光素子3を駆動することができるとともに、図6に示すようなスパイク電圧の発生を抑制することができるので、回路の誤動作を防止するとともに、回路を構成する素子にかかる負担を軽減できる。
【0046】
(D)第3実施形態の説明
図9は本発明の第3実施形態の構成例を示す図である。なお、この図において図5と対応する部分には同一の符号を付してその説明を省略する。図9に示す例では、図5と比較すると、制御部1とゲート駆動型トランジスタ2との間に接続されているゲートドライバ1aの代わりにゲートドライバ5が配置されている。それ以外の構成は、図5の場合と同様である。なお、図9では、抵抗素子4を有しているが、図1と同様に、抵抗素子4を有しない構成としてもよい。
【0047】
ここで、ゲートドライバ5は、ゲートドライバ1aと同様に、2つのゲート駆動型トランジスタが直列接続されて構成される。ゲートドライバ5には、グランドを基準とした場合に、正の電圧VHである12Vと、負の電圧VLである−3Vが供給され、制御部1から駆動信号SAが供給されると、ゲートドライバ5からは図10に示すような駆動信号SBをゲート駆動型トランジスタ2に供給する。すなわち、ゲートドライバ5は、駆動信号SAがハイの状態ではプラスの電圧VHである12Vが出力され、駆動信号SAがローの状態ではマイナスの電圧VLである−3Vが出力されるように構成されている。なお、第3実施形態においても、RLに抵抗素子4の抵抗値を含んだ状態で、式(2)を満たすように電源の電圧VCCが設定されている。
【0048】
第1および第2実施形態では、駆動信号SBの制御と電源の電圧VCCの電圧設定により、出力電流の立ち上がり時間を短くすることができるが、立ち下がり時間を短くする効果はあまり期待できない。第3実施形態では、第1および第2実施形態の回路構成に、図9に示すように制御部1とゲート駆動型トランジスタ2の間に負バイアス電圧として、例えば−3Vの電圧VLを出力可能なゲートドライバ5を追加する。これにより、駆動信号SAがオンの状態では、プラスの電圧VHが駆動信号SBとして出力され、駆動信号SAがローの状態ではマイナスの電圧VLが駆動信号SBとして出力される。第1および第2実施形態では、駆動信号SBがローの状態では制御部1の出力インピーダンスは非常に大きい値となるため、ゲート駆動型トランジスタ2のゲートの入力容量に蓄積された電荷は、この大きな値の出力インピーダンスを介して放電されることから、図8(b)に示すように、出力電流の立ち下がりが緩慢となる。
【0049】
一方、第3実施形態では、ゲートドライバ5からは駆動信号SBがローの状態ではマイナスの電圧VLが出力される。このとき、ゲートドライバ5に内蔵されているゲート駆動型トランジスタはオンの状態になることから、ゲートドライバ5の出力インピーダンスは、非常に低い値となるとともに、マイナスの電位差となることから、ゲート駆動型トランジスタ2の入力容量に蓄積された電荷は、非常に短時間で放電される。このため、図10に示すように、出力電流の立ち下がりを急峻にすることができる。図4の場合と比較すると、第3実施形態では、パルス幅T2をT3(<T2)に狭めることができる。
【0050】
また、第3実施形態では、ゲートドライバ5を設けることにより、ゲート駆動型トランジスタ2の駆動能力(電流供給能力)を高めることができるため、前述したように出力電流の立ち下がりを急峻にすることができるとともに、出力電流の立ち上がりについても急峻にすることができる。
【0051】
以上に説明したように、第3実施形態では、式(2)を満たすように設定するとともに、駆動信号SBのパルス幅を調整することにより、立ち上がりが急峻で、かつ、出力電流目標値I1に到達するように発光素子3を駆動することができる。また、第3実施形態では、ゲートドライバ5を設けたので、出力電流の立ち下がりを急峻にすることができるとともに、出力電流の立ち上がりについても急峻にすることができる。さらに、抵抗素子4を設けたので、図6に示すようなスパイクの発生を抑制することができる。
【0052】
(E)変形実施形態の説明
以上の実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、制御部1によってこれらを制御可能としてもよい。図11は、電源の電圧VCCと駆動信号SBのパルス幅を制御可能とした場合に、これらの値と出力電流との関係を示す図である。この図11において、横軸は駆動信号SBのパルス幅を示し、縦軸は電源の電圧VCCを示している。また、図中の実線の円弧は、出力電流値がI1である場合のパルス幅と電源の電圧との関係を示している。この円弧が示すように、電源の電圧VCCを高くすると、出力電流の目標値をI1とした場合でもパルス幅を狭くすることができる。また、電源の電圧VCCを低くすると、出力電流の目標値をI1とした場合にはパルス幅を広くする必要がある。なお、このような構成例におけるパルス幅Taの設定範囲は以下の式(3)によって表される。なお、具体的な制御方法としては、図11に示す情報に関するテーブルを制御部1に内蔵しておき、このテーブルに基づいて制御を行ったり、出力電流によるフィードバック制御を行ったりすることができる。
【0053】
T2≦Ta≦T1 ・・・(3)
ここで、T2は図4の出力電流パルス幅を示し、T1は図2の出力電流パルス幅を示す。駆動信号SBのパルス幅と電源の電圧VCCを変化させた場合、出力電流波形は図12のようになる。図12において、実線は電源の電圧値をVaに設定した場合の出力電流のパルス波形を示し、破線は電源の電圧値をVbに設定した場合の出力電流のパルス波形を示している。ここで、VaおよびVbは、Va>Vbの関係を有している。この図に示すように、実線に示す電源の電圧値がVaの場合には、破線に示す電源の電圧値がVbの場合に比較して、パルス幅が狭くなっている。
【0054】
また、第3実施形態では、駆動信号SBのパルス幅と、ゲートドライバ5の供給電圧VHは固定としたが、これらを、制御部1によって制御可能としてもよい。図10に示す駆動信号SBのパルス幅とゲートドライバ5の電圧VHを制御部1で制御することで、図13に示すような関係で出力電流の出力値とパルス幅を調整することができる。より詳細には、図13において、横軸は駆動信号SBのパルス幅を示し、縦軸はゲートドライバ5の電圧VHを示している。また、実線で示す円弧は、出力電流値がI1の場合のパルス幅と電圧との関係を示している。この図に示すように、電圧VHを高くすることにより、駆動信号SBのパルス幅を狭くすることができる。なお、パルス幅Tbの設定範囲を式(4)に示す。
【0055】
T3≦Tb≦T1 ・・・(4)
ここで、T3は図10の出力電流パルス幅を示し、T1は図2(b)の出力電流のパルス幅を示している。
【0056】
図14はゲートドライバ5から出力される駆動信号SBのパルス幅と、ゲートドライバ5の電圧VHを変化させた場合の出力電流波形の変化を示している。この図14に示すように、実線で示す電圧VHが高い場合の方が、破線で示す低い場合に比較して、パルス幅が狭くなっている。なお、図14では、正側の電圧であるVHを例に挙げて説明したが、負側の電圧であるVLを制御可能とした場合にも、パルス幅をある程度調整することができる。また、第1および第2実施形態においても、駆動信号SBの電圧値が変更可能であれば、ゲートドライバ5の電圧を制御した場合と同様の効果を得ることができる。
【0057】
また、以上の各実施形態のゲート駆動型トランジスタ2に対して、温度調整機能を付加するようにしてもよい。具体的には、ゲート駆動型トランジスタ2の温度が所定の温度で一定となるように、サーミスタによってオン/オフ駆動される空冷ファンを設けたり、ペルチェ素子を設けたりして温度が一定になるように制御することができる。このような構成によれば、例えば、ゲート駆動型トランジスタ2の応答性能が最も良い温度で固定することで、安定したパルス幅の短い光出力を得ることができる。その結果、温度変化によって、ゲート駆動型トランジスタ2の応答性能が変化して、安定したパルス幅の短い光出力を得ることができなくなることを防止できる。
【0058】
また、以上の第2および第3実施形態では、抵抗素子4を発光素子3とゲート駆動型トランジスタ2の間に挿入するようにしたが、これ以外の場所に挿入するようにしてもよい。具体的には、電源と発光素子3の間に挿入したり、ゲート駆動型トランジスタ2とグランドの間に挿入したりすることも可能である。
【0059】
また、以上の各実施形態では、電源を正電源とし、正電源から発光素子3を介してグランドに電流が流れる構成としたが、負電源を用いてグランドから発光素子3を介して電流が流れる構成とすることも可能である。
【符号の説明】
【0060】
1 制御部
1a、5 ゲートドライバ
2 ゲート駆動型トランジスタ
3 発光素子
4 抵抗素子
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14