特許第5802187号(P5802187)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 旭化成エレクトロニクス株式会社の特許一覧
特許5802187ホール起電力信号検出回路及びその電流センサ
<>
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000014
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000015
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000016
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000017
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000018
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000019
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000020
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000021
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000022
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000023
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000024
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000025
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000026
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000027
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000028
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000029
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000030
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000031
  • 特許5802187-ホール起電力信号検出回路及びその電流センサ 図000032
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5802187
(24)【登録日】2015年9月4日
(45)【発行日】2015年10月28日
(54)【発明の名称】ホール起電力信号検出回路及びその電流センサ
(51)【国際特許分類】
   G01R 19/00 20060101AFI20151008BHJP
   G01R 33/07 20060101ALI20151008BHJP
【FI】
   G01R19/00 N
   G01R33/06 H
   G01R19/00 A
【請求項の数】5
【全頁数】23
(21)【出願番号】特願2012-248277(P2012-248277)
(22)【出願日】2012年11月12日
(65)【公開番号】特開2013-178229(P2013-178229A)
(43)【公開日】2013年9月9日
【審査請求日】2013年10月24日
(31)【優先権主張番号】特願2012-17015(P2012-17015)
(32)【優先日】2012年1月30日
(33)【優先権主張国】JP
(73)【特許権者】
【識別番号】303046277
【氏名又は名称】旭化成エレクトロニクス株式会社
(74)【代理人】
【識別番号】100066980
【弁理士】
【氏名又は名称】森 哲也
(74)【代理人】
【識別番号】100109380
【弁理士】
【氏名又は名称】小西 恵
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(72)【発明者】
【氏名】岡武 茂樹
(72)【発明者】
【氏名】中村 威信
(72)【発明者】
【氏名】片岡 誠
【審査官】 越川 康弘
(56)【参考文献】
【文献】 米国特許出願公開第2009/0201017(US,A1)
【文献】 米国特許出願公開第2003/0155912(US,A1)
(58)【調査した分野】(Int.Cl.,DB名)
G01R 19/00
G01R 33/07
(57)【特許請求の範囲】
【請求項1】
複数の端子を備えたホール素子に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したホール起電力信号検出回路において、
所定の方向に対して0度を成す位置に配置された第1の端子、前記所定の方向に対して90度を成す位置に配置された第2の端子、前記所定の方向に対して180度を成す位置に配置された第3の端子、及び前記所定の方向に対して270度を成す位置に配置された第4の端子を備え、一方のホール起電力信号電圧を発生させる一方のホール素子と、
前記一方のホール素子と隣接して並列させたレイアウト配置であり、前記第1乃至第4の端子を備え、他方のホール起電力信号電圧を発生させる他方のホール素子と、
前記一方のホール素子の4つの端子のなかから駆動電流を通電する端子位置を選択する第1のスイッチ回路と、
前記他方のホール素子の4つの端子のなかから駆動電流を通電する端子位置を、前記第1のスイッチ回路と異なる端子位置を選択する第2のスイッチ回路と、
前記第1のスイッチ回路と前記第2のスイッチ回路にチョッパークロック信号を供給するチョッパークロック生成回路と、
前記一方のホール起電力信号電圧と前記他方のホール起電力信号電圧とを同時に加算するホール起電力信号加算回路とを備え、
前記第1のスイッチ回路が、前記チョッパークロック生成回路により発生された前記チョッパークロック信号に基づいて、前記一方のホール素子における駆動電流を注入する端子位置を前記一方のホール素子の前記第1の端子と前記第2の端子との間で交互に切り替えを行い、
前記第2のスイッチ回路が、前記チョッパークロック生成回路により発生された前記チョッパークロック信号に基づいて、前記他方のホール素子における駆動電流を注入する端子位置を前記他方のホール素子の前記第4の端子と前記第3の端子との間で交互に切り替えを行い、
前記チョッパークロック生成回路は、前記第1のスイッチ回路と前記第2のスイッチ回路に異なる2つの位相のチョッパークロック信号を供給する回路であり、
前記第1のスイッチ回路は、前記チョッパークロック信号の一方の位相のときに前記第1の端子と前記第3の端子を通電させて前記第1の端子に前記一方のホール素子における駆動電流を注入し、前記チョッパークロック信号の他方の位相のときに前記第2の端子と前記第4の端子を通電させて前記第2の端子に前記一方のホール素子における駆動電流を注入するとともに、前記第2のスイッチ回路は、前記チョッパークロック信号の一方の位相のときに前記第4の端子と前記第2の端子を通電させて前記第4の端子に前記他方のホール素子における駆動電流を注入し、前記チョッパークロック信号の他方の位相のときに前記第3の端子と前記第1の端子を通電させて前記第3の端子に前記他方のホール素子における駆動電流を注入することを特徴とするホール起電力信号検出回路。
【請求項2】
前記ホール起電力信号加算回路は、
前記一方のホール起電力信号電圧と前記他方のホール起電力信号電圧とを同時加算して出力電圧を出力する信号増幅回路を備え、
前記信号増幅回路は、
前記一方のホール起電力信号電圧を電流へ変換する第1のトランジスタ差動対と、
前記他方のホール起電力信号電圧を電流へ変換する第2のトランジスタ差動対と、
前記チョッパークロックに基づいて、前記出力電圧からのフィードバック電圧を変調する第3のスイッチ回路と、
前記変調されたフィードバック電圧を電流へ変換する第3のトランジスタ差動対と、
前記第1乃至第3のトランジスタ差動対が変換した電流をそれぞれ電流加算する電流加算部と、
前記チョッパークロックに基づいて、前記電流加算部の信号を復調する第4のスイッチ回路と、
前記復調した信号を増幅して前記出力電圧を出力する出力段と、
を備えていることを特徴とする請求項1に記載のホール起電力信号検出回路。
【請求項3】
前記一方及び他方のホール素子は、前記第1乃至第4の端子を備える複数のホール素子を同じ端子同士を接続して構成されたホール素子であることを特徴とする請求項1又は2に記載のホール起電力信号検出回路。
【請求項4】
前記複数のホール素子の数が、2個であることを特徴とする請求項に記載のホール起電力信号検出回路。
【請求項5】
請求項1乃至のいずれかに記載のホール起電力信号検出回路を用いたことを特徴とする電流センサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ホール起電力信号検出回路及びその電流センサに関し、より詳細には、ホール素子のスピニングカレント法によるオフセットキャンセル手段を連続時間信号処理回路と組み合わせるようにしたホール起電力信号検出回路及びその電流センサに関する。
【背景技術】
【0002】
ホール素子を使った磁気センサには、磁石の位置情報の検出を行うセンサとして近接センサ、リニア位置センサ、回転角度センサなどに用いられているだけでなく、電流導体を流れる電流によって誘起される磁界を検出することによって電流導体を流れる電流量を非接触で測定する電流センサの用途においても広く利用されている。
特に、モータのインバータ電流を検出するために利用される電流センサにおいては、モータ制御を効率化する目的で、高い周波数でスイッチングするインバータの電流を高精度に検出することが要求されている。
【0003】
ホール素子は、入力された磁界の強度に応じたホール起電力信号を発生する磁電変換機能を有するため、磁気センサとして広く用いられている。しかしながら、ホール素子には、磁場が零である状態、すなわち無磁場の状態でも、零でない有限の電圧が出力されてしまうというオフセット電圧(不平衡電圧)が存在する。
そこで、ホール素子を利用した磁気センサにおいては、ホール素子が持つオフセット電圧をキャンセルする目的で、スピニングカレント(Spinning current)法又はConnection commutation法といった名称で一般的に知られているホール素子の駆動方法が存在する。この方法とは、ホール素子に駆動電流を流すための端子対の位置と、ホール起電力信号を検出するための端子対の位置との間で、チョッパークロックと呼ばれるクロックにしたがって周期的に入れ替える操作を行うものである(例えば、非特許文献1,特許文献2参照)
このオフセット電圧のキャンセルを目的としたSpinning current法は、CMOS半導体回路においてもスイッチ回路を用いて構成できるものであるため、高精度な磁気センサを実現するためのホール起電力信号検出回路は、一般的に、Spinning current法を実現するためのスイッチ回路を備えたものとなる。
【0004】
また、インバータの電流を測定する用途にホール素子を利用した磁気センサが使用される場合には、信号帯域に関する広帯域特性、信号処理遅延時間に関する高速応答特性、信号品質に関する低ノイズ特性などが磁気センサに要求される。このため、こうした場合には、ホール素子において発生するホール起電力信号を信号処理する回路方式として、離散時間化(サンプリング)を行う離散時間信号処理回路に対して、連続時間で信号処理を行う連続時間信号処理回路が有利となる。この連続時間信号処理回路は、離散時間化(サンプリング)によるノイズの折り返す現象が無いため、インバータのスイッチングによる高周波ノイズの多い環境で使用する場合においては、特に好適な回路構成である。
【0005】
以下に、図1(a),(b)に基づいてホール素子のSpinning current法について説明する。
図1(a),(b)は、チョッパークロックの位相がφ1、φ2の2値の間で切り替わるたびに、ホール素子をバイアスする駆動電流の向きを、それぞれ、0度と90度と切り替えるときのホール起電力検出を説明した図である。図中のホール素子は、4つの抵抗(R1、R2、R3、R4)からなる4端子の素子としてモデル化されており、定電流駆動されている。
【0006】
図1(a),(b)に示したホール素子のモデルにおいて、これらの4つの抵抗(R1、R2、R3、R4)の抵抗値は、固定値でないことに注意が必要である。ホール素子が半導体基板の中のNウェルとして形成される場合、一般に半導体製造時のプロセス勾配によって、各ホール素子の内部に不純物濃度の濃淡分布が発生する。このため、4つの端子(端子1、端子2、端子3、端子4)のどの端子から駆動電流が注入されるかによって、ホール素子(Nウェル)内部での電位分布が変わり、ホール素子(Nウェル)内部での空乏層の発生状況も変わる。したがって、ホール素子のモデルにおける4つの抵抗R1、R2、R3、R4の抵抗値は、ホール素子の4つの端子(端子1、端子2、端子3、端子4)のどの端子から駆動電流が注入されるかに依存して、それぞれの値が変化することになる。
【0007】
図1(a),(b)において、チョッパークロックの位相がφ1(ホール素子の駆動方向は0度)のときと、チョッパークロックの位相がφ2(ホール素子の駆動方向は90度)の時に測定される電圧信号 Vhall(φ1)とVhall(φ2)は、数式1のように、ホール素子を使った磁気センサの検出対象となる磁場Bに対応したホール起電力信号Vsig(B)とホール素子のオフセット電圧Vos(Hall)の和として表される。
【0008】
ここで、チョッパークロックの位相にしたがって、ホール素子のバイアス電流の方向を0度と90度の間で周期的に切替えることによって、検出対象の磁場に対応したホール起電力信号Vsig(B)の極性を反転することができるため、Vsig(B)をチョッパークロックの周波数f_chopに周波数変調することが出来る。一方で、ホール素子のDCオフセット電圧Vos(Hall)に関しては、ホール素子の駆動方向を0度と90度の間で切替えても同じ極性の値となるため、Vos(Hall)はチョッパークロックによる周波数変調を受けない。
【0009】
【数1】
【0010】
以上のことから、チョッパークロックの位相にしたがって、ホール素子の駆動電流の方向を0度と90度の間で切替える操作を行う場合、ホール素子において発生される信号Vhallは、図2(a)乃至(d)に示すような波形となる。また、ホール素子において発生される信号のスペクトルは、図3に示すようなスペクトルとなることから、検出対象の磁界に対応したホール起電力信号Vsig(B)とホール素子のオフセット電圧Vos(Hall)は、周波数領域において分離されることが解る。これが、Spinning current法によるホール素子のオフセットキャンセルの原理である。
【0011】
また、例えば、特許文献1に記載のものは、このSpinning current法での順序シーケンスについて、2つのホール素子のうち一方のホール素子では駆動電流の向きを時計回りに切り替え、もう一方のホール素子では駆動電流の向きを反時計回りに切り替えることが開示されている。
また、特許文献3に記載のものは、ホール素子励磁電流を1つの方向の流れから別の方向の流れに交互に切換えるチョップホールセンサに関するもので、特に、チョップサンプルアンドホールドホール電圧回路をスイッチされるホールセンサに同期的にクロックさせるようなホールセンサが開示されている。
【0012】
また、非特許文献2には、ホール素子のSpinning current法を実現する回路構成として、サンプル&ホールドといった離散時間化(サンプリング)を行う回路方式が開示されている。
【先行技術文献】
【特許文献】
【0013】
【特許文献1】米国特許第6927572号明細書(B2)
【特許文献2】特開2008−309626号公報
【特許文献3】特開平09-196699号公報
【非特許文献】
【0014】
【非特許文献1】R S Popovic著 Hall Effect Devices (ISBN-10:0750300965) Inst of Physics Pub,Inc., (1991/05)刊
【非特許文献2】IEEE Journal of Solid-State Circuits, Vol.32, No.6, 1997, Page829~836 Bilotti他著“Monolithic Magnetic Hall Sensor Using Dynamic Quadrature Offset Cancellation”
【発明の概要】
【発明が解決しようとする課題】
【0015】
しかしながら、ホール素子のSpinning current法を実現する回路構成として、サンプル&ホールドといった離散時間化(サンプリング)を行う回路方式があるものの、上述したように、インバータの電流を検出する電流センサといった用途では、離散時間化(サンプリング)を行う回路方式に対して、連続時間信号で処理回路を行う回路方式が望まれている。
【0016】
この連続時間信号処理方式では、Spinning current法においてホール素子の駆動電流を通電する端子を選択、切替を行う順序、シーケンスによって、切り替え時に発生するスパイク状の誤差信号の発生度合いが変わってくる。
上述した特許文献1に開示された方法においては、ホール素子の駆動電流を通電する端子対の位置とホール起電力信号を検出する端子対の位置を選択する動作に関して、ひとつのホール素子(ホール素子1)においては、これらの端子対の位置の選択を時計回りの回転方向に順次、選択し、もうひとつのホール素子(ホール素子2)においては、これらの端子対の位置の選択を反時計回りの回転方向に順次、選択する。したがって、4つの端子を持つホール素子に対して、この演算を行うためにチョッパークロックに関して4つの期間分の時間が必要となる。
【0017】
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、ホール素子のスピニングカレント法によるオフセットキャンセル手段を連続時間信号処理回路と組み合わせるようにしたホール起電力信号検出回路及びその電流センサを提供することにある。
【課題を解決するための手段】
【0018】
本発明は、このような目的を達成するためになされたもので、請求項1に記載の発明は、複数の端子を備えたホール素子に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したホール起電力信号検出回路において、所定の方向に対して0度を成す位置に配置された第1の端子、前記所定の方向に対して90度を成す位置に配置された第2の端子、前記所定の方向に対して180度を成す位置に配置された第3の端子、及び前記所定の方向に対して270度を成す位置に配置された第4の端子を備え、一方のホール起電力信号電圧を発生させる一方のホール素子と、前記一方のホール素子と隣接して並列させたレイアウト配置であり、前記第1乃至第4の端子を備え、他方のホール起電力信号電圧を発生させる他方のホール素子と、前記一方のホール素子の4つの端子のなかから駆動電流を通電する端子位置を選択する第1のスイッチ回路と、前記他方のホール素子の4つの端子のなかから駆動電流を通電する端子位置を、前記第1のスイッチ回路と異なる端子位置を選択する第2のスイッチ回路と、前記第1のスイッチ回路と前記第2のスイッチ回路にチョッパークロック信号を供給するチョッパークロック生成回路と、前記一方のホール起電力信号電圧と前記他方のホール起電力信号電圧とを同時に加算するホール起電力信号加算回路とを備え、前記第1のスイッチ回路が、前記チョッパークロック生成回路により発生された前記チョッパークロック信号に基づいて、前記一方のホール素子における駆動電流を注入する端子位置を前記一方のホール素子の前記第1の端子と前記第2の端子との間で交互に切り替えを行い、前記第2のスイッチ回路が、前記チョッパークロック生成回路により発生された前記チョッパークロック信号に基づいて、前記他方のホール素子における駆動電流を注入する端子位置を前記他方のホール素子の前記第4の端子と前記第3の端子との間で交互に切り替えを行い、前記チョッパークロック生成回路は、前記第1のスイッチ回路と前記第2のスイッチ回路に異なる2つの位相のチョッパークロック信号を供給する回路であり、前記第1のスイッチ回路は、前記チョッパークロック信号の一方の位相のときに前記第1の端子と前記第3の端子を通電させて前記第1の端子に前記一方のホール素子における駆動電流を注入し、前記チョッパークロック信号の他方の位相のときに前記第2の端子と前記第4の端子を通電させて前記第2の端子に前記一方のホール素子における駆動電流を注入するとともに、前記第2のスイッチ回路は、前記チョッパークロック信号の一方の位相のときに前記第4の端子と前記第2の端子を通電させて前記第4の端子に前記他方のホール素子における駆動電流を注入し、前記チョッパークロック信号の他方の位相のときに前記第3の端子と前記第1の端子を通電させて前記第3の端子に前記他方のホール素子における駆動電流を注入することを特徴とする。
【0020】
また、請求項に記載の発明は、請求項1に記載の発明において、前記ホール起電力信号加算回路は、前記一方のホール起電力信号電圧と前記他方のホール起電力信号電圧とを同時加算して出力電圧を出力する信号増幅回路を備え、前記信号増幅回路は、前記一方のホール起電力信号電圧を電流へ変換する第1のトランジスタ差動対と、前記他方のホール起電力信号電圧を電流へ変換する第2のトランジスタ差動対と、前記チョッパークロックに基づいて、前記出力電圧からのフィードバック電圧を変調する第3のスイッチ回路と、前記変調されたフィードバック電圧を電流へ変換する第3のトランジスタ差動対と、前記第1乃至第3のトランジスタ差動対が変換した電流をそれぞれ電流加算する電流加算部と、前記チョッパークロックに基づいて、前記電流加算部の信号を復調する第4のスイッチ回路と、前記復調した信号を増幅して前記出力電圧を出力する出力段と、を備えていることを特徴とする。
また、請求項に記載の発明は、請求項1又は2に記載の発明において、前記一方及び他方のホール素子は、前記第1乃至第4の端子を備える複数のホール素子を同じ端子同士を接続して構成されたホール素子であることを特徴とする。
【0021】
また、請求項に記載の発明は、請求項に記載の発明において、前記複数のホール素子の数が、2個であることを特徴とする。
また、請求項に記載の発明は、請求項1乃至のいずれかに記載のホール起電力信号検出回路を用いたことを特徴とする電流センサである。
【発明の効果】
【0025】
本発明によれば、チョッパークロックを使ったSpinning current法によるオフセットキャンセルを連続時間信号処理回路において実現するうえで、ホール起電力信号検出の高精度化の障害となるスパイク状の誤差信号の発生を著しく低減することが可能となる。
また、各ホール素子の内部での不純物濃度の濃淡分布(半導体製造時のプロセス勾配に起因して発生する)の影響を含めた高精度なオフセットキャンセルを短い期間に高速実行することが可能となるため、本発明のホール起電力信号検出回路は、電流センサといった高速応答性が要求される磁気センサを、ホール素子を使って実現するうえで有効なものである。
【図面の簡単な説明】
【0026】
図1】(a),(b)は、チョッパークロックの位相がφ1、φ2の2値の間で切り替わるたびに、ホール素子をバイアスする駆動電流の向きを、それぞれ、0度と90度と切り替えるときのホール起電力検出を説明した図である。
図2】(a)乃至(d)は、図1に示したホール素子において発生する信号波形を示す図である。
図3】ホール素子において発生する信号Vhallの信号スペクトルを示す図である。
図4】本発明の前提となるホール起電力信号検出回路を説明するための回路構成図である。
図5】(a),(b)は、上述した第1のホール素子及び第2のホール素子において、チョッパークロックの位相φがφ1、φ2の間で切り替わる際に、ホール素子の駆動電流を通電する2つの端子と、ホール起電力信号を検出する2つの端子について示した図である。
図6図4に示したホール起電力信号検出回路の具体的な一例を示した回路構成図である。
図7図6の回路動作を概念的に説明した図である。
図8】(a)乃至(f)は、図6に示したホール起電力信号検出回路において、第1のホール素子及び第2のホール素子の4つの端子の電圧変化と、第1のホール素子及び第2のホール素子とのそれぞれにおいて検出されるホール起電力信号Vhall1、Vhall2の信号波形を示した図である。
図9】(a)乃至(c)は、ホール起電力信号Vhall1、Vhall2の信号波形を同時加算して得られる出力信号波形を示す図である。
図10】本発明に係るホール起電力信号検出回路の一実施例を説明するための回路構成図である。
図11図10に示した回路構成図のなかの第3のホール素子に関して、その駆動電流の通電方向を決める端子対の位置及びホール起電力信号を検出する端子対の位置を示した図である。
図12図10に示したホール起電力信号検出回路の具体的な一例を示す回路構成図である。
図13図12の回路動作を概念的に説明した図である。
図14】(a)乃至(e)は、図12に示したホール起電力信号検出回路において、第3のホール素子における各端子の電位及び第3のホール素子から検出されるホール起電力信号Vhall3の信号波形を示した図である。
図15】ホール起電力信号Vhall1、Vhall3の信号波形を同時加算して得られる出力信号波形を示す図である。
図16】IC回路を製造する際の半導体製造時のプロセス勾配によるホール素子内部での不純物濃度の濃淡分布があるときの、本発明のホール起電力信号検出回路での2つのホール素子のICレイアウト及びそれら2つのホール素子でのSpinning current法を図示した図である。
図17】本発明のホール起電力信号検出回路において、4つのホール素子を使う場合のICレイアウトの例を示した図である。
図18図10に示したホール起電力信号検出回路の具体的な他の例を示す回路構成図である。
図19】(a),(b)は、図18のホール起電力信号検出回路におけるスパイク状の誤差信号(実線)と図12のホール起電力信号検出回路におけるスパイク状の誤差信号(点線)の様子を表した図である。
【発明を実施するための形態】
【0027】
まず最初に、本発明の前提となるホール起電力信号検出回路の構成について図4に基づいて以下に説明する。
図4は、本発明の前提となるホール起電力信号検出回路を説明するための回路構成図で、連続時間信号処理回路の例を示している。図中符号1はチョッパークロック生成回路、2は駆動電流生成回路、3は第1のホール素子、4は第1のスイッチ回路、5は第2のホール素子、6は第2のスイッチ回路、7はホール起電力信号加算回路を示している。
図4に示したホール起電力信号検出回路は、2つのホール素子である第1のホール素子3と第2のホール素子5において発生させるホール起電力信号Vhall1、Vhall2をホール起電力信号加算回路7によって連続時間で同時加算して、出力信号Vhall_sum12を生成する回路である。
【0028】
第1のホール素子3及び第2のホール素子5のそれぞれは、4つの端子(端子1、端子2、端子3、端子4)を備えており、第1のホール素子3及び第2のホール素子5のそれぞれに接続された第1のスイッチ回路4及び第2のスイッチ回路6においては、チョッパークロック生成回路1において生成される2相のチョッパークロック信号の位相φ(φ1、φ2)にしたがって、ホール素子を駆動する駆動電流を注入する端子対及びホール起電力信号を検出する端子対を切替えて、第1のホール素子3及び第2のホール素子5のそれぞれにおいて発生するホール起電力信号Vhall1、Vhall2を検出する。すなわち、第1のホール素子3及び第2のホール素子5については、それぞれ、Spinning current法によるオフセットキャンセルを行うものとする。
【0029】
上述したホール起電力信号Vhall1、Vhall2は、ホール起電力信号加算回路7によって同時加算され、出力信号Vhall_sum12が得られる。
図5(a),(b)は、上述した第1のホール素子及び第2のホール素子において、チョッパークロックの位相φがφ1、φ2の間で切り替わる際に、ホール素子の駆動電流を通電する2つの端子と、ホール起電力信号を検出する2つの端子について示した図である。
図5(a),(b)において、チョッパークロック位相がφ1のとき、第1のホール素子3及び第2のホール素子5の駆動電流は、端子1から端子3に向けて注入され、ホール起電力信号は、端子2と端子4の間の電圧信号として検出される。
【0030】
したがって、第1のホール素子3及び第2のホール素子5において、チョッパークロック位相がφ1のとき、端子1の電位は高い側のバイアス電圧Vbias+となり、端子3の電位は低い側のバイアス電圧Vbias−となることが解る。同様に考えると、チョッパークロック位相がφ2のとき、端子2の電位は高い側のバイアス電圧Vbias+となり、端子4の電位は低い側のバイアス電圧Vbias−となることが解る。
【0031】
実際に、ホール素子をシリコンモノリシックホール素子として、IC回路のなかで形成する場合には、Vbias+は3Vといった電圧に設定される。また、シリコンモノリシックホール素子の抵抗値が2kΩで、駆動電流の大きさが0.5mAの場合、バイアス電位Vbias−は、Vbias+と比べて1Vだけ低くなるため、Vbias−=2Vとなる。
【0032】
ここで、ホール素子がN型半導体として形成されており、第1のホール素子3及び第2のホール素子5に印加される磁界Bの向きが、紙面の裏側面から表側面に向けて垂直な向きである場合、端子2と端子4の間に発生するホール起電力信号は、端子2に+側の電位+Vsig(B)を持ち、端子4に−側の電位−Vsig(B)を持つ電圧信号として発生する。そこで、ホール起電力信号Vhall1、Vhall2は、端子4を基準として測定される端子2の電位として定義されるため、チョッパークロック信号がφ1のときのホール素子1、ホール素子2において発生されるホール起電力信号Vhall1、Vhall2は、+2Vsig(B)として検出されることになる。
【0033】
同様に考えると、チョッパークロック位相がφ2のとき、第1のホール素子3及び第2のホール素子5において発生されるホール起電力信号Vhall1、Vhall2は、−2Vsig(B)として検出されることになる。
表1は、第1のホール素子及び第2のホール素子において駆動電流を通電する端子対についてまとめたものである。また、表2は、第1のホール素子及び第2のホール素子においてホール起電力信号を検出する端子対についてまとめたものである。
表1にしたがって、第1のホール素子及び第2のホール素子の駆動電流を通電し、表2にしたがって、ホール起電力信号の検出を行うと、第1のホール素子及び第2のホール素子におけるホール起電力信号Vhall1、Vhall2は、表3のように検出される。
【0034】
【表1】
【0035】
【表2】
【0036】
【表3】
【0037】
ここで、第1のホール素子と第2のホール素子は、異なる2つのホール素子であるが、第1のホール素子第2とホール素子との間では、磁気感度の値が揃っていると仮定して、第1のホール素子と第2のホール素子との間で共通な値Vsig(B)を用いている。この仮定に関し、第1のホール素子と第2のホール素子が半導体ICプロセスを使って形成され、IC内で互いに近接して配置される場合には、第1のホール素子と第2のホール素子に対して、半導体製造時のプロセス勾配が一様に及ぶことになるため、この仮定は妥当な仮定である。
【0038】
一方、オフセットに関しては、上述したように、各ホール素子の内部で半導体製造時のプロセス勾配による不純物濃度の濃淡分布があるため、駆動電流が端子1から端子3に通電(0度方向に通電)されるときのオフセット電圧値はVos(Hall,0°)であり、駆動電流が端子2から端子4に通電(90度方向に通電)されるときのオフセット電圧値はVos(Hall,90°)と、駆動電流の通電方向によって、オフセット電圧値は僅かに異なる値となる。一般に、CMOS半導体プロセスを使って製造されたホール素子においては、Vos(Hall,0°)とVos(Hall,90°)の差は、10μV程度となる。
【0039】
このように、Vos(Hall,0°)とVos(Hall,90°)との間に、10μV程度の差異があるため、図4及び図5(a),(b)に示したホール起電力信号検出回路では、オフセットキャンセル後にも10μV程度のオフセットが残留することになる。つまり、図4及び図5(a),(b)には、スパイク状の誤差信号という問題点だけでなく、オフセットキャンセルの精度に関する問題点がある。
【0040】
図6は、図4に示したホール起電力信号検出回路の具体的な一例を示した回路構成図で、チョッパーアンプと電流帰還型アンプとをホール素子のSpinning current法と組み合わせたものである。この図6に示された回路構成は、離散時間化(サンプリング)を行っていないことから、連続時間信号処理方式によるホール起電力信号処理回路の一例である。図中符号70は第1のホール素子において発生するホール起電力信号Vhall1と第2のホール素子において発生するホール起電力信号Vhall2を同時加算して増幅する信号増幅回路、71は第1のトランジスタ差動対(Gm,1,1)、72は第2のトランジスタ差動対(Gm,1,2)、73は第4のスイッチ回路、74は第4のトランジスタ差動対(Gm,2)、75は第5のスイッチ回路、76はホール起電力信号加算回路の出力段を示している。なお、図4と同じ機能を有する構成要素には同一の符号を付してある。第3のホール素子及び第3のスイッチ回路については、図10に示した本発明の説明の中で記載してある。
【0041】
図6において、第1のホール素子3及び第2のホール素子5において発生するホール起電力信号Vhall1、Vhall2は、それぞれ、第1のトランジスタ差動対71及び第2のトランジスタ差動対72によって、電圧信号から電流信号へと変換されて、それぞれ第1及び第2のトランジスタ差動対71,72の出力電流I1,1、I1,2となる。これらの電流I1,1、I1,2は、電流信号として同時加算され、同時加算された結果の電流信号と、数式2で表されるフィードバック電圧Vfbによって駆動される第4のトランジスタ差動対74の出力電流信号との電流信号の和が0となるように回路が機能するため、数式3に示されるように、図6に示した回路の出力信号としては、第1のホール素子3及び第2のホール素子5において発生するホール起電力信号Vhall1、Vhall2を同時加算して、信号増幅した信号Vhall_sum12を得ることができる。
【0042】
図7は、図6の回路動作を概念的に説明した図である。第1のホール素子3及び第2のホール素子5において発生するホール起電力信号Vhall1、Vhall2は、第1のスイッチ回路4及び第2のスイッチ回路6のところでは、磁界Bに対応した信号成分Vsig(B)がチョッパークロックによって変調された形で検出されるが、Vhall1、Vhall2が同時加算された後で、チョッパークロックによって復調される。
【0043】
【数2】
【0044】
【数3】
【0045】
図8(a)乃至(f)は、図6に示したホール起電力信号検出回路において、第1のホール素子及び第2のホール素子の4つの端子の電圧変化と、第1のホール素子及び第2のホール素子とのそれぞれにおいて検出されるホール起電力信号Vhall1、Vhall2の信号波形を示した図である。なお、図8(a)乃至(f)及び図6と同様にホール起電力信号検出の信号波形を示した図は、チョッパークロックに応じて変化する信号波形の時間的変化を説明する目的の図であるため、ホール素子のオフセットについては、これをゼロと仮定して描かれている。
【0046】
図8(a)乃至(f)に示したように、ホール起電力信号Vhall1、Vhall2はチョッパークロック信号によって変調される形で検出されるが、ホール起電力信号Vhall1、Vhall2は電圧信号から電流信号への変換を経た後、図6に示したホール起電力信号検出回路に示した第3のスイッチ回路75によって復調されるため、図6に示したホール起電力信号検出回路の出力信号Vhall_sum12の波形は、図9(c)に示した信号波形となる。
【0047】
図9(a)乃至(c)は、ホール起電力信号Vhall1、Vhall2の信号波形を同時加算して得られる出力信号波形を示す図である。図9に示した信号波形から解るように、図6に示したホール起電力信号検出回路においては、チョッパークロック信号の切り替えの際、ホール素子(第1のホール素子3及び第2のホール素子5)において、駆動電流を通電するために使われる2端子とホール起電力信号を検出するために使われる2端子の間で端子を入れ替えるスイッチ動作が行われるため、出力信号Vhall_sum12においては、駆動電流の通電によって決まるバイアス電圧Vbias+、Vbias−からホール起電力信号の電圧に移行する際の時間的な遷移がスパイク状の誤差信号として出現する。
【0048】
上述したように、図6に示したホール起電力信号検出回路は、離散時間化(サンプリング)を行わない連続時間信号処理方式である。このため、このスパイク状の誤差信号が、そのまま出力信号として出力されてしまい、この結果、ホール起電力信号検出回路としての精度が劣化することになる。
以上のように、ホール素子において、Spinning current法によるオフセットキャンセルを行う場合においては、チョッパークロック信号が切り替わるタイミングにおいて、スパイク状の誤差信号が発生してしまうことが、ホール起電力信号検出の高精度化を実現するうえでの障害となる。この障害は、離散時間化(サンプリング)を行わない連続時間信号処理方式においては、特に深刻な障害である。
【0049】
上述したスパイク状の誤差信号への対策として、上述した非特許文献2においては、Track and Hold回路が使用されている。この非特許文献2において、チョッパークロック信号の切り替わるタイミングでは、それ以前の時間にキャパシタに取り込まれて保持されている過去の時間の信号を出力(Hold動作)し、チョッパークロック信号の切り替わるタイミング以外ではホール起電力信号を連続的に出力する(Tracking動作)ことによって、チョッパークロック信号の切り替わるタイミングにおいて発生するスパイク状の誤差信号が出力されないようにマスクしている。
【0050】
しかしながら、上述した非特許文献2のように、過去の時間の信号を出力するHold回路といった離散時間信号処理回路の方式では、離散時間化(サンプリング)によるノイズの折り返しが発生するため、ノイズ特性における高性能化を実現するうえでは、連続時間信号処理回路の方式のなかで上述したスパイク状の誤差信号の影響を低減する回路技術が望まれる。
【0051】
以上が本発明に係るホール起電力信号検出回路の前提となる回路構成図についての説明である。以下、図面を参照して本発明の実施例について説明する。
図10は、本発明に係るホール起電力信号検出回路の一実施例を説明するための回路構成図である。図中符号11はチョッパークロック生成回路、12は駆動電流生成回路、13は第1のホール素子、14は第1のスイッチ回路、15は第3のホール素子、16は第3のスイッチ回路、17はホール起電力信号加算回路を示している。
【0052】
本発明に係るホール起電力信号検出回路は、第1及び第3のホール素子13,15の4つの端子(端子1乃至端子4)に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したものである。
第1のホール素子(一方のホール素子)13は、第1乃至第4の端子を備えて一方のホール起電力信号電圧Vhall1を発生させるものである。第3のホール素子(他方のホール素子)15は、第1乃至第4の端子を備え、他方のホール起電力信号電圧Vhall3を発生させるものである。
【0053】
第1のスイッチ回路(一方のスイッチ回路)14は、第1のホール素子13の4つの端子のなかから駆動電流を通電する端子位置を選択するものである。第3のスイッチ回路(他方のスイッチ回路)16は、第3のホール素子15の4つの端子のなかから駆動電流を通電する端子位置として、第1のスイッチ回路14と異なる端子位置を選択するものである。
チョッパークロック生成回路11は、第1のスイッチ回路14に異なる2つの位相のチョッパークロック信号φ1,φ2を供給するとともに、第3のスイッチ回路16に異なる2つの位相のチョッパークロック信号φ1,φ2を供給するものである。ホール起電力信号加算回路は、一方のホール起電力信号電圧Vhall1と他方のホール起電力信号電圧Vhall3とを同時に加算するものである。
【0054】
また、第1のスイッチ回路14は、チョッパークロック生成回路11により発生されたチョッパークロック信号φ1,φ2に基づいて、第1のホール素子13における駆動電流を注入する端子位置をホール素子の第1の端子と第2の端子との間で切り替えを行い、第3のスイッチ回路16は、チョッパークロック生成回路11により発生されたチョッパークロック信号φ1,φ2に基づいて、第3のホール素子15における駆動電流を注入する端子位置をホール素子の第4の端子と第3の端子との間で切り替えを行うものである。
【0055】
また、第1のスイッチ回路14において、チョッパークロック信号の一方の位相φ1のときに端子1から駆動電流を注入し、チョッパークロック信号の他方の位相φ2のときに端子2から駆動電流を注入するとともに、第3のスイッチ回路16において、チョッパークロック信号の一方の位相φ1のときに端子4から駆動電流を注入し、チョッパークロック信号の他方の位相φ2のときに端子3から駆動電流を注入するものである。
【0056】
図10に示した回路構成図は、図4に示した本発明の前提となる回路構成図と同様で、2つのホール素子である第1のホール素子13及び第3のホール素子15において発生されるホール起電力信号Vhall1、Vhall3を同時加算して連続時間において信号検出するホール起電力検出回路であり、回路構成として、2つのスイッチ回路(第1のスイッチ回路14及び第3のスイッチ回路16)とチョッパークロック生成回路11と駆動電流生成回路12とホール起電力信号加算回路17から構成されるという点において、図4に示した回路構成図と共通している。
【0057】
本発明の実施例である図10に示した回路構成図と、図4に示した回路構成図との間の相違点は、図10に示した回路構成図では、2つのホール素子に関して、ホール素子の駆動電流を通電する端子対の位置とホール起電力信号を検出する端子対の位置が、第1のホール素子13と第3のホール素子15との間で異なるということである。
【0058】
図11(a),(b)は、図10に示した回路構成図のなかの第3のホール素子に関して、その駆動電流の通電方向を決める端子対の位置及びホール起電力信号を検出する端子対の位置を示した図である。なお、表4は、第3のホール素子15の駆動電流の通電方向を決める端子対の位置を示し、表5は、第3のホール素子15のホール起電力信号を検出する端子対の位置を示している。
第3のホール素子15において、このようにホール起電力信号を検出する場合、第3のホール素子15において検出されるホール起電力信号Vhall3は、表6のようになる。
【0059】
【表4】
【0060】
【表5】
【0061】
【表6】
【0062】
ここで、第1のホール素子13と第3のホール素子15との間で、磁気感度は揃っているものと仮定して、磁界Bに対応した信号成分としては、第1のホール素子13と第3のホール素子15との間で共通の値Vsig(B)を用いた。
一方、第3のホール素子のオフセット成分については、第1のホール素子に対する値Vos(Hall, 0°)、Vos(Hall,90°)とは異なる値Vos(Hall,270°)、Vos(Hall,180°)を仮定している。これは、上述したように、各ホール素子内部で、半導体製造時のプロセス勾配に起因する不純物濃度の濃淡分布があるため、ホール素子の4つの端子(端子1、端子2、端子3、端子4)のうち、どの端子から駆動電流が注入されるかによって、ホール素子内部での空乏層の発生状態が変わるためである。
【0063】
図12は、図10に示したホール起電力信号検出回路の具体的な一例を示す回路構成図で、チョッパーアンプと電流帰還型アンプとを、ホール素子のSpinning current法と組み合わせたものである。この図12に示された回路構成は、離散時間化(サンプリング)を行っていないことから、連続時間信号処理方式によるホール起電力信号処理回路の一例である。図中符号80は第1のホール素子において発生するホール起電力信号Vhall1と第3のホール素子において発生するホール起電力信号Vhall3を同時加算して増幅する信号増幅回路、81は第1のトランジスタ差動対(Gm,1,1)、82は第3のトランジスタ差動対(Gm,1,3)、83は第4のスイッチ回路、84は第4のトランジスタ差動対(Gm,2)、85は第5のスイッチ回路、86はホール起電力信号加算回路の出力段を示している。なお、図10と同じ機能を有する構成要素には同一の符号を付してある。
【0064】
図12においては、第1のホール素子13において発生するホール起電力信号Vhall1と第3のホール素子15において発生するホール起電力信号Vhall3が、連続時間において同時加算されて、数式4にしたがって、出力電圧信号Vhall_sum13が得られる。
【0065】
【数4】
【0066】
図12においては、2つのホール素子(第1のホール素子と第3のホール素子)に関して、チョッパークロック信号の位相にしたがって、ホール素子の駆動電流を通電する端子対の位置を選択切り替えし、ホール起電力信号を取り出す端子対を選択切り替えする2つのスイッチ回路(第1のスイッチ回路と第3のスイッチ回路)の間でスイッチ動作が異なることに注意が必要である。
【0067】
図13は、図12の回路動作を概念的に説明した図である。第1のホール素子13及び第3のホール素子15において発生するホール起電力信号Vhall1、Vhall3は、第1のスイッチ回路14及び第3のスイッチ回路16のところでは、磁界Bに対応した信号成分Vsig(B)がチョッパークロックによって変調された形で検出されるが、Vhall1、Vhall3が同時加算された後で、チョッパークロックによって復調される。
【0068】
図14(a)乃至(e)は、図12に示したホール起電力信号検出回路において、第3のホール素子における各端子の電位及び第3のホール素子から検出されるホール起電力信号Vhall3の信号波形を示した図である。これに対して、第1のホール素子13における各端子の電位及び第1のホール素子13から検出されるホール起電力信号Vhall1の信号波形は、図8(a)乃至(d)に示した信号波形と同じである。本発明のホール起電力信号検出回路においては、これらの第1のホール素子13において発生されるホール起電力信号Vhall1と第3のホール素子15において発生されるホール起電力信号Vhall3を連続時間で同時加算するものである。そのような、Vhall1とVhall3を連続時間で同時加算した結果として、図15(a)乃至(c)に示す出力信号波形が得られる。
【0069】
図15(a)乃至(c)は、ホール起電力信号Vhall1、Vhall3の信号波形を同時加算して得られる出力信号波形を示す図である。図15(a)乃至(c)から理解されるように、本発明のホール起電力信号検出回路によれば、2個のホール起電力信号を同時加算することにより、チョッパークロック信号の切り替え時に発生するスパイク状の誤差信号の発生を著しく低減することが可能となる。したがって、本発明のホール起電力信号検出回路は、連続時間信号処理方式の回路構成によって、高精度なホール起電力信号検出を実現するうえで、非常に有効なものである。
【0070】
本発明のホール起電力信号検出回路においては、第1のホール素子13と第3のホール素子15との間で、ホール素子の駆動電流を通電する向きが、表7にまとめたように、互いにφ1のとき270度、φ2のとき90度だけ異なっていることが特長である。つまり、本発明のホール起電力信号検出回路においては、第1のホール素子13においては、0度及び90度の向きに駆動電流を通電し、第3のホール素子15においては、270度及び180度の向きに駆動電流を通電している。
【0071】
このようにして、第1のホール素子13と第3のホール素子15との間で、駆動電流の通電方向を互いにφ1のとき270度、φ2のとき90度だけ異なる方向に設定することによって、チョッパークロックによる信号復調後の出力信号Vhall_sum13に含まれるオフセット成分は、表8に示したようになる。
【0072】
【表7】
【0073】
【表8】
【0074】
表8から理解されるように、本発明のホール起電力信号検出回路においては、チョッパークロック信号がφ1とφ2という2つの位相を切替える間に、ホール素子が取りうる4つのオフセット電圧値Vos(Hall,0°)、Vos(Hall,90°)、Vos(Hall,180°)、Vos(Hall,270°)を加減算してキャンセルすることが出来る。
【0075】
つまり、位相φ1、φ2という短時間の時間内に、各ホール素子の内部における不純物濃度の濃淡分布の影響を平均化し、高精度なオフセットキャンセルを高速応答性と両立させることが出来る。
図16は、IC回路を製造する際の半導体製造時のプロセス勾配によるホール素子内部での不純物濃度の濃淡分布があるときの、本発明のホール起電力信号検出回路での2つのホール素子のICレイアウト及びそれら2つのホール素子でのSpinning current法を示した図である。
【0076】
また、ホール素子の配置は、2つのホール素子を隣接して並列させたレイアウト配置である。この配置により、本発明のホール起電力信号検出回路においては、IC回路を製造する際の半導体製造時のプロセス勾配によるホール素子内部での不純物濃度の濃淡分布に起因したオフセットへの影響までも効果的にキャンセルすることが出来る。
本発明のホール起電力信号検出回路と、上述した特許文献1で開示された方法を比較すると、特許文献1に開示された方法では、上述した4つのオフセット電圧値Vos(Hall,0°)、Vos(Hall,90°)、Vos(Hall,180°)、Vos(Hall,270°)を平均化処理する処理が、φ1、φ2の2つの期間では完了せず、更に、φ3、φ4という2つの期間を加えた合計4つの期間を要することになる。
このように、本発明のホール起電力信号検出回路と、上述した特許文献1に開示された方法を比較すると、本発明のホール起電力信号検出回路においては、第1のホール素子と第3のホール素子との間で、駆動電流の通電方向を互いにφ1のとき270度、φ2のとき90度だけ異なる方向に設定することによって、ホール素子内部の不純物濃度の濃淡分布の影響も含めた高精度なオフセットキャンセルを高速に実行することが可能となる。
また、本発明のホール起電力信号検出回路と、上述した特許文献1に開示された方法との間の比較に関しては、本発明は、上述した非特許文献1に記載されているように、各ホール素子について、2方向の駆動電流でSpinning current法によるオフセットキャンセルを実現できるため、スイッチ回路の構成も簡単な回路構成となる。
【0077】
以上に説明した本発明のホール起電力信号検出回路においては、ホール素子の数が2個の例を用いて説明を行ったが、これまでの説明から理解されるように、本発明において、ホール素子の数は2個に限らず、任意の偶数でよい。一般に、ホール素子の数を増やすことは、ホール起電力信号の検出において、磁気感度を向上させ、高感度な磁気センサを実現するうえで有効な手段である。
【0078】
図17は、本発明のホール起電力信号検出回路において、4つのホール素子を使う場合のICレイアウトの例を示した図である。また、ホール素子の配置は、4個のホール素子を互いに隣接して並列させたレイアウト配置であることも可能である。このような4つのホール素子を使用する場合には、4つのホール素子を正方形の頂点に配置することにより、2つのホール素子を使用する場合と比較して、半導体製造時のプロセス勾配の影響をキャンセルする効果も向上することがわかる。
【0079】
図18は、図10に示したホール起電力信号検出回路の具体的な他の例を示す回路構成図である。図中符号13a,13bは第1のホール素子、15a,15bは第3のホール素子を示している。なお、図12と同じ機能を有する構成要素には同一の符号を付してある。
図18に示したホール起電力検出回路は、図12と比較して、第1のスイッチ回路14に接続されるホール素子及び第3のスイッチ回路16に接続されるホール素子の数を1個から2個に増やしたホール起電力検出回路である。
【0080】
本発明のホール起電力信号検出回路は、複数の端子を備えたホール素子に駆動電流を通電する端子位置を選択してホール起電力信号電圧を検出するように構成したホール起電力信号検出回路である。一方のホール素子群13a,13bは、それぞれ第1乃至第4の端子を備え、一方のホール起電力信号電圧を発生させ、複数のホール素子を並列接続して構成されている。また、他方のホール素子群15a,15bは、それぞれ第1乃至第4の端子を備え、他方のホール起電力信号電圧を発生させ、複数のホール素子を並列接続して構成されている。
【0081】
また、一方のスイッチ回路は、一方のホール素子群の4つの端子のなかから駆動電流を通電する端子位置を選択するものである。また、他方のスイッチ回路は、他方のホール素子群の4つの端子のなかから駆動電流を通電する端子位置を、一方のスイッチ回路と異なる端子位置を選択するものである。
また、チョッパークロック生成回路は、一方のスイッチ回路に異なる2つの位相のチョッパークロック信号を供給するとともに、他方のスイッチ回路に異なる2つの位相のチョッパークロック信号を供給するものである。また、ホール起電力信号加算回路は、一方のホール起電力信号電圧と他方のホール起電力信号電圧とを同時に加算するものである。
【0082】
なお、図18においては、並列接続されたホール素子の数が2個である場合について説明してあるが、ホール素子の数は2個に限定されるものではなく、4個でも、それ以上でも必要に応じて所望の数を設けることができることはもちろんである。
ここで、第1のスイッチ回路14と第3のスイッチ回路16に接続された2つのホール素子13a,13b,15a,15bは、それぞれ、並列接続されているため、トランジスタ差動対(Gm,1,1)、トランジスタ差動対(Gm,1,3)から、これら2つのホール素子を見たときの、これら2つのホール素子の出力インピーダンスは、図12におけるホール素子の出力インピーダンスと比較して、約半分に低減される。
【0083】
チョッパークロックの切り替えが行われた直後は、それまでのホール素子への駆動電流の通電に使用されていた2つの端子がホール起電力信号を取り出すための端子に切り替わる。この2つの端子の電位がバイアス電圧Vbias+、Vbias−から、ホール起電力信号の電位に移行するまでの電荷の放電現象がスパイク状の誤差信号が発生する原因である。この電荷の放電現象の時定数τは、トランジスタ差動対(Gm,1,1)、トランジスタ差動対(Gm,1,3)から、これら2つのホール素子を見たときの、これら2つのホール素子の出力インピーダンスRとこの信号ノードにおける浮遊容量Cの積、即ち、τ=RCで表すことができる。そして、ホール素子を並列に接続し、ホール素子の出力インピーダンスRを低減させることで、電荷の放電現象の時定数τを小さくすることが可能となり、チョッパークロック信号の切替え時に発生するスパイク状の誤差信号を短時間で消滅させることが可能となる。以上理由により、図18に示したホール起電力検出回路は、図12のホール起電力信号検出回路の場合と比較して、チョッパークロック信号の切替え時に発生するスパイク状の誤差信号が短時間で消滅させることが可能になる。
【0084】
図19(a),(b)は、図18のホール起電力信号検出回路におけるスパイク状の誤差信号(実線)と図12のホール起電力信号検出回路におけるスパイク状の誤差信号(点線)の様子を表した図である。
図19(a),(b)から理解されるように、図18のホール起電力信号検出回路においては、チョッパークロック切り替え時に発生するスパイク状の誤差信号が短時間で消滅するため、図18のホール起電力信号検出回路の後段の位置にローパスフィルタを配置することにより、効果的にスパイク状の誤差信号の影響を低減することが可能となる。図18では、互いに並列接続されたホール素子の数は2個であるが、互いに並列接続されたホール素子の数を増やすにつれて、並列接続されたホール素子の出力インピーダンスを低下させることが可能となるため、スパイク状の誤差信号の影響を低下させることが可能となる。したがって、図18に例示したホール起電力信号検出回路が有するこの特長は、広帯域特性と高速応答特性が要求されるインバータ電流検出用途の電流センサにおいて好適なものである。
【0085】
以上のように、本発明のホール起電力信号検出回路によれば、チョッパークロックを使ったSpinning current法によるオフセットキャンセルを連続時間信号処理回路において実現するうえで、ホール起電力信号検出の高精度化の障害となるスパイク状の誤差信号の発生を著しく低減することが可能となる。また、本発明のホール起電力信号検出回路を電流センサとして用いることも可能である。
【符号の説明】
【0086】
1,11 チョッパークロック生成回路
2,12 駆動電流生成回路
3,13,13a,13b 第1のホール素子
4,14 第1のスイッチ回路
5 第2のホール素子
6 第2のスイッチ回路
7,17 ホール起電力信号加算回路
15,15a,15b 第3のホール素子
16 第3のスイッチ回路
70,80 信号増幅回路
71,81 第1のトランジスタ差動対(Gm,1,1)
72 第2のトランジスタ差動対(Gm,1,2)
73,83 第4のスイッチ回路
74,84 第4のトランジスタ差動対(Gm,2)
75,85 第5のスイッチ回路
76,86 ホール起電力信号加算回路の出力段
82 第3のトランジスタ差動対(Gm,1,3)
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19