特許 5803722 シリコンエピタキシャルウェーハの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5803722

(24)【登録日】2015年9月11日

(45)【発行日】2015年11月4日

(54)【発明の名称】シリコンエピタキシャルウェーハの製造方法

(51)【国際特許分類】

   H01L 21/205 20060101AFI20151015BHJP

   C23C 16/24 20060101ALI20151015BHJP

【ＦＩ】

   H01L21/205

   C23C16/24

【請求項の数】2

【全頁数】8

(21)【出願番号】特願2012-29378(P2012-29378)

(22)【出願日】2012年2月14日

(65)【公開番号】特開2013-168415(P2013-168415A)

(43)【公開日】2013年8月29日

【審査請求日】2014年1月20日

(73)【特許権者】

【識別番号】000190149

【氏名又は名称】信越半導体株式会社

(74)【代理人】

【識別番号】100102532

【弁理士】

【氏名又は名称】好宮 幹夫

(72)【発明者】

【氏名】吉田 知佐

(72)【発明者】

【氏名】樫野 久寿

【審査官】 小川 将之

(56)【参考文献】

【文献】 特開２００３−１２４２１９（ＪＰ，Ａ）

【文献】 特開２００３−２８６０９４（ＪＰ，Ａ）

【文献】 特開２０１１−０４４５０５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／２０５

Ｃ２３Ｃ １６／２４

(57)【特許請求の範囲】

【請求項1】

シリコンエピタキシャルウェーハの製造方法であって、
砒素ドープにより抵抗率を１．０〜１．７ｍΩｃｍとし、さらに炭素、あるいは炭素および窒素をドープして製造したＮ型シリコン単結晶ウェーハ上に、シリコンエピタキシャル層を形成する方法であり、前記Ｎ型シリコン単結晶ウェーハにドープする炭素の濃度を０．２〜５ｐｐｍとすることを特徴とするシリコンエピタキシャルウェーハの製造方法。

【請求項2】

前記Ｎ型シリコン単結晶ウェーハに窒素をドープするとき、ドープする窒素の濃度を１×１０^１３〜２×１０^１４ａｔｏｍｓ／ｃｍ^３とすることを特徴とする請求項１に記載のシリコンエピタキシャルウェーハの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、シリコン単結晶ウェーハ表面にエピタキシャル層を形成するシリコンエピタキシャルウェーハの製造方法に関する。

【背景技術】

【0002】

半導体電子部品を製造する大部分の方法において、出発材料となるシリコン単結晶は、いわゆるチョクラルスキ−（ＣＺ）法等によって製造される。例えばＣＺ法では、種単結晶を溶融したシリコンに浸漬させた後に、ゆっくり引き上げて結晶を育成する。そして、このようなシリコン単結晶をスライスして作製したシリコン単結晶ウェーハに、例えばエピタキシャル層を成長させてシリコンエピタキシャルウェーハを製造することができる。

【0003】

ここで、シリコンエピタキシャルウェーハの従来技術による製造方法の一例を説明する。シリコン単結晶インゴットは、一般的にチョクラルスキー（ＣＺ）法又はフローティングゾーン（ＦＺ）法等により育成される。育成されたシリコン単結晶インゴットは、切断され、直径を揃えるために丸め加工（円筒研削工程）が施される。次に、このシリコン単結晶インゴットからウェーハ状のシリコン単結晶ウェーハが切り出され（スライス加工工程）、切り出されたシリコン単結晶ウェーハの周辺部の角を落とすために面取り（ベベリング加工工程）が施される。さらに、このシリコン単結晶ウェーハ表面の凹凸を無くし、平坦度を高め、表面の傷を最小にする為に機械研削（ラッピング加工工程：この段階でラップドウェーハと呼ぶ）が施され、機械研削時にシリコン単結晶ウェーハの表層に形成された研削歪み層が混酸エッチングにより除去される（エッチング工程：この段階でエッチドウェーハと呼ばれる）。

【0004】

次いで、酸素ドナーを消去するためのドナーキラー熱処理を施したり、低抵抗ウェーハに必要となるオートドーピングを防止するための保護膜（ドーパント揮散防止用保護膜）をウェーハの裏面上に形成する。その後、機械的研削では取り除くことができない表面の傷を、化学的かつ機械的に研磨（化学的機械的研磨：ＣＭＰ）をすることでウェーハの表面を鏡面状にするための鏡面研磨（ミラーポリッシュ工程：この段階でポリッシュドウェーハと呼ばれる）が施され、この研磨されたシリコン単結晶ウェーハの表面にエピタキシャル層を形成する工程を経てシリコンエピタキシャルウェーハを製造している。このような、シリコンエピタキシャルウェーハの製造方法は、例えば特許文献１に記載されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００３−５９９３３号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

このようなエピタキシャル成長用のシリコン単結晶ウェーハの出発材料となるシリコン単結晶の中でも、ＭＯＳＦＥＴ等のある種のパワ−デバイス向けに、スイッチング動作の抵抗成分を低減する目的で、砒素やリンを大量にド−プした超低抵抗率の単結晶が求められるようになってきた。特に、高温熱処理を施すようなデバイスプロセスでは、リンよりも熱拡散の影響が小さい砒素をドープした超低抵抗結晶の要求が強い。

【0007】

しかしながら、エピタキシャル成長用のシリコン単結晶ウェーハに使用する砒素ドープ結晶が超低抵抗の場合、従来の工程条件でシリコンエピタキシャルウェーハを製造すると、成長させたエピタキシャル層に積層欠陥（ＳＦ：スタッキングフォルト）が大量発生し、デバイス特性を悪化させてしまうことがあった。

【0008】

本発明は、上記問題点に鑑みてなされたものであって、砒素ドープの超低抵抗シリコン単結晶ウェーハ上にエピタキシャル成長させる際に、積層欠陥の発生を抑制することができるシリコンエピタキシャルウェーハの製造方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

上記目的を達成するために、本発明は、シリコンエピタキシャルウェーハの製造方法であって、砒素ドープにより抵抗率を１．０〜１．７ｍΩｃｍとし、さらに炭素、又は窒素、あるいは炭素および窒素をドープして製造したＮ型シリコン単結晶ウェーハ上に、シリコンエピタキシャル層を形成することを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。

【0010】

このようにすることで、エピタキシャル層形成時に発生する積層欠陥の核となる結晶欠陥の形成を抑えることができ、その結果、エピタキシャル層に生じる積層欠陥を効率的かつ確実に防止することができる。
すなわち、本発明のシリコンエピタキシャルウェーハの製造方法によれば、従来法では積層欠陥が大量に生じてしまっていた砒素ドープの超低抵抗シリコン単結晶ウェーハ（抵抗率が１．７ｍΩｃｍ以下）上に、簡易な方法で、積層欠陥のほとんどないエピタキシャル層を形成して、高品質のシリコンエピタキシャルウェーハを製造することができる。

【0011】

ここで、前記Ｎ型シリコン単結晶ウェーハに炭素をドープするとき、ドープする炭素の濃度を０．２〜５ｐｐｍとすることができる。
このように炭素濃度を０．２ｐｐｍ以上とすれば、シリコン結晶中の積層欠陥の核となる結晶欠陥の形成をより確実に抑えることができ、その結果、エピタキシャル層に生じる積層欠陥を一層効率的かつ確実に防止することができる。また、積層欠陥の核の形成の防止にあたっては５ｐｐｍもドープすれば十分である。

【0012】

また、前記Ｎ型シリコン単結晶ウェーハに窒素をドープするとき、ドープする窒素の濃度を１×１０^１３〜２×１０^１４ａｔｏｍｓ／ｃｍ^３とすることができる。
このように窒素濃度を１×１０^１３ａｔｏｍｓ／ｃｍ^３以上とすれば、シリコン結晶中の積層欠陥の核となる結晶欠陥の形成をより確実に抑えることができ、その結果、エピタキシャル層に生じる積層欠陥を一層効率的かつ確実に防止することができる。また、積層欠陥の核の形成の防止にあたっては２×１０^１４ａｔｏｍｓ／ｃｍ^３もドープすれば十分である。

【発明の効果】

【0013】

以上のような、本発明のシリコンエピタキシャルウェーハの製造方法によれば、砒素ドープの超低抵抗のＮ型シリコン単結晶ウェーハ上に、簡易な方法で、積層欠陥のほとんどないエピタキシャル層を形成して、高品質のシリコンエピタキシャルウェーハを製造することができる。

【図面の簡単な説明】

【0014】

【図1】本発明のシリコンエピタキシャルウェーハの製造方法の実施態様の一例を示すフロー図である。

【図2】エピタキシャル成長用ウェーハの抵抗率と、エピタキシャル層に生じる積層欠陥数の関係を示すグラフである。

【図3】砒素ドープ結晶から切り出されたウェーハの抵抗率の実績を示すグラフである。

【図4】（ａ）実施例１、（ｂ）実施例２、（ｃ）比較例において製造したシリコンエピタキシャルウェーハの積層欠陥の分布を示す観察図である。

【発明を実施するための形態】

【0015】

従来では、砒素ドープのシリコン単結晶ウェーハ（例えば抵抗率１．８〜６．０ｍΩｃｍ）にエピタキシャル成長しても積層欠陥が多数生じることはなかった。
しかし、砒素ドープシリコン単結晶ウェーハの低抵抗化に伴い、エピタキシャル層に積層欠陥が発生してしまうという問題が生じてきた。

【0016】

これに対して、本発明者らは鋭意検討した結果、エピタキシャル成長用のシリコン単結晶ウェーハの抵抗率とエピタキシャル層に発生する積層欠陥数の関係を調べた。調べた結果を図２に示す。図２に示すように、抵抗率が１．７ｍΩｃｍ以下のウェーハになると積層欠陥数が増え始めて、１．６５ｍΩｃｍ以下では大幅に増えてしまうことを本発明者らは見出した。

【0017】

また、このような超低抵抗率の砒素ドープ結晶の抵抗率の下限は、１．０ｍΩｃｍである。図３に、砒素ドープ結晶から切り出されたウェーハの抵抗率実績を示す。図３の縦軸は、結晶インゴット数を示す。図３に示すように、抵抗率が１．０ｍΩｃｍのウェーハを作製することは困難であり、実際に抵抗率が１．０ｍΩｃｍ未満の砒素ドープシリコン単結晶ウェーハは作製できなかった。

【0018】

さらに検討した結果、このようなエピタキシャル層に生じる積層欠陥は、上記のような砒素を高濃度にドープした抵抗率１．７ｍΩｃｍ以下のシリコン単結晶に積層欠陥の核となる結晶欠陥が形成され、そこを核としてエピタキシャル層成膜時に積層欠陥が形成されていることを見出した。そして、このようなシリコン結晶に対して、炭素、又は窒素、あるいは炭素および窒素の両方をドープすれば、上記積層欠陥の核となる結晶欠陥の形成が抑えられることを見出した。その結果、このようなシリコン結晶をエピタキシャルウェーハの基板とすることで、その後のエピタキシャル成長時にはエピタキシャル層内に積層欠陥が発生することを防止できることを見出して本発明を完成させた。

【0019】

以下、本発明のシリコンエピタキシャルウェーハの製造方法について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図１は、本発明のシリコンエピタキシャルウェーハの製造方法の実施態様の一例を示すフロー図である。
本発明のシリコンエピタキシャルウェーハの製造方法は、シリコン単結晶をスライスして得られるシリコン単結晶ウェーハ表面にエピタキシャル層を形成してシリコンエピタキシャルウェーハを製造する方法において、少なくとも、まず、砒素をドープして抵抗率を１．０〜１．７ｍΩｃｍ、特には１．０〜１．６５ｍΩｃｍにしたＮ型シリコン単結晶ウェーハを製造する際に、炭素、又は窒素、あるいは炭素および窒素もさらにドープする。
そして、製造したシリコン単結晶から切り出し、鏡面研磨等の処理を施したシリコン単結晶ウェーハの表面にエピタキシャル層を形成するシリコンエピタキシャルウェーハの製造方法である。

【0020】

以下、より具体的に説明する。
まず、Ｎ型シリコン単結晶を育成する（図１（ａ））。ここでは、ＣＺ法により単結晶を育成する場合について説明するが、この育成方法自体は特に限定されるものではなく、適宜決定することができる。
このシリコン単結晶の育成時に砒素を高濃度（およそ８×１０^１９〜４×１０^１９ａｔｏｍｓ／ｃｍ^３）にドープして、シリコン単結晶の抵抗率を１．０〜１．７ｍΩｃｍに制御する。この際、炭素又は窒素、あるいは炭素と窒素の両方もシリコン単結晶にドープする。

【0021】

上述したように、砒素をドープして抵抗率が１．７ｍΩｃｍ以下になると、エピタキシャル層形成時に積層欠陥数が増加してくる。特には１．６５ｍΩｃｍ以下では急増する。これらの現象は先に図２で示した通りである。
しかしながら、砒素の他、炭素のみ、又は窒素のみ、あるいは炭素と窒素の両方を併せてドープすることによって積層欠陥の核となる結晶欠陥が結晶内に形成されるのを抑制することができる。このようにして結晶欠陥を抑制したシリコン単結晶をもとにして超低抵抗のシリコン単結晶ウェーハを製造し、その表面にシリコンエピタキシャル層を形成することで、エピタキシャル層に生じる積層欠陥の発生を効率的かつ確実に防止することができる。
なお、そもそも単結晶の作製が困難であることから、抵抗率の下限は１．０ｍΩｃｍとする。

【0022】

このときにドープする炭素や窒素の濃度は特に限定されないが、例えば、炭素濃度は０．２〜５ｐｐｍとすることができ、窒素濃度は１×１０^１３〜２×１０^１４ａｔｏｍｓ／ｃｍ^３とすることができる。
これらの濃度範囲であれば、コスト等必要以上にかけることもなく、エピタキシャル層を形成した際の積層欠陥の発生をより一層効率的良く確実に防止することが可能である。

【0023】

砒素、炭素、窒素をドープする方法は特に限定されないが、例えばこれらを含有したシリコンウェーハを坩堝内の融液中に予め入れておく方法でもよいし、炭素粉などを直接坩堝内にいれておく方法やガスでの添加でもよい。

【0024】

次に、育成したシリコン単結晶を例えば円筒研削し、その後ワイヤーソーでスライスして（図１（ｂ））、ウェーハ状にしてシリコン単結晶ウェーハを得る。
次に、エッジグラインディングして面取りし（図１（ｃ））、ラッピングし（図１（ｄ））、エッチングを行う（図１（ｅ））。

【0025】

次に、オートドーピング防止のための裏面保護酸化膜を形成して（図１（ｆ））、ウェーハ表面を鏡面研磨する（図１（ｇ））。
次に、シリコン単結晶ウェーハをエピタキシャル反応室に投入し、反応室内にＳｉＣｌ_４、ＳｉＨＣｌ_３、ＳｉＨ_２Ｃｌ_２、ＳｉＨ_４等、一般的に用いられる原料ガスを供給し、所望厚さのエピタキシャル層を形成する（図１（ｈ））。

【0026】

本発明のシリコンエピタキシャルウェーハの製造方法を、以上のような工程で行うことで、積層欠陥の無いエピタキシャル層が形成されたシリコンエピタキシャルウェーハを製造することができる。しかも、積層欠陥の発生を防止するための工程は複雑なものではなく、単に所定抵抗率となる濃度の砒素と炭素や窒素をドープするだけでよく、例えば上述したように単結晶育成時に坩堝内の融液中に併せて添加しておけば良いので、実に簡単に、しかも効率的に製造することができる。
上記の各工程は、特に限定されず、公知の技術を用いることができ、また、工程の間に例えば洗浄、熱処理等の他の工程を行うこともできる。

【実施例】

【0027】

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
直径１５０ｍｍ（６インチ）、砒素ドープ、抵抗率１．５３ｍΩｃｍ、炭素を０．５６〜０．６３ｐｐｍ添加したＮ型シリコン単結晶をＣＺ法により引き上げ、ワイヤーソーによりスライスし、エッジグラインディング、ラッピング、エッチング工程を行った。
次に、裏面保護酸化膜として、常圧ＣＶＤ装置を用いて、ＳｉＨ_４とＯ_２ガスを用いて厚さ約５００ｎｍの酸化膜を形成した。
次に、それらのシリコン単結晶ウェーハの表面側を鏡面研磨してピットを除去した。このときの研磨代は５μｍであった。
このようにしてシリコンエピタキシャルウェーハ用基板を製造した。
次に、シリコン単結晶ウェーハをエピタキシャル反応室に投入し、原料ガスとしてＳｉＨＣｌ_３を水素キャリアガスと共に供給し、シリコンエピタキシャル層を形成した。

【0028】

このように製造したシリコンエピタキシャルウェーハのエピタキシャル層に発生した積層欠陥の分布を光散乱式パーティクルカウンターＳＰ−１（ＫＬＡテンコール社製）を用いて観察した。その観察図を図４（ａ）に示す。
サイズが０．１μｍより大きい積層欠陥について調べたところ、ウェーハ面内に２７個観察された。図４（ａ）にも示されている通り、積層欠陥の発生は極めて抑制されており、良好なエピタキシャル層が形成されていることが確認できた。

【0029】

（実施例２）
直径１５０ｍｍ（６インチ）、砒素ドープ、抵抗率１．４７ｍΩｃｍ、炭素を０．４５〜０．５０ｐｐｍ、窒素を６．００×１０^１３〜６．６６×１０^１３ａｔｏｍｓ／ｃｍ^３添加したＮ型シリコン単結晶をＣＺ法により引き上げ、実施例１と同様にして、シリコンエピタキシャルウェーハ用基板を作製し、シリコンエピタキシャルウェーハを製造した。

【0030】

このように製造したシリコンエピタキシャルウェーハのエピタキシャル層に発生した積層欠陥の分布を実施例１と同様にして観察した。その観察図を図４（ｂ）に示す。
サイズが０．１μｍより大きい積層欠陥について調べたところ、ウェーハ面内に２０個確認された。図４（ｂ）にも示されている通り、積層欠陥の発生は極めて抑制されており、良好なエピタキシャル層が形成されていることが確認できた。

【0031】

（実施例３）
直径１５０ｍｍ（６インチ）、砒素ドープ、抵抗率１．４７ｍΩｃｍ、窒素を６．００×１０^１３〜６．６６×１０^１３ａｔｏｍｓ／ｃｍ^３添加したＮ型シリコン単結晶をＣＺ法により引き上げ、実施例１と同様にして、シリコンエピタキシャルウェーハ用基板を作製し、シリコンエピタキシャルウェーハを製造した。

【0032】

このように製造したシリコンエピタキシャルウェーハのエピタキシャル層に発生した積層欠陥の分布を実施例１、２と同様にして観察した。
サイズが０．１μｍより大きい積層欠陥について調べたところ、ウェーハ面内に２９個観察され、実施例１の図４（ａ）や実施例２の図４（ｂ）とほぼ同様の観察図が得られた。積層欠陥の発生は極めて抑制されており、良好なエピタキシャル層が形成されていることが確認できた。

【0033】

（比較例）
直径１５０ｍｍ（６インチ）、砒素ドープ、抵抗率１．５０ｍΩｃｍのＮ型シリコン単結晶を炭素も窒素もドープすることなくＣＺ法により引き上げ、実施例１と同様にして、シリコンエピタキシャルウェーハ用基板を作製し、シリコンエピタキシャルウェーハを製造した。

【0034】

このように製造したシリコンエピタキシャルウェーハのエピタキシャル層に発生した積層欠陥の分布を各実施例と同様にして観察した。その観察図を図４（ｃ）に示す。
サイズが０．１μｍより大きい積層欠陥について調べたところ、ウェーハ面内に１０１０個確認された。図４（ｃ）に示すように、基板に存在する結晶欠陥を原因として、積層欠陥が多数発生していることが分かる。

【0035】

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

【図1】

【図2】

【図3】

【図4】