特許 5805815 電圧制御発振器モジュールおよび電圧制御発振器モジュールを含む位相ロックループデバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5805815

(24)【登録日】2015年9月11日

(45)【発行日】2015年11月10日

(54)【発明の名称】電圧制御発振器モジュールおよび電圧制御発振器モジュールを含む位相ロックループデバイス

(51)【国際特許分類】

   H03L 7/093 20060101AFI20151021BHJP

【ＦＩ】

   H03L7/08 E

【請求項の数】6

【全頁数】13

(21)【出願番号】特願2014-60424(P2014-60424)

(22)【出願日】2014年3月24日

(65)【公開番号】特開2014-195250(P2014-195250A)

(43)【公開日】2014年10月9日

【審査請求日】2014年3月24日

(31)【優先権主張番号】13305382.7

(32)【優先日】2013年3月28日

(33)【優先権主張国】EP

(73)【特許権者】

【識別番号】303046277

【氏名又は名称】旭化成エレクトロニクス株式会社

(74)【代理人】

【識別番号】110001243

【氏名又は名称】特許業務法人 谷・阿部特許事務所

(72)【発明者】

【氏名】デービッド カナル

(72)【発明者】

【氏名】マチュー レキュイエール

【審査官】 鬼塚 由佳

(56)【参考文献】

【文献】 特開２０１２−０４４５４５（ＪＰ，Ａ）

【文献】 米国特許第０６８２６２４６（ＵＳ，Ｂ１）

【文献】 特開平０９−１６２７３０（ＪＰ，Ａ）

【文献】 特開２０１３−０４６２４８（ＪＰ，Ａ）

【文献】 米国特許第０８０９８１１０（ＵＳ，Ｂ１）

【文献】 特開平１１−２１４９８８（ＪＰ，Ａ）

【文献】 R.Nonis, N.Da Dalt, P.Palestri, L.Selmi，Modeling, design and characterization of a new low-jitter analog dual tuning LC-VCO PLL architecture，IEEE Journal of Solid-State Circuits，２００５年 ６月，Vol.40, No.6，p.1303 - p.1309

【文献】 Yuanfeng Sun, et al.，A Continuously Tunable Hybrid LC-VCO PLL With Mixed-Mode Dual-Path Control and Bi-level Δ-Σ Modulated Coarse Tuning，Circuits and Systems I: Regular Papers, IEEE Transactions on ，米国，ＩＥＥＥ，２０１１年 ４月１１日，Volume:58 , Issue: 9 ，pp.2149 - 2158

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｌ ７／０９３

(57)【特許請求の範囲】

【請求項1】

周波数ドリフトの補償が提供される電圧制御発振器（ＶＣＯ）モジュールにおいて、
ＶＣＯ信号を出力するように適合され、前記ＶＣＯ信号の１つの同じ周波数を調整するようにともに設計された第１の電圧入力および第２の電圧入力を提供されるＶＣＯ回路と、
前記ＶＣＯ回路の前記第２の電圧入力に接続された出力を有する補償回路と
を備えたＶＣＯモジュールにおいて、
前記補償回路は、前記ＶＣＯ回路の前記第１の電圧入力に接続された入力と、前記補償回路の前記出力に接続された出力とを有する積分器を備え、前記積分器は、前記積分器の前記入力に送られた電圧の値から求められた実効値の、時間での積分に基づいた電圧を、前記積分器出力において生成するように適合され、
前記積分器は、直列に接続された、トランスコンダクタと、キャパシタとから成り、前記トランスコンダクタと前記キャパシタとの間にはノードが介在し、前記ノードは、前記積分器の前記出力に接続され、前記トランスコンダクタの電圧入力は、前記積分器の前記入力を形成し、前記トランスコンダクタによって前記キャパシタに出力される電流の値は前記実効値を形成し、
前記トランスコンダクタは、
前記トランスコンダクタの前記電圧入力に接続された第１のゲート入力、および前記トランスコンダクタの線形動作範囲の下限を設定する低い方の基準電圧を受け取ることが意図された第２のゲート入力を有するＰトランジスタ差動ペアと、
前記Ｐトランジスタ差動ペアの前記第１のゲート入力に関連する前記Ｐトランジスタ差動ペアのブランチを流れる第１の内部電流を再生成する電流を、前記トランスコンダクタ出力から抽出するために接続された第１のカレントミラーアセンブリと、
前記トランスコンダクタの前記電圧入力にやはり接続された別の第１のゲート入力、および前記トランスコンダクタの前記線形動作範囲の上限を設定する高い方の基準電圧を受け取ることが意図された別の第２のゲート入力を有するＮトランジスタ差動ペアと、
前記Ｎトランジスタ差動ペアの前記別の第１のゲート入力に関連する前記Ｎトランジスタ差動ペアのブランチを流れる第２の内部電流を再生成する電流を、前記トランスコンダクタ出力に供給するために接続された第２のカレントミラーアセンブリと
を備えたことを特徴とするＶＣＯモジュール。

【請求項2】

前記積分器は、各実効値が、前記積分器の前記入力に送られた前記電圧の前記値の関数として求められるように適合され、
前記関数は、前記積分器の前記入力に送られた前記電圧の前記値についての前記線形動作範囲の内側では減少した勾配を有し、前記線形動作範囲は、低い値の側と高い値の側の両方において、長さが有限であり、前記関数の勾配は、前記線形動作範囲の内側と比較した場合、前記線形動作範囲の外側ではより急になるが、勾配の符号にはいかなる変化もなく、
前記関数は、前記線形動作範囲の内側の、前記積分器の前記入力に送られた前記電圧の少なくとも１つの値についてはゼロに等しいことを特徴とする請求項１に記載のＶＣＯモジュール。

【請求項3】

前記積分器は、前記実効値を決定する前記関数が、前記線形動作範囲にわたってゼロに等しくなるように設計されたことを特徴とする請求項２に記載のＶＣＯモジュール。

【請求項4】

前記積分器は、前記線形動作範囲の２つの境界を調整するのに適した、２つの基準電圧入力を提供されることを特徴とする請求項１乃至３いずれかに記載のＶＣＯモジュール。

【請求項5】

前記第１の電圧入力に関連する前記ＶＣＯ回路のＶＣＯ利得は、前記第２の電圧入力に関連する前記ＶＣＯ回路の別のＶＣＯ利得よりも小さく、各ＶＣＯ利得は、対応する前記第１の電圧入力または前記第２の電圧入力に送られた前記電圧の前記値に対する、前記第１の電圧入力および前記第２の電圧入力の他方に送られた前記値が一定に保たれているときの、前記ＶＣＯ信号の前記周波数の微分係数であることを特徴とする請求項１乃至４いずれかに記載のＶＣＯモジュール。

【請求項6】

位相ロックループ（ＰＬＬ）デバイスにおいて、
請求項１乃至５のいずれかに記載のＶＣＯモジュールと、
基準クロック位相と、前記ＶＣＯモジュールによって出力されたＶＣＯ信号から得られる位相とを受け取るように接続された、位相比較システムであって、前記基準クロック位相と前記ＶＣＯ信号から得られる前記位相との間の差を表す比較信号を生成するように適合された、位相比較システムと、
前記位相比較システムの下流にそれと直列に接続されて、入力において前記比較信号を受け取るループフィルタであって、フィルタリングされた前記比較信号に対応する電圧を出力において生成するように適合された、ループフィルタと、
一定の分周係数または上昇係数を用いる分周または周波数上昇によって、前記ＶＣＯ信号から得られる前記位相を生成するように適合された周波数変換器と
を備え、
前記ループフィルタの出力は、前記ＶＣＯ回路の前記第１の電圧入力に接続され、そのため、前記ＶＣＯ回路の前記第１の電圧入力から、前記周波数変換器、前記位相比較システム、前記ループフィルタまでは、前記ＰＬＬデバイス内の第１のフィードバックループに関係し、積分器も加えて、前記ＶＣＯ回路の第２の電圧入力から、前記周波数変換器、前記位相比較システム、前記ループフィルタまでは、前記ＰＬＬデバイス内の第２のフィードバックループにさらに関係すること
を特徴とするＰＬＬデバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電圧制御発振器（ＶＣＯ）モジュール、およびそのようなＶＣＯモジュールを含む位相ロックループ（ＰＬＬ）デバイスに関する。

【背景技術】

【0002】

電圧制御発振器の主要な特徴は、入力直流電圧に対して、発振器によって出力されるＶＣＯ信号の周波数の微分係数（ｄｅｒｉｖａｔｉｖｅ）として定義される、その利得値である。この微分係数は、一般にＶＣＯ利得と呼ばれ、Ｋ_ＶＣＯによって表される。

【0003】

しかしながら、ＶＣＯ信号の周波数はいくつかの原因でドリフトすることがあり、しばしば、ＶＣＯ回路の温度変化がこれらの原因の主要な１つになる。その場合、入力直流電圧の適切な調整が、周波数ドリフトの補償を可能とする。結果として、ＶＣＯ信号は、周波数が一定であるように見える。

【0004】

ＶＣＯ回路を含む位相ロックループに基づいた周波数シンセサイザでは、特に以下の理由で、低いＫ_ＶＣＯ値が好ましい。
− Ｋ_ＶＣＯ値が低い場合、周波数調整電圧において生じ得るノイズによってもたらされる、ＶＣＯ信号の位相におけるノイズが小さくなる。
− 位相ロックループのチャージポンプ電流をより大きくすることができ、それによって、位相ロックループ内の位相ノイズを減らすことができる。
− 低いＫ_ＶＣＯ値は、位相ロックループ内へのループフィルタの組み込みをより容易にする。

【0005】

しかしながら、低いＫ_ＶＣＯ値は大きな周波数ドリフトの補償を可能にするには不十分なことがあり、そのような大きなドリフトは、温度変化によって引き起こされ得るからである。

【0006】

低いＫ_ＶＣＯ値を使用することと、生じ得る大きな周波数ドリフトの補償を可能にすることとを一緒に組み合わせるための解決策が、すでに実施されてきた。これらの知られた解決策のうちの第１のものは、各々が、
− ＶＣＯ信号を出力するように適合され、ＶＣＯ信号の周波数を調整するようにともに設計された第１の電圧入力および第２の電圧入力を与えられるＶＣＯ回路、ならびに
− ＶＣＯ回路の第２の電圧入力に接続される出力を有する補償回路
を備えたＶＣＯモジュールを実装している。

【0007】

ＶＣＯ回路の第１の電圧入力は、通常の電圧入力であり、必要な場合は、ＶＣＯ利得の小さな値に対応することができる。特に、この第１の電圧入力は、位相ロックループに基づいた周波数シンセサイザのフィードバックループに加わることができる。ＶＣＯ回路の第２の電圧入力は、大きな周波数ドリフトを補償するために専ら用いられる。補償回路は、温度センサを含むパラメータセンサと、パラメータの偏差に起因するＶＣＯ回路の周波数ドリフトをマッチさせるために選択された構成要素（ｃｏｍｐｏｎｅｎｔ）とを備える。したがって、補償回路は、周波数ドリフトを補償するために、ＶＣＯ回路の第２の入力に送られる電圧を連続的にアナログ調整する。

【発明の概要】

【発明が解決しようとする課題】

【0008】

しかしながら、上述のような補償は、実施するのが難しくコストもかかる。特に、この補償のためには、周波数ドリフトを引き起こし得るすべてのパラメータ、および、これらのパラメータの各々において生じ得る最大偏差についての正確な知識を必要とする。

【0009】

他の知られた解決策では、ＶＣＯ回路に、デジタル制御されるキャパシタバンクが設けられ、ＶＣＯモジュールは、温度センサと、キャパシタバンクのキャパシタンス値をデジタル制御するのに適した再較正ユニットも備える。再較正ユニットは、現在検知されている温度と直前の更新のために使用された以前の温度との間の偏差が、閾値を上回った場合に、キャパシタンス値を更新する。しかし、そのような動作は、更新イベントのたびにＶＣＯ信号の著しい外乱を発生させ、ＶＣＯ信号の連続的な送出とは両立しない。

【0010】

したがって、本発明の１つの目的は、周波数ドリフトの補償が提供されるが、既存の解決策での問題点を伴わない、新規なＶＣＯモジュールを提案することにある。特に、本発明は、低コストの効率的な方法で、低いＫ_ＶＣＯ値を使用することと、ＶＣＯ信号周波数の大きなドリフトの補償を可能にすることとを一緒に組み合わせることを目的とする。

【課題を解決するための手段】

【0011】

この目的またはその他を達成するため、本発明の第１の態様は、それぞれの周波数調整電圧を受け取るための第１の入力および第２の入力を有するＶＣＯ回路を備え、ＶＣＯ回路の第２の電圧入力に接続される補償回路も備えたＶＣＯモジュールを提案する。本発明のＶＣＯモジュールでは、補償回路は、ＶＣＯ回路の第１の電圧入力に接続された入力と、補償回路の出力に接続された出力とを有する積分器を独自に備える。積分器は、積分器の入力に送られた電圧の値から獲得された実効値の、時間での積分に基づいた電圧を、積分器出力において生成するように適合される。

【0012】

したがって、本発明によるＶＣＯモジュールでは、補償回路は、ＶＣＯ回路の第２の入力に適用される電圧を連続的にアナログ調整し、そのため、ＶＣＯ回路の動作は中断されない。したがって、ＶＣＯ信号は、連続的に送り出される。補償回路によって実行されるこの調整は、大きな周波数ドリフトを補償することができる。一方、ＶＣＯ回路の第１の電圧入力は、低いＫ_ＶＣＯ値を用いる動作のために使用される。実際に、ＶＣＯ回路の第２の電圧入力を使用することによって実行されるドリフト補償は、周波数ドリフトがＫ_ＶＣＯ値に対して大きすぎる場合、第１の電圧入力を使用することによって生成されるそれに取って代わる。このように、任意の周波数ドリフトを補償することができ、小さな周波数ドリフトは、有効な低いＫ_ＶＣＯ値を実施することによって補償され続ける。

【0013】

本発明の好ましい実施形態では、積分器は、各実効値が、この積分器の入力に送られた電圧の値の関数として求められるように適合することができ、この関数は、積分器の入力に送られた電圧の値についての線形動作範囲の内側では減少した勾配を有する。線形動作範囲は、低い値の側と高い値の側の両方において、長さが有限である。加えて、関数の勾配は、線形動作範囲の内側と比較した場合、線形動作範囲の外側ではより急になるが、勾配の符号にはいかなる変化もない。

【0014】

さらに、実効値を決定するための関数は、線形動作範囲の内側の、積分器の入力に送られた電圧の少なくとも１つの値についてはゼロに等しい。このように、ＶＣＯ回路の第２の電圧入力を使用する周波数ドリフト補償と、低いＫ_ＶＣＯ値を用いる周波数の通常の制御とを、機能的にはほとんど分離させながら、同時に実行することができる。

【0015】

好ましくは、第１の積分器入力に送られる電圧の値の関数としての実効値の勾配は、線形動作範囲の外側において、この線形動作範囲の内側よりも、２倍以上、またはより好ましくは５倍もしくは１０倍以上大きい、少なくとも１つの値を有することができる。

【0016】

やはり好ましくは、積分器は、実効値を決定する関数が、線形動作範囲全体にわたってゼロに等しくなるように設計することができる。したがって、ＶＣＯ回路の第１の電圧入力における電圧が線形動作範囲の境界を超えない限り、第２の電圧入力を使用する周波数ドリフト補償は、有効にならない。

【0017】

任意選択で、積分器には、線形動作範囲の２つの境界を調整するのに適した、２つの基準電圧入力を与えることができる。

【0018】

本発明のいくつかの単純な実施では、積分器は、直列に接続されたトランスコンダクタおよびキャパシタと、トランスコンダクタとキャパシタの間に介在するノード（節点）（ｎｏｄｅ）とから成ることができる。その場合、このノードは、積分器の出力に接続される。そのような実施では、トランスコンダクタの電圧入力は、積分器の入力を形成し、トランスコンダクタによってキャパシタに出力される電流の値は、実効値を形成する。

【0019】

やはり好ましくは、第１の電圧入力に関連するＶＣＯ回路のＶＣＯ利得は、第２の電圧入力に関連するＶＣＯ回路の別のＶＣＯ利得よりも小さくすることができ、各ＶＣＯ利得は、対応する第１の電圧入力または第２の電圧入力に送られた電圧の値に対する、第１の電圧入力および第２の電圧入力の他方に送られた値が一定に保たれているときの、ＶＣＯ信号の周波数の微分係数（derivative）である。

【0020】

本発明の第２の態様は、
− 説明したばかりの第１の本発明の態様によるＶＣＯモジュールと、
− 基準クロック位相と、ＶＣＯモジュールによって出力されたＶＣＯ信号から得られる位相とを受け取るように接続された位相比較システムであって、基準クロック位相とＶＣＯ信号から得られる位相との間の差を表す比較信号を生成するように適合された、位相比較システムと、
−位相比較システムの下流にそれと直列に接続されて、入力において比較信号を受け取るループフィルタであって、フィルタリングされた比較信号に対応する電圧を出力において生成するように適合された、ループフィルタと、
−一定の分周係数または上昇係数（ｅｌｅｖａｔｉｏｎ ｆａｃｔｏｒ）を用いる分周または周波数上昇（ｆｒｅｑｕｅｎｃｙ ｅｌｅｖａｔｉｏｎ）によって、ＶＣＯ信号から得られる位相を生成するように適合された周波数変換器と
を備えた、位相ロックループデバイスも提案する。

【0021】

本発明のＰＬＬデバイスでは、ループフィルタの出力は、ＶＣＯ回路の第１の電圧入力に接続され、そのため、ＶＣＯ回路のこの第１の電圧入力から、周波数変換器、位相比較システム、ループフィルタまでは、ＰＬＬデバイス内の第１のフィードバックループに関係し、積分器も加えて、ＶＣＯ回路の第２の電圧入力から、周波数変換器、位相比較システム、ループフィルタまでは、ＰＬＬデバイス内の第２のフィードバックループにさらに関係する。

【0022】

本発明の好ましいが非限定的な実施形態に関係する添付の図面を参照しながら、本発明の上記および他の特徴が以下説明される

【図面の簡単な説明】

【0023】

【図1】図１は、本発明によるＶＣＯモジュールのブロック図である。

【図2】図２は、本発明を具体化するために使用され得るＶＣＯ回路の電気回路図である。

【図3a】図３ａは、本発明の特定の一実施形態によるＶＣＯモジュールのブロック図である。

【図3b】図３ｂは、図３ａの実施形態において使用されるトランスコンダクタに関する図である。

【図4】図４は、図３ｂに示した図（チャート）を獲得するのに適したトランスコンダクタの電気回路図である。

【図5a】図５ａは、本発明によるＰＬＬデバイスのブロック図である。

【図5b】図５ｂは、対応する周波数解析図である。

【発明を実施するための形態】

【0024】

図１〜図５ｂのうちの異なる図において示される同じ参照番号は、同一の要素または同一の機能を有する要素を表す。加えて、よく知られた機能および動作を有するが、本発明の特徴に直接的に接続されない構成要素は、詳細には説明されない。

【0025】

図１は、本発明によるＶＣＯモジュールのブロック図である。図１を参照すると、ＶＣＯモジュール１００は、ＶＣＯ回路１と、積分器２とを備える。

【0026】

ＶＣＯ回路１には、ＶＣＯ信号を送り出すための出力１０と、２つの電圧入力１１、１２が設けられる。入力１１、１２はともに、それぞれの直流電圧Ｖ_１、Ｖ_２を受け取るように構成され、そのため、ＶＣＯ信号の周波数Ｆ_ＶＣＯは、Ｖ_１値およびＶ_２値の両方の関数として変化する。好ましくは、ＶＣＯモジュール１００の１つの動作モードでは、Ｖ_２値を一定に保った場合の周波数Ｆ_ＶＣＯのＶ_１微分係数（ｄｅｒｉｖａｔｉｖｅ）は、Ｖ_１値が一定の場合の周波数Ｆ_ＶＣＯのＶ_２微分係数よりも大きくすることができる。言い換えれば、ＶＣＯ回路１によって送り出されるＶＣＯ信号の周波数は、少なくとも線形動作範囲内では、Ｖ_２変化よりもＶ_１変化により急峻に依存し得る。これは、線形動作範囲の外側では反対になることもある。

【0027】

本発明の１つの特徴によれば、ＶＣＯ回路１の入力１２に送られるＶ_２電圧は、入力１１に送られるＶ_１電圧から積分器２を使用して生成される。したがって、積分器２の入力２１は、ＶＣＯ回路１の電圧入力１１に接続され、そのため、積分器２は、ＶＣＯ回路１と同時に、入力にＶ_１電圧を供給される。積分器２は、出力において、ＶＣＯ回路１の電圧入力１２にも接続される。したがって、積分器２は、Ｖ_１電圧からＶ_２電圧を生成し、そのように生成されたＶ_２電圧も、ＶＣＯ回路１に供給される。

【0028】

図２は、ＶＣＯ回路１が取り得る構造を示す図である。このような構造はよく知られているので、当業者がその動作を理解するには、短い説明で十分だろう。ＶＣＯ回路１は、インダクタブロック１３と、２つのキャパシタブロック１４、１５と、負性抵抗ブロック１６とから成る。それらは、ノードＡとノードＢとの間で互いに並列に接続される。全体構造は、直流源１７によってエネルギー供給され、コモンモード除去を改善するために、対称構成を有することができる。したがって、インダクタブロック１３は、直列に接続された２つのコイル１３ａ、１３ｂから成ることができ、中間点Ｍは、直流源１７の出力に接続される。負性抵抗ブロック１６は、２つのＮトランジスタ１６ａ、１６ｂから成ることができ、各トランジスタのゲートは、他方のトランジスタのコレクタに接続され、両方のトランジスタ１６ａ、１６ｂのエミッタは、三角形によって表される共通の基準ノードに接続される。負性抵抗ブロック１６は、ＶＣＯ回路１の他の場所で、特に、インダクタブロック１３およびキャパシタブロック１４、１５で生じるエネルギー損失を補償する。

【0029】

キャパシタブロック１４は、電圧入力１１をそれぞれノードＡおよびノードＢに接続する、２つのブランチセグメントから成ることができる。参照番号１４ａは、通常の方法でダイオードまたはＦＥＴトランジスタコンポーネントに基づくことができるバラクタを表す。バラクタ１４ａまたは各ブランチセグメントは、好ましくは同一であり、両方のキャパシタ１４ｂも、好ましくは互いに等しい。各ブランチセグメントには、分極抵抗（Ｐｏｌａｒｉｚａｔｉｏｎ ｒｅｓｉｓｔｏｒ）１４ｃも設けられる。バラクタ動作のため、直流電圧Ｖ_１の値を変化させると、キャパシタブロック１４の全体的なキャパシタンス値が変化する。

【0030】

キャパシタブロック１５は、キャパシタブロック１４の構造と同様の構造を有することができ、参照番号１５ａ〜１５ｃは、それぞれ、先に説明した１４ａ〜１４ｃと同様の意味を有する。好ましくは、バラクタ１４ａ、１５ａは、バラクタ１５ａのキャパシタンス値が、Ｖ_２電圧の関数であり、それが、Ｖ_１電圧に依存するバラクタ１４ａのキャパシタンス値の関数よりも急勾配になるように、設計することができる。一貫性を保つため、キャパシタ１５ｂのキャパシタンス値も、キャパシタ１４ｂのキャパシタンス値よりも高くすることができる。

【0031】

ＶＣＯ回路１によって出力されるＶＣＯ信号は、ノードＡおよびノードＢ両方の間に存在するＡＣ電圧である。したがって、ＶＣＯ信号の出力１０は、差動型である。差動出力１０の両方のライン１０ａ、１０ｂ上に配置されるキャパシタは、直流源１７から出た直流が出力１０を通って流出することを防止するが、それらは、好ましくは、ＶＣＯ信号に関しては機能を有さない。

【0032】

図３ａは、本発明の特定の一実施形態によるＶＣＯモジュールのブロック図である。ここで図３ａを参照すると、積分器２は、キャパシタ２９と直列に接続された、トランスコンダクタ２０から成ることができる。ｇｍは、トランスコンダクタ２０の差動トランスコンダクタンス値を表し、Ｃは、キャパシタ２９のキャパシタンス値である。トランスコンダクタ２０は、積分器２の入口ステージとして動作する。したがって、入力２１で受け取ったＶ_１電圧を、トランスコンダクタ出力２８から送り出されて、キャパシタ２９に供給される電流ｉ_２に変換する。その後、ＶＣＯ回路１の電圧入力１２が、トランスコンダクタ２０の出力２８とキャパシタ２９との間に介在するノードＳに接続される。

【0033】

トランスコンダクタ２０は、図３ｂに表されるような、非線形な図を有することができる。この図は、入力電圧Ｖ_１の関数として、電流ｉ_２の変化を示している。これらの変化は、勾配がより急な両脇の範囲の間に存在する、このチャートの中央範囲内では、小さな勾配ｇｍを有する線形になる。勾配が減少する中央範囲は、本発明の説明全般において線形動作範囲と呼ばれており、今はＬＯＲで表されている。勾配がより急な脇の範囲は、非線形動作範囲であり、Ｎ−ＬＯＲで表されている。Ｖ_{ＲＥＦ＿ＬＯＷ}およびＶ_{ＲＥＦ＿ＨＩＧＨ}で表される２つの基準電圧は、Ｖ_１軸沿いのそれぞれのＮ−ＬＯＲ範囲の中央位置を示す。例えば、Ｎ−ＬＯＲ範囲におけるＶ_１値のいくつかについてのｉ_２電流のＶ_１微分係数（ｄｅｒｉｖａｔｉｖｅ）は、ＬＯＲ範囲内におけるよりも、２倍以上、またはより好ましくは５倍もしくは１０倍以上大きくすることができる。基準電圧Ｖ_{ＲＥＦ＿ＬＯＷ}およびＶ_{ＲＥＦ＿ＨＩＧＨ}は、トランスコンダクタ２０に提供される適切な追加の入力２２、２３を使用して、設定することができる（図３ａを参照）。したがって、基準電圧Ｖ_{ＲＥＦ＿ＬＯＷ}およびＶ_{ＲＥＦ＿ＨＩＧＨ}を変更することで、線形動作範囲の境界Ｖ_ＬＯＷおよびＶ_ＨＩＧＨの調整が可能になる。電圧Ｖ_１の関数としての電流ｉ_２の変化の勾配ｇｍは、ＬＯＲ範囲およびＮ−ＬＯＲ範囲の全体にわたって、符号は一定であるが、ゼロ勾配に達することもあり得る。加えて、飽和効果のため、両方の非線形動作範囲の外側では、すなわち、Ｖ_{ＲＥＦ＿ＬＯＷ}よりもはるかに小さい、またはＶ_{ＲＥＦ＿ＨＩＧＨ}よりもはるかに大きいＶ_１値では、電流ｉ_２の値は明らかに制限される。

【0034】

電流ｉ_２は、ＬＯＲ範囲内の少なくとも１つのＶ_１値でゼロになり、それは、好ましくはこの範囲の中央のＶ_１値である。

【0035】

本発明の好ましい実施形態では、電流ｉ_２は、ＬＯＲ範囲全体にわたってゼロであり得る。そのため、ＬＯＲ範囲内のＶ_１電圧の変化は、Ｖ_２電圧に影響を有さない。したがって、ＶＣＯ信号の周波数Ｆ_ＶＣＯの変化は、ＶＣＯ回路１の電圧入力１２を通しては引き起こされない。しかし、ＶＣＯ回路１の電圧入力１１によって、ＶＣＯ信号の周波数Ｆ_ＶＣＯを調整するためには、Ｖ_１電圧は依然として効力がある。

【0036】

図４は、トランスコンダクタ２０が取り得る構造を示す図である。それは、
− トランスコンダクタ入力２１に接続された第１のゲート入力、および低い方の基準電圧Ｖ_{ＲＥＦ＿ＬＯＷ}を受け取ることが意図された第２のゲート入力を有するＰトランジスタ差動ペア２４ａと、
− 第１のゲート入力に関連するＰトランジスタ差動ペア２４ａのブランチを流れる第１の内部電流を再生する電流を、トランスコンダクタ出力２８から抽出するために接続された第１のカレントミラーアセンブリ２５ａと、
− トランスコンダクタ入力２１にやはり接続された別の第１のゲート入力、および高い方の基準電圧Ｖ_{ＲＥＦ＿ＨＩＧＨ}を受け取ることが意図された別の第２のゲート入力を有するＮトランジスタ差動ペア２４ｂと、
− この後者のＮトランジスタ差動ペアの第１のゲート入力に関連するＮトランジスタ差動ペア２４ｂのブランチを流れる第２の内部電流を再生する電流を、トランスコンダクタ出力２８に供給するために接続された第２のカレントミラーアセンブリ２５ｂと
を備えることができる。

【0037】

したがって、トランジスタ差動ペア２４ａ、２４ｂの第２のゲート入力は、それぞれ、追加の入力２２、２３を形成する。参照番号２６ａ、２６ｂは、トランジスタ差動ペア２４ａ、２４ｂに電流を供給するように構成された電流源を表す。ＶＤＤおよびＶＳＳは、それぞれ、高い方および低い方の電圧の供給源を表す。任意選択で、トランスコンダクタ２０の出力並列インピーダンスを高めるために、トランジスタ２７ａ、２７ｂをカスケード構成で使用することができる。その場合、Ｖ_{ＣＡＳＣＮ}およびＶ_{ＣＡＳＣＰ}は、トランジスタ２７ａ、２７ｂのゲート電圧をそれぞれ設定するために使用される、分極電圧供給源を表す。

【0038】

Ｖ_１電圧値が、基準電圧値のＶ_{ＲＥＦ＿ＬＯＷ}とＶ_{ＲＥＦ＿ＨＩＧＨ}の間、またはより正確には、ＬＯＲ範囲境界のＶ_ＬＯＷとＶ_ＨＩＧＨの間にある場合、ゼロ電流が、トランスコンダクタ出力２８から抽出され、またはトランスコンダクタ出力２８に供給される。したがって、出力電流ｉ_２は、非常に低いノイズ、またはゼロに近いノイズを示す。ＬＯＲ範囲内で動作中は、内部電流も、第１のゲート入力に関連する、ＮおよびＰトランジスタ差動ペア２４ａ、２４ｂのブランチを流れないので、ｉ_２電流におけるそのような低いノイズはより一層低減される。

【0039】

図５ａは、ＶＣＯモジュール１００を組み込んだ位相ロックループデバイスを示す図である。この図における追加の参照番号は、以下の意味を有する。

【0040】

３０ 位相比較利得

【0041】

【数1】

【0042】

を有する、ＰＨＡＳＥ＿ＣＯＭＰで表される位相比較システム。

【0043】

３１ 伝達関数Ｈ_ＬＦ（ｊω）を有する、ＦＩＬＴＥＲで表されるループフィルタであって、ｊは複素数単位、ωはフーリエ成分振動である。

【0044】

３２ Ｎ分周器またはＮ逓倍器とすることができる、周波数変換器であって、Ｎは１よりも大きな分周係数または逓倍係数である。

【0045】

３３ 基準クロック位相ＲＥＦ＿ＰＨＡＳＥを供給する、ＲＥＦ＿ＣＬＯＣＫで表される基準クロック。

【0046】

このＰＬＬデバイスでは、周波数変換器３２は、ＶＣＯ信号の周波数を、Ｎ分の１に低下、またはＮ倍に増加させる。位相比較システム３０は、基準クロック位相と周波数変換器３２によって送られた信号の位相との間の差を表す比較信号を生成する。その後、ループフィルタ３１が、比較信号に対して時間フィルタリングを行って、Ｖ_１電圧を送り出す。この後者が、ＶＣＯモジュール１００に供給される。

【0047】

図５ｂは、図５ａに対応しており、ＰＬＬデバイスのすべてのコンポーネントの伝達関数の組み合わせを示す図である。機能的に、このＰＬＬデバイスは、ループへの割り当てが以下のようになる共用コンポーネントを有する、２つのフィードバックループを実施する。
− 第１のフィードバックループ：ＶＣＯ回路１の電圧入力１１から、周波数変換器３２、位相比較システム３０、ループフィルタ３１へ
− 第２のフィードバックループ：ＶＣＯ回路１の電圧入力１２から、周波数変換器３２、位相比較システム３０、ループフィルタ３１、積分器２へ

【0048】

第２のフィードバックループ内において、積分器２は、Ｖ_１電圧が図３ｂのＬＯＲ範囲内に留まるように、連続的にＶ_２電圧を調整する。したがって、周波数Ｆ_ＶＣＯのＶ_１微分係数の小さな値と、大きな周波数ドリフトの補償とを一緒に組み合わせても、ＶＣＯ信号の送出において中断は生じない。

【0049】

一例として、ＰＬＬデバイス全体が周波数上昇器（ｆｒｅｑｕｅｎｃｙ ｅｌｅｖａｔｏｒ）となるように、Ｎ−ＤＩＶで表されるＮ分周器が、周波数変換器３２のために使用される。

【0050】

その場合、ＰＬＬデバイスの開ループ伝達関数は、複素数パラメータｊωの関数である以下の関数となる。

【0051】

【数2】

【0052】

ここで、Ｋ_{ＶＣＯ １}は、Ｖ_２電圧が一定の場合のＶＣＯ信号の周波数Ｆ_ＶＣＯのＶ_１微分係数であり、Ｋ_{ＶＣＯ ２}は、Ｖ_１電圧が一定の場合の同じ周波数Ｆ_ＶＣＯのＶ_２微分係数である。すでに述べたように、Ｋ_{ＶＣＯ １}は、好ましくは、Ｋ_{ＶＣＯ ２}よりも小さい。

【0053】

したがって、ＰＬＬデバイスの動作が安定するための条件は、

【0054】

【数3】

【0055】

であり、すなわち、第１のフィードバックループにおいて１に等しい開ループ利得をもたらす振動（角周波数）ωの値の場合、第１のメンバ比（ｍｅｍｂｅｒ ｒａｔｉｏ）は１よりもはるかに小さい。実際には、そのようなω値に対して、第１のメンバ比は、０．１よりも小さくすることができる。

【0056】

本発明の利益は、周波数ドリフトの原因についての事前の知識が必要ないこと、温度が原因のドリフトばかりでなく任意の原因の周波数ドリフトの補償が効率的であること、回路マッチングが必要ないこと、大きなドリフトの補償が実行されているときであってもＶＣＯ信号が連続的に利用可能であること、ＶＣＯ利得の低い値が有効であること、および低い位相ノイズしか発生しないことを含むことを思い出されたい。しかし、上で詳細に説明した本発明の実施形態は、これらの発明の利益の少なくともいくつかを保ちながら、いくつかの態様に関して適合させることができる。加えて、本発明のＶＣＯモジュールおよびＰＬＬデバイスは、説明したアナログモードで、またはデジタルモードで具体化することができる。当業者は、発明性に影響を与えることなく、本発明の任意のデジタル実施形態を導出することができる。

【符号の説明】

【0057】

１ ＶＣＯ回路
２ 積分器
１０ ＶＣＯ出信号
１１、１２ 入力電圧
１３ インダクタブロック
１４、１５ キャパシタンスブロック
１６ 負性抵抗ブロック
１７ 直流源
２０ トランスコンダクタ
２４ａ、２４ｂ Ｐトランジスタ差動ペア
２５ａ、２５ｂ カレントミラーアセンブリ
３０ 位相比較器
３１ フィルタ
３２ Ｎ分周器
３３ 基準クロック
１００ ＶＣＯモジュール

【図1】

【図2】

【図3a】

【図3b】

【図4】

【図5a】

【図5b】