特許第5805815号(P5805815)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 旭化成エレクトロニクス株式会社の特許一覧
特許5805815電圧制御発振器モジュールおよび電圧制御発振器モジュールを含む位相ロックループデバイス
<>
  • 特許5805815-電圧制御発振器モジュールおよび電圧制御発振器モジュールを含む位相ロックループデバイス 図000005
  • 特許5805815-電圧制御発振器モジュールおよび電圧制御発振器モジュールを含む位相ロックループデバイス 図000006
  • 特許5805815-電圧制御発振器モジュールおよび電圧制御発振器モジュールを含む位相ロックループデバイス 図000007
  • 特許5805815-電圧制御発振器モジュールおよび電圧制御発振器モジュールを含む位相ロックループデバイス 図000008
  • 特許5805815-電圧制御発振器モジュールおよび電圧制御発振器モジュールを含む位相ロックループデバイス 図000009
  • 特許5805815-電圧制御発振器モジュールおよび電圧制御発振器モジュールを含む位相ロックループデバイス 図000010
  • 特許5805815-電圧制御発振器モジュールおよび電圧制御発振器モジュールを含む位相ロックループデバイス 図000011
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5805815
(24)【登録日】2015年9月11日
(45)【発行日】2015年11月10日
(54)【発明の名称】電圧制御発振器モジュールおよび電圧制御発振器モジュールを含む位相ロックループデバイス
(51)【国際特許分類】
   H03L 7/093 20060101AFI20151021BHJP
【FI】
   H03L7/08 E
【請求項の数】6
【全頁数】13
(21)【出願番号】特願2014-60424(P2014-60424)
(22)【出願日】2014年3月24日
(65)【公開番号】特開2014-195250(P2014-195250A)
(43)【公開日】2014年10月9日
【審査請求日】2014年3月24日
(31)【優先権主張番号】13305382.7
(32)【優先日】2013年3月28日
(33)【優先権主張国】EP
(73)【特許権者】
【識別番号】303046277
【氏名又は名称】旭化成エレクトロニクス株式会社
(74)【代理人】
【識別番号】110001243
【氏名又は名称】特許業務法人 谷・阿部特許事務所
(72)【発明者】
【氏名】デービッド カナル
(72)【発明者】
【氏名】マチュー レキュイエール
【審査官】 鬼塚 由佳
(56)【参考文献】
【文献】 特開2012−044545(JP,A)
【文献】 米国特許第06826246(US,B1)
【文献】 特開平09−162730(JP,A)
【文献】 特開2013−046248(JP,A)
【文献】 米国特許第08098110(US,B1)
【文献】 特開平11−214988(JP,A)
【文献】 R.Nonis, N.Da Dalt, P.Palestri, L.Selmi,Modeling, design and characterization of a new low-jitter analog dual tuning LC-VCO PLL architecture,IEEE Journal of Solid-State Circuits,2005年 6月,Vol.40, No.6,p.1303 - p.1309
【文献】 Yuanfeng Sun, et al.,A Continuously Tunable Hybrid LC-VCO PLL With Mixed-Mode Dual-Path Control and Bi-level Δ-Σ Modulated Coarse Tuning,Circuits and Systems I: Regular Papers, IEEE Transactions on ,米国,IEEE,2011年 4月11日,Volume:58 , Issue: 9 ,pp.2149 - 2158
(58)【調査した分野】(Int.Cl.,DB名)
H03L 7/093
(57)【特許請求の範囲】
【請求項1】
周波数ドリフトの補償が提供される電圧制御発振器(VCO)モジュールにおいて、
VCO信号を出力するように適合され、前記VCO信号の1つの同じ周波数を調整するようにともに設計された第1の電圧入力および第2の電圧入力を提供されるVCO回路と、
前記VCO回路の前記第2の電圧入力に接続された出力を有する補償回路と
を備えたVCOモジュールにおいて、
前記補償回路は、前記VCO回路の前記第1の電圧入力に接続された入力と、前記補償回路の前記出力に接続された出力とを有する積分器を備え、前記積分器は、前記積分器の前記入力に送られた電圧の値から求められた実効値の、時間での積分に基づいた電圧を、前記積分器出力において生成するように適合され、
前記積分器は、直列に接続された、トランスコンダクタと、キャパシタとから成り、前記トランスコンダクタと前記キャパシタとの間にはノードが介在し、前記ノードは、前記積分器の前記出力に接続され、前記トランスコンダクタの電圧入力は、前記積分器の前記入力を形成し、前記トランスコンダクタによって前記キャパシタに出力される電流の値は前記実効値を形成
前記トランスコンダクタは、
前記トランスコンダクタの前記電圧入力に接続された第1のゲート入力、および前記トランスコンダクタの線形動作範囲の下限を設定する低い方の基準電圧を受け取ることが意図された第2のゲート入力を有するPトランジスタ差動ペアと、
前記Pトランジスタ差動ペアの前記第1のゲート入力に関連する前記Pトランジスタ差動ペアのブランチを流れる第1の内部電流を再生成する電流を、前記トランスコンダクタ出力から抽出するために接続された第1のカレントミラーアセンブリと、
前記トランスコンダクタの前記電圧入力にやはり接続された別の第1のゲート入力、および前記トランスコンダクタの前記線形動作範囲の上限を設定する高い方の基準電圧を受け取ることが意図された別の第2のゲート入力を有するNトランジスタ差動ペアと、
前記Nトランジスタ差動ペアの前記別の第1のゲート入力に関連する前記Nトランジスタ差動ペアのブランチを流れる第2の内部電流を再生成する電流を、前記トランスコンダクタ出力に供給するために接続された第2のカレントミラーアセンブリと
を備えたことを特徴とするVCOモジュール。
【請求項2】
前記積分器は、各実効値が、前記積分器の前記入力に送られた前記電圧の前記値の関数として求められるように適合され、
前記関数は、前記積分器の前記入力に送られた前記電圧の前記値についての前記線形動作範囲の内側では減少した勾配を有し、前記線形動作範囲は、低い値の側と高い値の側の両方において、長さが有限であり、前記関数の勾配は、前記線形動作範囲の内側と比較した場合、前記線形動作範囲の外側ではより急になるが、勾配の符号にはいかなる変化もなく、
前記関数は、前記線形動作範囲の内側の、前記積分器の前記入力に送られた前記電圧の少なくとも1つの値についてはゼロに等しいことを特徴とする請求項1に記載のVCOモジュール。
【請求項3】
前記積分器は、前記実効値を決定する前記関数が、前記線形動作範囲にわたってゼロに等しくなるように設計されたことを特徴とする請求項2に記載のVCOモジュール。
【請求項4】
前記積分器は、前記線形動作範囲の2つの境界を調整するのに適した、2つの基準電圧入力を提供されることを特徴とする請求項1乃至3いずれかに記載のVCOモジュール。
【請求項5】
前記第1の電圧入力に関連する前記VCO回路のVCO利得は、前記第2の電圧入力に関連する前記VCO回路の別のVCO利得よりも小さく、各VCO利得は、対応する前記第1の電圧入力または前記第2の電圧入力に送られた前記電圧の前記値に対する、前記第1の電圧入力および前記第2の電圧入力の他方に送られた前記値が一定に保たれているときの、前記VCO信号の前記周波数の微分係数であることを特徴とする請求項1乃至4いずれかに記載のVCOモジュール。
【請求項6】
位相ロックループ(PLL)デバイスにおいて、
請求項1乃至5のいずれかに記載のVCOモジュールと、
基準クロック位相と、前記VCOモジュールによって出力されたVCO信号から得られる位相とを受け取るように接続された、位相比較システムであって、前記基準クロック位相と前記VCO信号から得られる前記位相との間の差を表す比較信号を生成するように適合された、位相比較システムと、
前記位相比較システムの下流にそれと直列に接続されて、入力において前記比較信号を受け取るループフィルタであって、フィルタリングされた前記比較信号に対応する電圧を出力において生成するように適合された、ループフィルタと、
一定の分周係数または上昇係数を用いる分周または周波数上昇によって、前記VCO信号から得られる前記位相を生成するように適合された周波数変換器と
を備え、
前記ループフィルタの出力は、前記VCO回路の前記第1の電圧入力に接続され、そのため、前記VCO回路の前記第1の電圧入力から、前記周波数変換器、前記位相比較システム、前記ループフィルタまでは、前記PLLデバイス内の第1のフィードバックループに関係し、積分器も加えて、前記VCO回路の第2の電圧入力から、前記周波数変換器、前記位相比較システム、前記ループフィルタまでは、前記PLLデバイス内の第2のフィードバックループにさらに関係すること
を特徴とするPLLデバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電圧制御発振器(VCO)モジュール、およびそのようなVCOモジュールを含む位相ロックループ(PLL)デバイスに関する。
【背景技術】
【0002】
電圧制御発振器の主要な特徴は、入力直流電圧に対して、発振器によって出力されるVCO信号の周波数の微分係数(derivative)として定義される、その利得値である。この微分係数は、一般にVCO利得と呼ばれ、KVCOによって表される。
【0003】
しかしながら、VCO信号の周波数はいくつかの原因でドリフトすることがあり、しばしば、VCO回路の温度変化がこれらの原因の主要な1つになる。その場合、入力直流電圧の適切な調整が、周波数ドリフトの補償を可能とする。結果として、VCO信号は、周波数が一定であるように見える。
【0004】
VCO回路を含む位相ロックループに基づいた周波数シンセサイザでは、特に以下の理由で、低いKVCO値が好ましい。
− KVCO値が低い場合、周波数調整電圧において生じ得るノイズによってもたらされる、VCO信号の位相におけるノイズが小さくなる。
− 位相ロックループのチャージポンプ電流をより大きくすることができ、それによって、位相ロックループ内の位相ノイズを減らすことができる。
− 低いKVCO値は、位相ロックループ内へのループフィルタの組み込みをより容易にする。
【0005】
しかしながら、低いKVCO値は大きな周波数ドリフトの補償を可能にするには不十分なことがあり、そのような大きなドリフトは、温度変化によって引き起こされ得るからである。
【0006】
低いKVCO値を使用することと、生じ得る大きな周波数ドリフトの補償を可能にすることとを一緒に組み合わせるための解決策が、すでに実施されてきた。これらの知られた解決策のうちの第1のものは、各々が、
− VCO信号を出力するように適合され、VCO信号の周波数を調整するようにともに設計された第1の電圧入力および第2の電圧入力を与えられるVCO回路、ならびに
− VCO回路の第2の電圧入力に接続される出力を有する補償回路
を備えたVCOモジュールを実装している。
【0007】
VCO回路の第1の電圧入力は、通常の電圧入力であり、必要な場合は、VCO利得の小さな値に対応することができる。特に、この第1の電圧入力は、位相ロックループに基づいた周波数シンセサイザのフィードバックループに加わることができる。VCO回路の第2の電圧入力は、大きな周波数ドリフトを補償するために専ら用いられる。補償回路は、温度センサを含むパラメータセンサと、パラメータの偏差に起因するVCO回路の周波数ドリフトをマッチさせるために選択された構成要素(component)とを備える。したがって、補償回路は、周波数ドリフトを補償するために、VCO回路の第2の入力に送られる電圧を連続的にアナログ調整する。
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、上述のような補償は、実施するのが難しくコストもかかる。特に、この補償のためには、周波数ドリフトを引き起こし得るすべてのパラメータ、および、これらのパラメータの各々において生じ得る最大偏差についての正確な知識を必要とする。
【0009】
他の知られた解決策では、VCO回路に、デジタル制御されるキャパシタバンクが設けられ、VCOモジュールは、温度センサと、キャパシタバンクのキャパシタンス値をデジタル制御するのに適した再較正ユニットも備える。再較正ユニットは、現在検知されている温度と直前の更新のために使用された以前の温度との間の偏差が、閾値を上回った場合に、キャパシタンス値を更新する。しかし、そのような動作は、更新イベントのたびにVCO信号の著しい外乱を発生させ、VCO信号の連続的な送出とは両立しない。
【0010】
したがって、本発明の1つの目的は、周波数ドリフトの補償が提供されるが、既存の解決策での問題点を伴わない、新規なVCOモジュールを提案することにある。特に、本発明は、低コストの効率的な方法で、低いKVCO値を使用することと、VCO信号周波数の大きなドリフトの補償を可能にすることとを一緒に組み合わせることを目的とする。
【課題を解決するための手段】
【0011】
この目的またはその他を達成するため、本発明の第1の態様は、それぞれの周波数調整電圧を受け取るための第1の入力および第2の入力を有するVCO回路を備え、VCO回路の第2の電圧入力に接続される補償回路も備えたVCOモジュールを提案する。本発明のVCOモジュールでは、補償回路は、VCO回路の第1の電圧入力に接続された入力と、補償回路の出力に接続された出力とを有する積分器を独自に備える。積分器は、積分器の入力に送られた電圧の値から獲得された実効値の、時間での積分に基づいた電圧を、積分器出力において生成するように適合される。
【0012】
したがって、本発明によるVCOモジュールでは、補償回路は、VCO回路の第2の入力に適用される電圧を連続的にアナログ調整し、そのため、VCO回路の動作は中断されない。したがって、VCO信号は、連続的に送り出される。補償回路によって実行されるこの調整は、大きな周波数ドリフトを補償することができる。一方、VCO回路の第1の電圧入力は、低いKVCO値を用いる動作のために使用される。実際に、VCO回路の第2の電圧入力を使用することによって実行されるドリフト補償は、周波数ドリフトがKVCO値に対して大きすぎる場合、第1の電圧入力を使用することによって生成されるそれに取って代わる。このように、任意の周波数ドリフトを補償することができ、小さな周波数ドリフトは、有効な低いKVCO値を実施することによって補償され続ける。
【0013】
本発明の好ましい実施形態では、積分器は、各実効値が、この積分器の入力に送られた電圧の値の関数として求められるように適合することができ、この関数は、積分器の入力に送られた電圧の値についての線形動作範囲の内側では減少した勾配を有する。線形動作範囲は、低い値の側と高い値の側の両方において、長さが有限である。加えて、関数の勾配は、線形動作範囲の内側と比較した場合、線形動作範囲の外側ではより急になるが、勾配の符号にはいかなる変化もない。
【0014】
さらに、実効値を決定するための関数は、線形動作範囲の内側の、積分器の入力に送られた電圧の少なくとも1つの値についてはゼロに等しい。このように、VCO回路の第2の電圧入力を使用する周波数ドリフト補償と、低いKVCO値を用いる周波数の通常の制御とを、機能的にはほとんど分離させながら、同時に実行することができる。
【0015】
好ましくは、第1の積分器入力に送られる電圧の値の関数としての実効値の勾配は、線形動作範囲の外側において、この線形動作範囲の内側よりも、2倍以上、またはより好ましくは5倍もしくは10倍以上大きい、少なくとも1つの値を有することができる。
【0016】
やはり好ましくは、積分器は、実効値を決定する関数が、線形動作範囲全体にわたってゼロに等しくなるように設計することができる。したがって、VCO回路の第1の電圧入力における電圧が線形動作範囲の境界を超えない限り、第2の電圧入力を使用する周波数ドリフト補償は、有効にならない。
【0017】
任意選択で、積分器には、線形動作範囲の2つの境界を調整するのに適した、2つの基準電圧入力を与えることができる。
【0018】
本発明のいくつかの単純な実施では、積分器は、直列に接続されたトランスコンダクタおよびキャパシタと、トランスコンダクタとキャパシタの間に介在するノード(節点)(node)とから成ることができる。その場合、このノードは、積分器の出力に接続される。そのような実施では、トランスコンダクタの電圧入力は、積分器の入力を形成し、トランスコンダクタによってキャパシタに出力される電流の値は、実効値を形成する。
【0019】
やはり好ましくは、第1の電圧入力に関連するVCO回路のVCO利得は、第2の電圧入力に関連するVCO回路の別のVCO利得よりも小さくすることができ、各VCO利得は、対応する第1の電圧入力または第2の電圧入力に送られた電圧の値に対する、第1の電圧入力および第2の電圧入力の他方に送られた値が一定に保たれているときの、VCO信号の周波数の微分係数(derivative)である。
【0020】
本発明の第2の態様は、
− 説明したばかりの第1の本発明の態様によるVCOモジュールと、
− 基準クロック位相と、VCOモジュールによって出力されたVCO信号から得られる位相とを受け取るように接続された位相比較システムであって、基準クロック位相とVCO信号から得られる位相との間の差を表す比較信号を生成するように適合された、位相比較システムと、
−位相比較システムの下流にそれと直列に接続されて、入力において比較信号を受け取るループフィルタであって、フィルタリングされた比較信号に対応する電圧を出力において生成するように適合された、ループフィルタと、
−一定の分周係数または上昇係数(elevation factor)を用いる分周または周波数上昇(frequency elevation)によって、VCO信号から得られる位相を生成するように適合された周波数変換器と
を備えた、位相ロックループデバイスも提案する。
【0021】
本発明のPLLデバイスでは、ループフィルタの出力は、VCO回路の第1の電圧入力に接続され、そのため、VCO回路のこの第1の電圧入力から、周波数変換器、位相比較システム、ループフィルタまでは、PLLデバイス内の第1のフィードバックループに関係し、積分器も加えて、VCO回路の第2の電圧入力から、周波数変換器、位相比較システム、ループフィルタまでは、PLLデバイス内の第2のフィードバックループにさらに関係する。
【0022】
本発明の好ましいが非限定的な実施形態に関係する添付の図面を参照しながら、本発明の上記および他の特徴が以下説明される
【図面の簡単な説明】
【0023】
図1図1は、本発明によるVCOモジュールのブロック図である。
図2図2は、本発明を具体化するために使用され得るVCO回路の電気回路図である。
図3a図3aは、本発明の特定の一実施形態によるVCOモジュールのブロック図である。
図3b図3bは、図3aの実施形態において使用されるトランスコンダクタに関する図である。
図4図4は、図3bに示した図(チャート)を獲得するのに適したトランスコンダクタの電気回路図である。
図5a図5aは、本発明によるPLLデバイスのブロック図である。
図5b図5bは、対応する周波数解析図である。
【発明を実施するための形態】
【0024】
図1図5bのうちの異なる図において示される同じ参照番号は、同一の要素または同一の機能を有する要素を表す。加えて、よく知られた機能および動作を有するが、本発明の特徴に直接的に接続されない構成要素は、詳細には説明されない。
【0025】
図1は、本発明によるVCOモジュールのブロック図である。図1を参照すると、VCOモジュール100は、VCO回路1と、積分器2とを備える。
【0026】
VCO回路1には、VCO信号を送り出すための出力10と、2つの電圧入力11、12が設けられる。入力11、12はともに、それぞれの直流電圧V、Vを受け取るように構成され、そのため、VCO信号の周波数FVCOは、V値およびV値の両方の関数として変化する。好ましくは、VCOモジュール100の1つの動作モードでは、V値を一定に保った場合の周波数FVCOのV微分係数(derivative)は、V値が一定の場合の周波数FVCOのV微分係数よりも大きくすることができる。言い換えれば、VCO回路1によって送り出されるVCO信号の周波数は、少なくとも線形動作範囲内では、V変化よりもV変化により急峻に依存し得る。これは、線形動作範囲の外側では反対になることもある。
【0027】
本発明の1つの特徴によれば、VCO回路1の入力12に送られるV電圧は、入力11に送られるV電圧から積分器2を使用して生成される。したがって、積分器2の入力21は、VCO回路1の電圧入力11に接続され、そのため、積分器2は、VCO回路1と同時に、入力にV電圧を供給される。積分器2は、出力において、VCO回路1の電圧入力12にも接続される。したがって、積分器2は、V電圧からV電圧を生成し、そのように生成されたV電圧も、VCO回路1に供給される。
【0028】
図2は、VCO回路1が取り得る構造を示す図である。このような構造はよく知られているので、当業者がその動作を理解するには、短い説明で十分だろう。VCO回路1は、インダクタブロック13と、2つのキャパシタブロック14、15と、負性抵抗ブロック16とから成る。それらは、ノードAとノードBとの間で互いに並列に接続される。全体構造は、直流源17によってエネルギー供給され、コモンモード除去を改善するために、対称構成を有することができる。したがって、インダクタブロック13は、直列に接続された2つのコイル13a、13bから成ることができ、中間点Mは、直流源17の出力に接続される。負性抵抗ブロック16は、2つのNトランジスタ16a、16bから成ることができ、各トランジスタのゲートは、他方のトランジスタのコレクタに接続され、両方のトランジスタ16a、16bのエミッタは、三角形によって表される共通の基準ノードに接続される。負性抵抗ブロック16は、VCO回路1の他の場所で、特に、インダクタブロック13およびキャパシタブロック14、15で生じるエネルギー損失を補償する。
【0029】
キャパシタブロック14は、電圧入力11をそれぞれノードAおよびノードBに接続する、2つのブランチセグメントから成ることができる。参照番号14aは、通常の方法でダイオードまたはFETトランジスタコンポーネントに基づくことができるバラクタを表す。バラクタ14aまたは各ブランチセグメントは、好ましくは同一であり、両方のキャパシタ14bも、好ましくは互いに等しい。各ブランチセグメントには、分極抵抗(Polarization resistor)14cも設けられる。バラクタ動作のため、直流電圧Vの値を変化させると、キャパシタブロック14の全体的なキャパシタンス値が変化する。
【0030】
キャパシタブロック15は、キャパシタブロック14の構造と同様の構造を有することができ、参照番号15a〜15cは、それぞれ、先に説明した14a〜14cと同様の意味を有する。好ましくは、バラクタ14a、15aは、バラクタ15aのキャパシタンス値が、V電圧の関数であり、それが、V電圧に依存するバラクタ14aのキャパシタンス値の関数よりも急勾配になるように、設計することができる。一貫性を保つため、キャパシタ15bのキャパシタンス値も、キャパシタ14bのキャパシタンス値よりも高くすることができる。
【0031】
VCO回路1によって出力されるVCO信号は、ノードAおよびノードB両方の間に存在するAC電圧である。したがって、VCO信号の出力10は、差動型である。差動出力10の両方のライン10a、10b上に配置されるキャパシタは、直流源17から出た直流が出力10を通って流出することを防止するが、それらは、好ましくは、VCO信号に関しては機能を有さない。
【0032】
図3aは、本発明の特定の一実施形態によるVCOモジュールのブロック図である。ここで図3aを参照すると、積分器2は、キャパシタ29と直列に接続された、トランスコンダクタ20から成ることができる。gmは、トランスコンダクタ20の差動トランスコンダクタンス値を表し、Cは、キャパシタ29のキャパシタンス値である。トランスコンダクタ20は、積分器2の入口ステージとして動作する。したがって、入力21で受け取ったV電圧を、トランスコンダクタ出力28から送り出されて、キャパシタ29に供給される電流iに変換する。その後、VCO回路1の電圧入力12が、トランスコンダクタ20の出力28とキャパシタ29との間に介在するノードSに接続される。
【0033】
トランスコンダクタ20は、図3bに表されるような、非線形な図を有することができる。この図は、入力電圧Vの関数として、電流iの変化を示している。これらの変化は、勾配がより急な両脇の範囲の間に存在する、このチャートの中央範囲内では、小さな勾配gmを有する線形になる。勾配が減少する中央範囲は、本発明の説明全般において線形動作範囲と呼ばれており、今はLORで表されている。勾配がより急な脇の範囲は、非線形動作範囲であり、N−LORで表されている。VREF_LOWおよびVREF_HIGHで表される2つの基準電圧は、V軸沿いのそれぞれのN−LOR範囲の中央位置を示す。例えば、N−LOR範囲におけるV値のいくつかについてのi電流のV微分係数(derivative)は、LOR範囲内におけるよりも、2倍以上、またはより好ましくは5倍もしくは10倍以上大きくすることができる。基準電圧VREF_LOWおよびVREF_HIGHは、トランスコンダクタ20に提供される適切な追加の入力22、23を使用して、設定することができる(図3aを参照)。したがって、基準電圧VREF_LOWおよびVREF_HIGHを変更することで、線形動作範囲の境界VLOWおよびVHIGHの調整が可能になる。電圧Vの関数としての電流iの変化の勾配gmは、LOR範囲およびN−LOR範囲の全体にわたって、符号は一定であるが、ゼロ勾配に達することもあり得る。加えて、飽和効果のため、両方の非線形動作範囲の外側では、すなわち、VREF_LOWよりもはるかに小さい、またはVREF_HIGHよりもはるかに大きいV値では、電流iの値は明らかに制限される。
【0034】
電流iは、LOR範囲内の少なくとも1つのV値でゼロになり、それは、好ましくはこの範囲の中央のV値である。
【0035】
本発明の好ましい実施形態では、電流iは、LOR範囲全体にわたってゼロであり得る。そのため、LOR範囲内のV電圧の変化は、V電圧に影響を有さない。したがって、VCO信号の周波数FVCOの変化は、VCO回路1の電圧入力12を通しては引き起こされない。しかし、VCO回路1の電圧入力11によって、VCO信号の周波数FVCOを調整するためには、V電圧は依然として効力がある。
【0036】
図4は、トランスコンダクタ20が取り得る構造を示す図である。それは、
− トランスコンダクタ入力21に接続された第1のゲート入力、および低い方の基準電圧VREF_LOWを受け取ることが意図された第2のゲート入力を有するPトランジスタ差動ペア24aと、
− 第1のゲート入力に関連するPトランジスタ差動ペア24aのブランチを流れる第1の内部電流を再生する電流を、トランスコンダクタ出力28から抽出するために接続された第1のカレントミラーアセンブリ25aと、
− トランスコンダクタ入力21にやはり接続された別の第1のゲート入力、および高い方の基準電圧VREF_HIGHを受け取ることが意図された別の第2のゲート入力を有するNトランジスタ差動ペア24bと、
− この後者のNトランジスタ差動ペアの第1のゲート入力に関連するNトランジスタ差動ペア24bのブランチを流れる第2の内部電流を再生する電流を、トランスコンダクタ出力28に供給するために接続された第2のカレントミラーアセンブリ25bと
を備えることができる。
【0037】
したがって、トランジスタ差動ペア24a、24bの第2のゲート入力は、それぞれ、追加の入力22、23を形成する。参照番号26a、26bは、トランジスタ差動ペア24a、24bに電流を供給するように構成された電流源を表す。VDDおよびVSSは、それぞれ、高い方および低い方の電圧の供給源を表す。任意選択で、トランスコンダクタ20の出力並列インピーダンスを高めるために、トランジスタ27a、27bをカスケード構成で使用することができる。その場合、VCASCNおよびVCASCPは、トランジスタ27a、27bのゲート電圧をそれぞれ設定するために使用される、分極電圧供給源を表す。
【0038】
電圧値が、基準電圧値のVREF_LOWとVREF_HIGHの間、またはより正確には、LOR範囲境界のVLOWとVHIGHの間にある場合、ゼロ電流が、トランスコンダクタ出力28から抽出され、またはトランスコンダクタ出力28に供給される。したがって、出力電流iは、非常に低いノイズ、またはゼロに近いノイズを示す。LOR範囲内で動作中は、内部電流も、第1のゲート入力に関連する、NおよびPトランジスタ差動ペア24a、24bのブランチを流れないので、i電流におけるそのような低いノイズはより一層低減される。
【0039】
図5aは、VCOモジュール100を組み込んだ位相ロックループデバイスを示す図である。この図における追加の参照番号は、以下の意味を有する。
【0040】
30 位相比較利得
【0041】
【数1】
【0042】
を有する、PHASE_COMPで表される位相比較システム。
【0043】
31 伝達関数HLF(jω)を有する、FILTERで表されるループフィルタであって、jは複素数単位、ωはフーリエ成分振動である。
【0044】
32 N分周器またはN逓倍器とすることができる、周波数変換器であって、Nは1よりも大きな分周係数または逓倍係数である。
【0045】
33 基準クロック位相REF_PHASEを供給する、REF_CLOCKで表される基準クロック。
【0046】
このPLLデバイスでは、周波数変換器32は、VCO信号の周波数を、N分の1に低下、またはN倍に増加させる。位相比較システム30は、基準クロック位相と周波数変換器32によって送られた信号の位相との間の差を表す比較信号を生成する。その後、ループフィルタ31が、比較信号に対して時間フィルタリングを行って、V電圧を送り出す。この後者が、VCOモジュール100に供給される。
【0047】
図5bは、図5aに対応しており、PLLデバイスのすべてのコンポーネントの伝達関数の組み合わせを示す図である。機能的に、このPLLデバイスは、ループへの割り当てが以下のようになる共用コンポーネントを有する、2つのフィードバックループを実施する。
− 第1のフィードバックループ:VCO回路1の電圧入力11から、周波数変換器32、位相比較システム30、ループフィルタ31へ
− 第2のフィードバックループ:VCO回路1の電圧入力12から、周波数変換器32、位相比較システム30、ループフィルタ31、積分器2へ
【0048】
第2のフィードバックループ内において、積分器2は、V電圧が図3bのLOR範囲内に留まるように、連続的にV電圧を調整する。したがって、周波数FVCOのV微分係数の小さな値と、大きな周波数ドリフトの補償とを一緒に組み合わせても、VCO信号の送出において中断は生じない。
【0049】
一例として、PLLデバイス全体が周波数上昇器(frequency elevator)となるように、N−DIVで表されるN分周器が、周波数変換器32のために使用される。
【0050】
その場合、PLLデバイスの開ループ伝達関数は、複素数パラメータjωの関数である以下の関数となる。
【0051】
【数2】
【0052】
ここで、KVCO は、V電圧が一定の場合のVCO信号の周波数FVCOのV微分係数であり、KVCO は、V電圧が一定の場合の同じ周波数FVCOのV微分係数である。すでに述べたように、KVCO は、好ましくは、KVCO よりも小さい。
【0053】
したがって、PLLデバイスの動作が安定するための条件は、
【0054】
【数3】
【0055】
であり、すなわち、第1のフィードバックループにおいて1に等しい開ループ利得をもたらす振動(角周波数)ωの値の場合、第1のメンバ比(member ratio)は1よりもはるかに小さい。実際には、そのようなω値に対して、第1のメンバ比は、0.1よりも小さくすることができる。
【0056】
本発明の利益は、周波数ドリフトの原因についての事前の知識が必要ないこと、温度が原因のドリフトばかりでなく任意の原因の周波数ドリフトの補償が効率的であること、回路マッチングが必要ないこと、大きなドリフトの補償が実行されているときであってもVCO信号が連続的に利用可能であること、VCO利得の低い値が有効であること、および低い位相ノイズしか発生しないことを含むことを思い出されたい。しかし、上で詳細に説明した本発明の実施形態は、これらの発明の利益の少なくともいくつかを保ちながら、いくつかの態様に関して適合させることができる。加えて、本発明のVCOモジュールおよびPLLデバイスは、説明したアナログモードで、またはデジタルモードで具体化することができる。当業者は、発明性に影響を与えることなく、本発明の任意のデジタル実施形態を導出することができる。
【符号の説明】
【0057】
1 VCO回路
2 積分器
10 VCO出信号
11、12 入力電圧
13 インダクタブロック
14、15 キャパシタンスブロック
16 負性抵抗ブロック
17 直流源
20 トランスコンダクタ
24a、24b Pトランジスタ差動ペア
25a、25b カレントミラーアセンブリ
30 位相比較器
31 フィルタ
32 N分周器
33 基準クロック
100 VCOモジュール
図1
図2
図3a
図3b
図4
図5a
図5b