特許第5823882号(P5823882)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 旭化成エレクトロニクス株式会社の特許一覧
<>
  • 特許5823882-バランス回路 図000002
  • 特許5823882-バランス回路 図000003
  • 特許5823882-バランス回路 図000004
  • 特許5823882-バランス回路 図000005
  • 特許5823882-バランス回路 図000006
  • 特許5823882-バランス回路 図000007
  • 特許5823882-バランス回路 図000008
  • 特許5823882-バランス回路 図000009
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5823882
(24)【登録日】2015年10月16日
(45)【発行日】2015年11月25日
(54)【発明の名称】バランス回路
(51)【国際特許分類】
   H02J 7/00 20060101AFI20151105BHJP
   H02J 7/02 20060101ALI20151105BHJP
   H02H 7/18 20060101ALI20151105BHJP
【FI】
   H02J7/00 S
   H02J7/02 H
   H02H7/18
【請求項の数】6
【全頁数】12
(21)【出願番号】特願2012-10084(P2012-10084)
(22)【出願日】2012年1月20日
(65)【公開番号】特開2013-150476(P2013-150476A)
(43)【公開日】2013年8月1日
【審査請求日】2014年10月9日
(73)【特許権者】
【識別番号】303046277
【氏名又は名称】旭化成エレクトロニクス株式会社
(74)【代理人】
【識別番号】110001243
【氏名又は名称】特許業務法人 谷・阿部特許事務所
(72)【発明者】
【氏名】高山 茂樹
【審査官】 岩田 淳
(56)【参考文献】
【文献】 特開2010−220389(JP,A)
【文献】 特開2006−149068(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01M 10/42−10/48
H02H 7/00
7/10− 7/20
H02J 7/00− 7/12
7/34− 7/36
(57)【特許請求の範囲】
【請求項1】
充電回路の出力端子からグラウンドまで直列接続され、前記充電回路が出力する充電電圧により充電される2以上のセルを備え、各セルの前記出力端子側の一端電圧とグラウンド側の他端電圧との電位差をそれぞれ均等化するバランス回路において、
隣り合う2つのセルの接続部の電圧が、前記接続部に対して前記出力端子側のセルの両端が短絡していないときの前記出力端子側のセルの前記一端電圧と前記他端電圧との間の中間電圧よりも高くなったときに前記各セルの電荷を放電し、前記接続部に対してグラウンド側のセルの両端が短絡していないときの前記グラウンド側のセルの前記一端電圧と前記他端電圧との間の中間電圧よりも低くなったときに前記各セルの電荷を放電する保護回路を備え
前記保護回路は、前記接続部の電圧が前記出力端子側のセルの中間電圧より高くなったときに、前記接続部が前記出力端子側のセルの中間電圧よりも高い電圧に短絡したことを示す検出信号を出力し、前記接続部の電圧が前記グラウンド側のセルの中間電圧より低くなったときに、前記接続部が前記グラウンド側のセルの中間電圧よりも低い電圧に短絡したことを示す検出信号を出力する短絡検出回路と、
前記検出信号に応じて前記各セルの電荷を放電する電荷放電回路とを備えたことを特徴とするバランス回路。
【請求項2】
前記検出信号に応じて前記充電回路を停止することを特徴とする請求項に記載のバランス回路。
【請求項3】
前記充電電圧を分割した電圧を前記各セル間のそれぞれの前記接続部に与えるバランスアンプをさらに備え、
前記検出信号に応じて前記検出信号を検出したバランスアンプを停止することを特徴とする請求項又はに記載のバランス回路。
【請求項4】
前記検出信号に応じて前記充電回路の電流供給能力を下げることを特徴とする請求項に記載のバランス回路。
【請求項5】
前記充電電圧を分割した電圧を前記各セル間のそれぞれの前記接続部に与えるバランスアンプをさらに備え、
前記検出信号に応じて前記検出信号を検出した前記バランスアンプの電流供給能力を下げることを特徴とする請求項又はに記載のバランス回路。
【請求項6】
前記中間電圧を生成する電圧生成回路をさらに備えたことを特徴とする請求項1乃至のいずれか1項に記載のバランス回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、バランス回路に関し、より詳細には、保護回路を備え、電気二重層コンデンサの一部のセルの両端が短絡されても各セルの破壊を防止することができるバランス回路に関する。
【背景技術】
【0002】
近年、ディスプレイやデジタルカメラ機能付携帯電話のフラッシュ装置等を小型化、薄型化するために、LED(発光ダイオード)を用いることが考えられている。
【0003】
このとき、LEDを高輝度で発光させるには、小型で大容量のコンデンサが必要となるが、このLEDに高い電圧を印加して点灯させるLED点灯装置では、LEDに電荷を供給する素子としてEDLC(電気二重層コンデンサ)を用いることが特許文献1に記載されている。
【0004】
ところで、EDLCは、大容量で電荷を多量に蓄えることができるが耐電圧が低いため、高耐電圧のコンデンサとして利用するためには、複数個のEDLCのセルを直列接続して使用する必要がある。また、直列接続された各セルは、その容量にバラツキがあるため、各セルのそれぞれに抵抗又はダイオードを並列に接続して各セルの両端電圧を均等化するバランス回路が用いられている。
【0005】
図6に、従来のバランス回路70の回路図を示す。従来のバランス回路70は、充電回路2と直列接続したEDLC3と、充電回路2が出力する出力電圧VOUTを分圧する抵抗15a、15bを有する抵抗分割回路6と、その分圧した電圧を直列接続されたEDLC3のセルAとセルBとの接続部19に出力するボルテージフォロワであるバランスアンプ(Balancing Amp)7とを備えている。
【0006】
この従来のバランス回路70の動作について説明する。まず、充電回路2が入力電圧Vinから安定した出力電圧VOUTをVOUT端子11に直列接続されたEDLC3のセルA及びセルBに出力する。そして、バランス回路70は出力電圧VOUTを抵抗分割回路6により分圧し、その分圧電圧をバランスアンプ7でバッファリングして、バランスアンプ7とBAL端子17で接続されたセルA及びセルBの接続部19を充電電圧であるVOUTの(接続部よりグラウンド側のセルの個数)/(セルの個数)の電圧に調整する。例えば、セルA及びセルBの接続部19は、1/2の電圧に調整する。
【0007】
この従来のバランス回路では、回路全体に流れる漏れ電流が大であると共に、抵抗等での発熱が大きく、電力を無駄に消費しているという問題点があった。この問題を解決する技術として特許文献2に記載されているものが提案されている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2009−295769号公報
【特許文献2】実開平5−23527号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、従来のバランス回路には、EDLCのセルの両端(VOUT端子とBAL端子との間又はBAL端子とGND端子との間)が短絡したときに、セルに耐電圧以上の電圧がかかり、破壊される事があるという問題があった。
【0010】
図7は、従来のバランス回路70において、EDLC3のセルAの両端が短絡したときにセルBが破壊される例を説明するための図である。これは、EDLC3のセルAの両端であるVOUT端子11とBAL端子17との間が短絡された場合の例である。この場合、充電回路2により、セルBだけに電荷が充電されて行くため、セルBの両端電圧がセルBの耐電圧以上の電圧になるとセルBが破壊される。
【0011】
図8は、従来のバランス回路70において、EDLC3のセルBの両端が短絡したときにセルAが破壊される例を説明するための図である。これは、EDLC3のセルBの両端であるBAL端子17とGND端子13との間が短絡された場合の例である。この場合、充電回路2により、セルAだけに電荷が充電されていくため、セルAの両端電圧がセルAの耐電圧以上の電圧になるとセルAが破壊される。
【0012】
このように、セルの両端が短絡され、セルの両端電圧がセルの耐電圧を超えるとセルが破壊される場合がある。本発明は、上記した点に鑑みて行われたものであり、一部のセルの両端が短絡されても各セルの破壊を防止することができるバランス回路を提供することを目的とする。
【課題を解決するための手段】
【0013】
本発明は、このような目的を達成するために、請求項1に記載の発明は、充電回路の出力端子からグラウンドまで直列接続され、充電回路が出力する充電電圧により充電される2以上のセルを備え、各セルの出力端子側の一端電圧とグラウンド側の他端電圧との電位差をそれぞれ均等化するバランス回路において、隣り合う2つのセルの接続部の電圧が、接続部に対して出力端子側のセルの両端が短絡していないときの出力端子側のセルの一端電圧と他端電圧との間の中間電圧よりも高くなったときに各セルの電荷を放電し、接続部に対してグラウンド側のセルの両端が短絡していないときのグラウンド側のセルの一端電圧と他端電圧との間の中間電圧よりも低くなったときに各セルの電荷を放電する保護回路を備え、保護回路は、接続部の電圧が出力端子側のセルの中間電圧より高くなったときに、接続部が出力端子側のセルの中間電圧よりも高い電圧に短絡したことを示す検出信号を出力し、接続部の電圧がグラウンド側のセルの中間電圧より低くなったときに、接続部がグラウンド側のセルの中間電圧よりも低い電圧に短絡したことを示す検出信号を出力する短絡検出回路と、検出信号に応じて各セルの電荷を放電する電荷放電回路とを備えたことを特徴とする。
【0014】
この構成によれば、バランス回路内の一部のセルの両端が短絡しているときに、短絡していないセルのみに充電されてしまう電荷を放電することができるので、短絡していないセルの両端電圧がセルの耐電圧以上の電圧となって、短絡していないセルが破壊されるのを防止することが可能となる。また、バランス回路内の一部のセルの両端が短絡しても、その短絡したことを示す検出信号に応じて各セルに充電される電荷を放電することにより、短絡していないセルの両端電圧がセルの耐電圧を超えないようにすることができるため、短絡していないセルの破壊を防止することが可能となる。
【0016】
請求項に記載の発明は、請求項に記載のバランス回路であって、検出信号に応じて充電回路を停止することを特徴とする。また、請求項に記載の発明は、請求項又はに記載のバランス回路であって、充電電圧を分割した電圧を各セル間のそれぞれの接続部に与えるバランスアンプをさらに備え、検出信号に応じて検出信号を検出したバランスアンプを停止することを特徴とする。この構成によれば、短絡していないセルの破壊を防止することに加えて、充電回路の消費電力を低くすること、及び電荷放電回路の放電能力を小さくすることができるので、電荷放電回路の面積規模を小さくすることが可能となる。さらに、バランスアンプを停止させることで、バランスアンプの消費電力も低くすることが可能となる。
【0017】
請求項に記載の発明は、請求項に記載のバランス回路であって、検出信号に応じて充電回路の電流供給能力を下げることを特徴とする。また、請求項に記載の発明は、請求項又はに記載のバランス回路であって、充電電圧を分割した電圧を各セル間のそれぞれの接続部に与えるバランスアンプをさらに備え、検出信号に応じて検出信号を検出したバランスアンプの電流供給能力を下げることを特徴とする。この構成によれば、短絡した状態から短絡していない状態に復帰したときに、充電回路やバランスアンプを停止していないので、ある程度電流を各セルに供給できる状態になっている。そのため、充電回路やバランスアンプを停止するときよりも早くバランス動作を再開して行うことが可能となる。
【0018】
請求項に記載の発明は、請求項1乃至のいずれか1項に記載のバランス回路であって、中間電圧を生成する電圧生成回路をさらに備えたことを特徴とする。
【発明の効果】
【0019】
以上説明したように、本発明によれば、バランス回路は、一部のセルの両端が短絡されても各セルの破壊を防止することが可能となる。
【図面の簡単な説明】
【0020】
図1】本発明の実施形態1のバランス回路の回路図である。
図2】本発明の実施形態1の動作を説明するための回路図である。
図3】本発明の実施形態1の他の動作を説明するための回路図である。
図4】本発明の実施形態2のバランス回路の回路図である。
図5】本発明の実施形態3のバランス回路の回路図である。
図6】従来のバランス回路の回路図である。
図7】従来のバランス回路におけるセルの破壊の例を示す回路図である。
図8】従来のバランス回路におけるセルの破壊の他の例を示す回路図である。
【発明を実施するための形態】
【0021】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。本発明のバランス回路は、ディスプレイのバックライトや乗用車のテールランプ等に利用されているLED点灯装置等に用いることができる。
【0022】
(実施形態1)
図1は、本発明の実施形態1のバランス回路1の回路図である。図1において、バランス回路1は、入力電圧Vinから安定した出力電圧VOUTを出力する充電回路2と、充電回路2と直列接続されて出力電圧VOUTを入力するEDLC3と、EDLC3が有する2つの直列接続されたセルA及びセルBの各セルの両端電圧の中間電圧を生成する抵抗分割回路で構成された電圧生成回路REF5と、抵抗分割回路で分圧された分圧電圧によりEDLC3の電圧を調整するバランスアンプ7と、セルA及びセルBが短絡したときに、短絡したことを検出してセルA及びセルBの電荷をグラウンドへ放電する保護回路9とを備えている。
【0023】
EDLC3のセルAは、一端が充電回路2とVOUT端子11で接続され、他端がセルBの一端と直列に接続されている。セルBの他端は、GND端子13でグラウンドに接続されている。電圧生成回路REF5は、4つの抵抗15a、15b、15c、及び15dが直列に接続された抵抗分割回路で構成され、一端が充電回路2に接続されて、他端がグラウンドに接続されている。バランスアンプ7は、分圧電圧を入力する+入力端子が電圧生成回路REF5と接続され、分圧電圧を出力するBAL端子17が−入力端子、並びにセルA及びセルBの接続部19と接続されている。
【0024】
保護回路9は、BAL端子17の電圧がセルAの中間電圧より高くなったときに、セルAが短絡したことを示す検出信号と、BAL端子17の電圧がセルBの中間電圧より低くなったときに、セルBが短絡したことを示す検出信号を出力する短絡検出回路DET21と、これら検出信号によりセルA及びセルBの電荷をグラウンドに放電する電荷放電回路DCG23を備えている。
【0025】
短絡検出回路DET21は、バランスアンプ7が出力するBAL端子17の電圧と電圧生成回路REF5から出力される電圧とを比較して、BAL端子17の電圧変動を検出して検出信号を出力するコンパレータA25及びコンパレータB27により構成される。コンパレータA25及びコンパレータB27の出力端子は、OR回路29の入力側に接続されている。コンパレータA25の+入力端子及びコンパレータB27の−入力端子は、それぞれBAL端子17に接続され、コンパレータA25の−入力端子及びコンパレータB27の+入力端子は、それぞれ電圧生成回路REF5に接続されている。
【0026】
電荷放電回路DCG23は、検出信号が入力されるとセルA及びセルBの電荷をグラウンドに放電する放電用トランジスタ31及び放電用トランジスタ33を備えている。放電用トランジスタ31は、VOUT端子11とグラウンドとの間に設けられ、放電用トランジスタ33は、BAL端子17とグラウンドとの間に設けられている。また、放電用トランジスタ31及び放電用トランジスタ33のゲート端子は、それぞれOR回路29の出力側と接続されている。
【0027】
保護回路9は、セルA及びセルBの接続部19と接続するBAL端子17の電圧が、セルAが短絡していないときのVOUT端子11側の電圧とGND端子13側の電圧との間の中間電圧より高くなったときに、セルA及びセルBの電荷をグラウンドへ放電するものである。また、保護回路9は、BAL端子17の電圧が、セルBが短絡していないときのVOUT端子11側の電圧とGND端子13側の電圧との間の中間電圧より低くなったときに、セルA及びセルBの電荷をグラウンドへ放電するものである。以下、この動作を図2及び図3を用いて説明する。
【0028】
図2は、本発明の実施形態1のバランス回路1の動作を説明するための図であり、セルAの両端が短絡した場合である。
【0029】
OUT端子11とBAL端子17とが短絡した状態でセルA及びセルBを充電すると、BAL端子17の電圧が、電圧生成回路REF5により生成されるコンパレータA25の−入力端子の電圧、つまり短絡していないときのセルAの中間電圧よりも高くなる。すると、コンパレータA25は、HI信号をOR回路29に出力する。そして、OR回路29はHI信号を放電用トランジスタ31のゲート端子に出力し、放電用トランジスタ31がオンする。放電用トランジスタ31がオンすると、放電用トランジスタ31は、充電回路2がセルA及びセルBに充電しようとする電荷をグラウンドに放電する。また、セルBに充電された電荷も放電する場合は、OR回路29はHI信号を放電用トランジスタ31、33のゲート端子に出力し、放電用トランジスタ31、33はオンする。放電用トランジスタ31、33がオンすると、放電用トランジスタ31、33は、充電回路2がセルA及びセルBに充電しようとする電荷とセルBの電荷をグラウンドに放電する。
【0030】
このようにして、セルAの両端が短絡しても、その短絡したことを示す検出信号に応じてセルA及びセルBに充電される電荷、又は、セルA及びセルBに充電される電荷とセルBの電荷をグラウンドに放電することにより、セルBの両端電圧がセルBの耐電圧を超えないようにすることができるため、セルBの破壊を防止することができる。
【0031】
図3は、本発明の実施形態1のバランス回路1の他の動作を説明するための図であり、セルBの両端が短絡した場合である。
【0032】
BAL端子17とGND端子13とが短絡した状態でセルA及びセルBを充電すると、BAL端子17の電圧が、電圧生成回路REF5により生成されるコンパレータB27の+入力端子の電圧、つまり短絡していないときのセルBの中間電圧よりも低くなる。すると、コンパレータB27は、HI信号をOR回路29に出力する。そして、OR回路29はHI信号をVOUT端子11側の放電用トランジスタ31のゲート端子に出力し、放電用トランジスタ31はオンする。放電用トランジスタ31がオンすると、放電用トランジスタ31は、充電回路2がセルA及びセルBに充電しようとする電荷をグラウンドに放電する。また、セルAに充電された電荷も放電する場合は、充電回路2がセルA及びセルBに充電しようとする電荷とセルAの電荷をグラウンドに放電する。
【0033】
このようにして、セルBの両端が短絡しても、その短絡したことを示す検出信号に応じてセルA及びセルBに充電される電荷、又は、セルA及びセルBに充電される電荷とセルAの電荷をグラウンドに放電することにより、セルAの両端電圧がセルAの耐電圧を超えないようにすることができるため、セルAの破壊を防止することができる。したがって、本発明の実施形態1のバランス回路1は、上述の構成及び動作により、一方のセルの両端が短絡しても他方のセルの破壊を防止することができる。
【0034】
(実施形態2)
図4は、本発明の実施形態2のバランス回路40の回路図であり、3つのセルが直列接続された場合のバランス回路である。
【0035】
実施形態1との違いは、EDLC3が3つの直列接続されたセルA、セルB、及びセルCを有する点、電圧生成回路REF5にバランスアンプ41が接続されてセルCにおけるVOUT端子11側の電圧とGND端子13側の電圧との間の中間電圧を生成している点、短絡検出回路DET21においてコンパレータC43及びコンパレータD45が追加された点、放電回路DCG23において放電用トランジスタ47が追加された点である。
【0036】
EDLC3のセルCは、一端がセルBと直列に接続され、他端がGND端子13でグラウンドに接続されている。電圧生成回路REF5は、6つの抵抗15が直列に接続された抵抗分割回路で構成され、一端が充電回路2に接続されて、他端がグラウンドに接続されている。バランスアンプ41は、分圧電圧を入力する+入力端子が電圧生成回路REF5と接続され、分圧電圧を出力するBAL端子49が−入力端子、並びにセルB及びセルCの接続部51と接続されている。
【0037】
コンパレータC43及びコンパレータD45の出力端子は、OR回路29の入力側に接続されている。コンパレータC43の+入力端子及びコンパレータD45の−入力端子は、それぞれBAL端子49に接続され、コンパレータC43の−入力端子及びコンパレータD45の+入力端子は、それぞれ電圧生成回路REF5に接続されている。放電用トランジスタ47は、BAL端子49とグラウンドとの間に設けられ、OR回路29の出力側と接続されている。
【0038】
この構成により、BAL端子17とBAL端子49とが短絡したとき、コンパレータC43の+入力端子の電圧は、セルBの中間電圧よりも高くなる。すると、コンパレータC43は、BAL端子17とBAL端子49とが短絡したことを示すHI信号をOR回路29に出力する。また、BAL端子49とGND端子13とが短絡したとき、コンパレータD45の+入力端子の電圧は、セルCの中間電圧よりも高くなる。すると、コンパレータD45は、BAL端子49とGND端子13とが短絡したことを示すHI信号をOR回路29に出力する。そして、OR回路29を介して放電回路DCG23の放電用トランジスタ31、33、47に入力されるHI信号に応じて、セルA、セルB、及びセルCの電荷がグラウンドに放電される。
【0039】
このように、セルが一つ追加されるごとに、隣接した2つのセルのうちVOUT端子11側のセルとグラウンド側のセルとの接続部の電圧が、VOUT端子11側のセルの中間電圧よりも高いかどうかを検出するコンパレータと、グラウンド側のセルの中間電圧よりも低いかどうかを検出するコンパレータとが短絡検出回路DET21に追加され、放電用トランジスタが放電回路DCG23に追加される。これにより、EDLC3のセルの数が3以上であっても、コンパレータと放電用トランジスタを上記の通り追加することにより、実施形態1と同様に、一部のセルの両端が短絡してもその他のセルの破壊を防止することができる。
【0040】
(実施形態3)
図5は、本発明の実施形態3のバランス回路60の回路図である。実施形態3のバランス回路60は、実施形態1のバランス回路1において、放電用トランジスタ31、33と接続されているOR回路29の出力端子と、充電回路2及びバランスアンプ7とがそれぞれ接続されている。そして、OR回路29から出力される検出信号を充電回路2及びバランスアンプ7に入力し、検出信号に基づいて充電回路2とバランスアンプ7を停止させるものである。
【0041】
コンパレータA25又はコンパレータB27が出力したセルA又はセルBの短絡の検出信号であるHI信号を、OR回路29を介して放電用トランジスタ31、33のゲートに出力し、放電用トランジスタをオンさせる。それととともに、HI信号を出力端子を介して充電回路2又はバランスアンプ7に出力し、HI信号に応じて充電回路2又はバランスアンプ7を停止(Disable)させる。充電回路2を停止させることにより、セルA又はセルBの破壊を防止することに加えて、充電回路2の消費電力を低くすること、及び放電用トランジスタ31、33の放電能力を小さくすることができるので、電荷放電回路DCG23の面積規模を小さくすることができる。さらに、バランスアンプ7を停止させることで、バランス回路60全体の消費電力をより低くすることができる。
【0042】
本実施形態では、検出信号により充電回路2又はバランスアンプ7を停止させる構成としたが、検出信号により充電回路2の電流供給能力とバランスアンプ7の電流供給能力とを下げるようにしてもよい。この場合、短絡した状態から短絡していない状態に復帰したときに、ある程度電流をセルA及びセルBに供給できる状態になっているため、より早くバランス動作を行えるようになる。
【0043】
ここで、電圧生成回路REF5は、抵抗分割回路に限らずレギュレータ回路等で構成してもよい。また、電荷放電回路DCGは、コンパレータA25及びコンパレータB27の出力信号をOR回路29により論理和をとってもよいし、コンパレータA25及びコンパレータB27の出力側にそれぞれ放電用トランジスタ31、33を接続してもよい。さらに、OR回路29と放電用トランジスタ31、33との間にラッチを設けてもよい。ラッチを設けると、セルの短絡が検出された以降は、各セルの両端をグラウンドに保持して、各セルの両端に電圧が掛からない状態にすることができるため、各セルの劣化をより防ぐことができる。なお、本願発明の実施形態は、上述の実施形態に限られない。
【0044】
また、充電回路2の出力端子からグラウンドまで順に直列接続され、充電回路が出力する充電電圧により充電される第1乃至第N(Nは2以上の整数)のセルの出力端子側の一端電圧とグラウンド側の他端電圧との電位差をそれぞれ均等化するバランス回路において、第k(1≦k≦N−1)のセルと第(k+1)のセルとが接続された第kの接続部の電圧が、第kのセルの両端が短絡していないときの第kのセルの一端電圧と他端電圧との間の第kの中間電圧よりも高くなったときに第1乃至第Nのセルの電荷を放電し、第(k+1)のセルの両端が短絡していないときの第(k+1)のセルの一端電圧と他端電圧との間の第(k+1)の中間電圧よりも低くなったときに第1乃至第Nのセルの電荷を放電する保護回路を備えたことを特徴とすることができる。
【0045】
上記のバランス回路において、保護回路は、第kの接続部の電圧が第kの中間電圧より高くなったときに、第kの接続部が第kの中間電圧よりも高い電圧に短絡したことを示す第(2×k−1)の検出信号を出力し、第kの接続部の電圧が第(k+1)の中間電圧より低くなったときに、第kの接続部が第(k+1)の中間電圧よりも低い電圧に短絡したことを示す第(2×k)の検出信号を出力する短絡検出回路と、第1乃至(2×N−2)の検出信号に応じて第1乃至第Nのセルの電荷を放電する電荷放電回路とを備えたことを特徴とすることができる。
【0046】
上記のバランス回路において、第1乃至(2×N−2)の検出信号に応じて充電回路を停止することを特徴とすることができる。また、上記のバランス回路において、充電電圧を(N−k)/N分割した電圧を第kの接続部に与える第kのバランスアンプをさらに備え、第1乃至第(2×N−2)の検出信号に応じて第1乃至第(N−1)のバランスアンプを停止することを特徴とすることができる。
【0047】
上記のバランス回路において、第1乃至第(2×N−2)の検出信号に応じて充電回路の電流供給能力を下げることを特徴とすることができる。また、上記のバランス回路において、充電電圧を(N−k)/N分割した電圧を第kの接続部に与える第kのバランスアンプをさらに備え、第1乃至第(2×N−2)の検出信号に応じて第1乃至第(N−1)のバランスアンプの電流供給能力を下げることを特徴とすることができる。さらに、
【0048】
上記のバランス回路において、第1乃至第Nの中間電圧を生成する電圧生成回路をさらに備えたことを特徴とすることができる。
【符号の説明】
【0049】
1 バランス回路
2 充電回路
3 EDLC
5 電圧生成回路REF
6 抵抗分割回路
7 バランスアンプ
9 保護回路
11 VOUT端子
13 GND端子
15a〜15f 抵抗
17 BAL端子
19 接続部
21 短絡検出回路DET
23 電荷放電回路DCG
25 コンパレータA
27 コンパレータB
29 OR回路
31、33 放電用トランジスタ
40 バランス回路
41 バランスアンプ
43 コンパレータC
45 コンパレータD
47 放電用トランジスタ
49 BAL端子
51 接続部
60、70 バランス回路
図1
図2
図3
図4
図5
図6
図7
図8