特許 5827759 増幅回路及び増幅回路ＩＣチップ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5827759

(24)【登録日】2015年10月23日

(45)【発行日】2015年12月2日

(54)【発明の名称】増幅回路及び増幅回路ＩＣチップ

(51)【国際特許分類】

   H03F 3/45 20060101AFI20151112BHJP

   G01P 15/12 20060101ALI20151112BHJP

【ＦＩ】

   H03F3/45 Z

   G01P15/12 V

【請求項の数】20

【全頁数】22

(21)【出願番号】特願2014-554645(P2014-554645)

(86)(22)【出願日】2014年6月17日

(86)【国際出願番号】JP2014003258

(87)【国際公開番号】WO2014203525

(87)【国際公開日】20141224

【審査請求日】2014年11月7日

(31)【優先権主張番号】特願2013-128654(P2013-128654)

(32)【優先日】2013年6月19日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】303046277

【氏名又は名称】旭化成エレクトロニクス株式会社

(74)【代理人】

【識別番号】100066980

【弁理士】

【氏名又は名称】森 哲也

(74)【代理人】

【識別番号】100103850

【弁理士】

【氏名又は名称】田中 秀▲てつ▼

(72)【発明者】

【氏名】小川 智彦

(72)【発明者】

【氏名】小泉 佳彦

【審査官】 白井 亮

(56)【参考文献】

【文献】 特開平０５−２０７２２３（ＪＰ，Ａ）

【文献】 特開２０１１−０８９９４３（ＪＰ，Ａ）

【文献】 特開２０１０−２４３２３５（ＪＰ，Ａ）

【文献】 特開平１１−２８４４４９（ＪＰ，Ａ）

【文献】 特開平１１−２７１８３０（ＪＰ，Ａ）

【文献】 特開２０１３−１０５４００（ＪＰ，Ａ）

【文献】 実開平０５−０８５０６０（ＪＰ，Ｕ）

【文献】 国際公開第２００９／０１６９９４（ＷＯ，Ａ１）

【文献】 特開２００７−１４７５７５（ＪＰ，Ａ）

【文献】 特開２００５−１５６２５１（ＪＰ，Ａ）

【文献】 実開昭５８−０６９２４６（ＪＰ，Ｕ）

【文献】 特開平０５−０４５３７３（ＪＰ，Ａ）

【文献】 特開２０００−０７４７３３（ＪＰ，Ａ）

【文献】 特開平０４−２６５８３１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｆ ３／４５

Ｇ０１Ｐ １５／１２

(57)【特許請求の範囲】

【請求項1】

第１の可変抵抗型センサの一端に接続される第１のバイアス部と、
前記第１の可変抵抗型センサの他端と第２の可変抵抗型センサの他端とが接続され、前記第２の可変抵抗型センサの一端に接続される第２のバイアス部と、
前記第１の可変抵抗型センサの一端及び前記第２の可変抵抗型センサの一端からの出力電流をそれぞれ電圧へ変換して出力するＩ−Ｖ変換回路と、
を備え、
前記Ｉ−Ｖ変換回路は、全差動演算増幅器と、前記全差動演算増幅器の差動出力から差動入力へフィードバックするフィードバック抵抗とを有する増幅回路。

【請求項2】

第１の可変抵抗型センサの一端に接続される第１のバイアス部と、
前記第１の可変抵抗型センサの他端と第２の可変抵抗型センサの他端とが接続され、前記第２の可変抵抗型センサの一端に接続される第２のバイアス部と、
前記第１の可変抵抗型センサの一端及び前記第２の可変抵抗型センサの一端からの出力電流をそれぞれ電圧へ変換して出力するＩ−Ｖ変換回路と、
前記第１の可変抵抗型センサの一端のノードの電圧と前記第２の可変抵抗型センサの一端のノードの電圧の平均値が所定の基準電圧となるように、前記第１の可変抵抗型センサの他端と前記第２の可変抵抗型センサの他端との接続点の電圧を制御する電圧制御回路と、
を備えている増幅回路。

【請求項3】

前記電圧制御回路は、前記第１の可変抵抗型センサの他端と前記第２の可変抵抗型センサの他端との接続点に接続される電流源と、前記電流源の電流を制御する電流制御回路と、を有する請求項２に記載の増幅回路。

【請求項4】

前記電圧制御回路は、前記第１の可変抵抗型センサの他端と前記第２の可変抵抗型センサの他端との接続点にドレインが接続される第１のトランジスタと、前記第１のトランジスタのゲート電圧を制御するゲート電圧制御回路と、を有する請求項２又は３に記載の増幅回路。

【請求項5】

前記Ｉ−Ｖ変換回路は、全差動演算増幅器と、前記全差動演算増幅器の差動出力から差動入力へフィードバックするフィードバック抵抗とを有し、
前記全差動演算増幅器のコモン電圧が、前記所定の基準電圧と同じ電圧である請求項２〜４のいずれか一項に記載の増幅回路。

【請求項6】

前記第１のバイアス部が、第１のバイアス抵抗であり、
前記第２のバイアス部が、第２のバイアス抵抗である請求項１〜５のいずれか一項に記載の増幅回路。

【請求項7】

前記第１のバイアス抵抗の一端が前記第１の可変抵抗型センサの一端に接続され、
前記第２のバイアス抵抗の一端が前記第２の可変抵抗型センサの一端に接続され、
前記第１のバイアス抵抗の他端と前記第２のバイアス抵抗の他端とが接続され、
前記第１のバイアス抵抗の他端と前記第２のバイアス抵抗の他端との接続点に第１の電圧が供給される請求項６に記載の増幅回路。

【請求項8】

前記第１のバイアス部が第１の電流源であり、前記第２のバイアス部が第２の電流源であり、
前記第１の電流源及び前記第２の電流源は、参照抵抗の抵抗値に反比例した電流を、前記第１の可変抵抗型センサ及び前記第２の可変抵抗型センサへそれぞれ供給する請求項１又は２に記載の増幅回路。

【請求項9】

前記第１の可変抵抗型センサと前記第２の可変抵抗型センサの出力電流は、互いに逆の方向に変化する請求項１〜８のいずれか一項に記載の増幅回路。

【請求項10】

前記第１の可変抵抗型センサと前記第２の可変抵抗型センサは、ピエゾ抵抗である請求項１〜９のいずれか一項に記載の増幅回路。

【請求項11】

請求項１〜１０のいずれか一項に記載の増幅回路と、角速度に応じて抵抗値が変化する前記第１の可変抵抗型センサ及び前記第２の可変抵抗型センサと、を備えた角速度検出回路。

【請求項12】

請求項１〜１０のいずれか一項に記載の増幅回路と、加速度に応じて抵抗値が変化する前記第１の可変抵抗型センサ及び前記第２の可変抵抗型センサと、を備えた加速度検出回路。

【請求項13】

第１の可変抵抗型センサの一端からの出力電流が入力される第１ＰＡＤと、
第２の可変抵抗型センサの一端からの出力電流が入力される第２ＰＡＤと、
前記前記第１の可変抵抗型センサの他端と前記第２の可変抵抗型センサの他端とが接続された接続点に所定の電圧を供給する第３ＰＡＤと、
前記第１ＰＡＤに接続される第１のバイアス抵抗素子と、
前記第２ＰＡＤに接続される第２のバイアス抵抗素子と、
前記第１ＰＡＤ及び前記第２ＰＡＤからの出力電流をそれぞれ電圧へ変換するＩ−Ｖ変換回路と、
を備え、
前記Ｉ−Ｖ変換回路は、全差動演算増幅器と、前記全差動演算増幅器の差動出力から差動入力へフィードバックするフィードバック抵抗とを有するセンサＩＣチップ。

【請求項14】

第１の可変抵抗型センサの一端からの出力電流が入力される第１ＰＡＤと、
第２の可変抵抗型センサの一端からの出力電流が入力される第２ＰＡＤと、
前記前記第１の可変抵抗型センサの他端と前記第２の可変抵抗型センサの他端とが接続された接続点に所定の電圧を供給する第３ＰＡＤと、
前記第１ＰＡＤに接続される第１のバイアス抵抗素子と、
前記第２ＰＡＤに接続される第２のバイアス抵抗素子と、
前記第１ＰＡＤ及び前記第２ＰＡＤからの出力電流をそれぞれ電圧へ変換するＩ−Ｖ変換回路と、
前記第１ＰＡＤの電圧と前記第２ＰＡＤの電圧に基づいて、第１ＰＡＤの電圧と第２ＰＡＤの電圧の平均値が所定の基準電圧となるように、前記第３ＰＡＤの電圧を制御する電圧制御回路と、
を備えるセンサＩＣチップ。

【請求項15】

前記第３ＰＡＤにドレインが接続される第１のトランジスタを備え、
前記電圧制御回路は、前記第１ＰＡＤの電圧と前記第２ＰＡＤの電圧に基づいて、前記第１のトランジスタのゲート電圧を制御する請求項１４に記載のセンサＩＣチップ。

【請求項16】

前記Ｉ−Ｖ変換回路は、Ｉ−Ｖ変換用抵抗素子を有し、
前記第１のバイアス抵抗素子と、前記第２のバイアス抵抗素子と、前記Ｉ−Ｖ変換用抵抗素子が、半導体基板上に近接して配置される請求項１４に記載のセンサＩＣチップ。

【請求項17】

前記第１の可変抵抗型センサと前記第２の可変抵抗型センサの出力電流は、互いに逆の方向に変化する請求項１３〜１６のいずれか一項に記載のセンサＩＣチップ。

【請求項18】

前記第１の可変抵抗型センサと前記第２の可変抵抗型センサは、ピエゾ抵抗である請求項１３〜１７のいずれか一項に記載のセンサＩＣチップ。

【請求項19】

請求項１３〜１８のいずれか一項に記載のセンサＩＣチップと、角速度に応じて抵抗値が変化する前記第１の可変抵抗型センサ及び前記第２の可変抵抗型センサと、を備えた角速度検出装置。

【請求項20】

請求項１３〜１８のいずれか一項に記載のセンサＩＣチップと、加速度に応じて抵抗値が変化する前記第１の可変抵抗型センサ及び前記第２の可変抵抗型センサと、を備えた加速度検出装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、増幅回路及び増幅回路ＩＣチップに関し、より詳細には、所定の物理量を抵抗値に変換する可変抵抗を用い、この可変抵抗の抵抗値を電圧値に変換して増幅する増幅回路及び増幅回路ＩＣチップに関する。

【背景技術】

【0002】

従来から、オフセット調整機能付きのインスツルメンテーションアンプを有する出力増幅回路や加速度センサから出力される微小な差動出力電圧を、インスツルメンテーションアンプを有する出力増幅回路により増幅するセンサ装置は知られている。
また、例えば、特許文献１には、加速度センサなどから出力される微小な偏差電圧を増幅するインスツルメンテーション増幅器（ｉｎｓｔｒｕｍｅｎｔａｔｉｏｎ ａｍｐｌｉｆｉｅｒ；計装用増幅器）及びオフセット電圧調整回路を有する出力増幅回路を用いたセンサ装置が開示されている。

【0003】

図１は、特許文献１に記載されている従来の出力増幅回路及びそれを用いたセンサ装置を説明するための回路構成図である。この出力増幅回路は、ピエゾ抵抗などの所定の物理量を抵抗値に変換する可変抵抗を用いたセンサ技術で、可変抵抗の抵抗変化をホイートストンブリッジ回路２０により電圧信号に変換し、インスツルメンテーション増幅器５０により信号の増幅を行っている。
つまり、加速度センサ１０は、基準電圧ＶＲＥＦを入力する基準電圧入力端子１１とグランドとの間に接続されたホイートストンブリッジ回路２０により構成され、このホイートストンブリッジ回路２０は、４つのピエゾ抵抗素子２１乃至２４により構成され、これらの抵抗変化をブリッジ出力電圧の変化として検出し、差動出力電圧ＶＩＰ，ＶＩＮを出力増幅回路３０へ出力する。

【0004】

また、出力増幅回路３０は、オフセット電圧調整回路４０と、オペアンプ５１乃至５３などで構成されたインスツルメンテーションアンプ５０とを有しており、差動出力電圧ＶＩＰを入力する第１の入力端子３１、差動出力電圧ＶＩＮを入力する第２の入力端子３２、オフセット電圧ＶＯＦＦＩＮを入力する第１の電圧入力端子３３、基準電圧ＶＲＥＦの１／２電圧レベルであるインスツルメンテーションアンプ出力の基準電圧ＶＣＯＭを入力する第２の電圧入力端子３４、基準電圧ＶＣＯＭを入力する基準電圧入力端子３５及び増幅回路出力電圧ＶＯＵＴを出力する出力端子３６と、出力側が入力端子３３に接続されたオフセット電圧調整回路４０と、入力側が入力端子３１乃至３４に接続されたインスツルメンテーションアンプ５０とを有している。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００６−１７４１２２号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、増幅された最終的なセンサ全体の出力信号のＳＮ比に効いてくるノイズ成分として、加速度センサ１０だけでなく、この加速度センサ１０に接続される第１の増幅器５１と第２の増幅器５２の入力部分のトランジスタが発生するノイズがある。インスツルメンテーションアンプ５０は、センサに２個の増幅器が接続されているため、ノイズに効いてくる入力部分のトランジスタは２対である。そのため、従来の構成ではノイズが大きい。または、ノイズとトレードオフの関係にある回路面積や消費電流が大きい。
このように、上述した特許文献１のものは、可変抵抗の抵抗変化を電圧信号に変換し、信号の増幅を行う信号処理において、簡単な回路構成で、かつ、低ノイズを実現することが困難であった。
本発明は、このような問題を鑑みてなされたもので、その目的とするところは、ノイズ成分を低減して、かつ、簡素な回路構成の増幅回路及び増幅回路ＩＣチップを提供することにある。

【課題を解決するための手段】

【0007】

本発明は、このような目的を達成するためになされたもので、以下の事項を特徴とする。
（１）第１の可変抵抗型センサ（７１）の一端に接続される第１のバイアス部（８１）と、前記第１の可変抵抗型センサの他端と第２の可変抵抗型センサの他端とが接続され、前記第２の可変抵抗型センサ（７２）の一端に接続される第２のバイアス部（８２）と、前記第１の可変抵抗型センサの一端及び前記第２の可変抵抗型センサの一端からの出力電流をそれぞれ電圧へ変換して出力するＩ−Ｖ変換回路（９０）と、を備え、前記Ｉ−Ｖ変換回路（９０）は、全差動演算増幅器（１０１）と、前記全差動演算増幅器の差動出力から差動入力へフィードバックするフィードバック抵抗（９１，９２）とを有する増幅回路である。

【0008】

（２）第１の可変抵抗型センサの一端に接続される第１のバイアス部と、前記第１の可変抵抗型センサの他端と第２の可変抵抗型センサの他端とが接続され、前記第２の可変抵抗型センサの一端に接続される第２のバイアス部と、前記第１の可変抵抗型センサの一端及び前記第２の可変抵抗型センサの一端からの出力電流をそれぞれ電圧へ変換して出力するＩ−Ｖ変換回路と、前記第１の可変抵抗型センサの一端のノードの電圧と前記第２の可変抵抗型センサの一端のノードの電圧の平均値が所定の基準電圧となるように、前記第１の可変抵抗型センサの他端と前記第２の可変抵抗型センサの他端との接続点の電圧を制御する電圧制御回路（１２０）と、を備えていることを特徴とする。

【0009】

（３）前記電圧制御回路（１２０）は、前記第１の可変抵抗型センサの他端と前記第２の可変抵抗型センサの他端との接続点に接続される電流源（１２４）と、前記電流源の電流の電流を制御する電流制御回路と、を有することを特徴とする。
（４）前記電圧制御回路（１２０）は、前記第１の可変抵抗型センサの他端と前記第２の可変抵抗型センサの他端との接続点にドレインが接続される第１のトランジスタ（１２４）と、前記第１のトランジスタのゲート電圧を制御するゲート電圧制御回路と、を有することを特徴とする。
（５）前記Ｉ−Ｖ変換回路（９０）は、全差動演算増幅器と、前記全差動演算増幅器の差動出力から差動入力へフィードバックするフィードバック抵抗とを有し、前記全差動演算増幅器のコモン電圧が、前記所定の基準電圧と同じ電圧であることを特徴とする。

【0010】

（６）前記第１のバイアス部が、第１のバイアス抵抗（８１）であり、前記第２のバイアス部が、第２のバイアス抵抗（８２）であることを特徴とする。
（７）前記第１のバイアス抵抗の一端が前記第１の可変抵抗型センサの一端に接続され、前記第２のバイアス抵抗の一端が前記第２の可変抵抗型センサの一端に接続され、前記第１のバイアス抵抗の他端と前記第２のバイアス抵抗の他端とが接続され、前記第１のバイアス抵抗の他端と前記第２のバイアス抵抗の他端との接続点に第１の電圧が供給されることを特徴とする。

【0011】

（８）前記第１のバイアス部が第１の電流源であり、前記第２のバイアス部が第２の電流源であり、前記第１の電流源及び前記第２の電流源は、参照抵抗の抵抗値に反比例した電流を、前記第１の可変抵抗型センサ及び前記第２の可変抵抗型センサへそれぞれ供給することを特徴とする。
（９）前記第１の可変抵抗型センサと前記第２の可変抵抗型センサの出力電流は、互いに逆の方向に変化することを特徴とする。
（１０）前記第１の可変抵抗型センサと前記第２の可変抵抗型センサは、ピエゾ抵抗であることを特徴とする。

【0012】

（１１）（１）〜（１０）のいずれか一項に記載の増幅回路と、角速度に応じて抵抗値が変化する前記第１の可変抵抗型センサ及び前記第２の可変抵抗型センサと、を備えた角速度検出回路であることを特徴とする。
（１２）（１）〜（１０）のいずれか一項に記載の増幅回路と、加速度に応じて抵抗値が変化する前記第１の可変抵抗型センサ及び前記第２の可変抵抗型センサと、を備えた加速度検出回路であることを特徴とする。

【0013】

（１３）第１の可変抵抗型センサの一端からの出力電流が入力される第１ＰＡＤと、第２の可変抵抗型センサの一端からの出力電流が入力される第２ＰＡＤと、前記前記第１の可変抵抗型センサの他端と前記第２の可変抵抗型センサの他端とが接続された接続点に所定の電圧を供給する第３ＰＡＤと、前記第１ＰＡＤに接続される第１のバイアス抵抗素子と、前記第２ＰＡＤに接続される第２のバイアス抵抗素子と、前記第１ＰＡＤ及び前記第２ＰＡＤからの出力電流をそれぞれ電圧へ変換するＩ−Ｖ変換回路と、を備え、前記Ｉ−Ｖ変換回路は、全差動演算増幅器と、前記全差動演算増幅器の差動出力から差動入力へフィードバックするフィードバック抵抗とを有するセンサＩＣチップであることを特徴とする。
（１４）第１の可変抵抗型センサの一端からの出力電流が入力される第１ＰＡＤと、第２の可変抵抗型センサの一端からの出力電流が入力される第２ＰＡＤと、前記前記第１の可変抵抗型センサの他端と前記第２の可変抵抗型センサの他端とが接続された接続点に所定の電圧を供給する第３ＰＡＤと、前記第１ＰＡＤに接続される第１のバイアス抵抗素子と、前記第２ＰＡＤに接続される第２のバイアス抵抗素子と、前記第１ＰＡＤ及び前記第２ＰＡＤからの出力電流をそれぞれ電圧へ変換するＩ−Ｖ変換回路と、前記第１ＰＡＤの電圧と前記第２ＰＡＤの電圧に基づいて、第１ＰＡＤの電圧と第２ＰＡＤの電圧の平均値が所定の基準電圧となるように、前記第３ＰＡＤの電圧を制御する電圧制御回路を備えることを特徴とする。
（１５）前記第３ＰＡＤにドレインが接続される第１のトランジスタを備え、前記電圧制御回路は、前記第１ＰＡＤの電圧と前記第２ＰＡＤの電圧に基づいて、前記第１のトランジスタのゲート電圧を制御することを特徴とする。

【0014】

（１６）前記Ｉ−Ｖ変換回路は、Ｉ−Ｖ変換用抵抗素子を有し、前記第１のバイアス抵抗素子と、前記第２のバイアス抵抗素子と、前記Ｉ−Ｖ変換用抵抗素子が、半導体基板上に近接して配置されることを特徴とする。
（１７）前記第１の可変抵抗型センサと前記第２の可変抵抗型センサの出力電流は、互いに逆の方向に変化することを特徴とする。
（１８）前記第１の可変抵抗型センサと前記第２の可変抵抗型センサは、ピエゾ抵抗であることを特徴とする。

【0015】

（１９）（１３）〜（１８）のいずれか一項に記載のセンサＩＣチップと、角速度に応じて抵抗値が変化する前記第１の可変抵抗型センサ及び前記第２の可変抵抗型センサと、を備えた角速度検出装置であることを特徴とする。
（２０）（１３）〜（１８）のいずれか一項に記載のセンサＩＣチップと、加速度に応じて抵抗値が変化する前記第１の可変抵抗型センサ及び前記第２の可変抵抗型センサと、を備えた加速度検出装置であることを特徴とする。

【発明の効果】

【0016】

本発明によれば、可変抵抗の抵抗変化を電圧信号に変換し、信号の増幅を行う信号処理において、低ノイズで、かつ、簡単な回路構成としている。
それによって、ノイズ成分を下げることができ、全体として高ＳＮ比を達成できる。また、低ノイズかつ小面積かつ低消費電流となるセンサ回路も実現可能となる。

【図面の簡単な説明】

【0017】

【図1】図１は、特許文献１に記載されている従来の出力増幅回路及びそれを用いたセンサ装置を説明するための回路構成図である。

【図2】図２は、本発明に係る増幅回路の実施形態１を説明するための回路構成図である。

【図3】図３は、本発明に係る増幅回路の実施形態２を説明するための回路構成図である。

【図4】図４は、本発明に係る増幅回路の実施形態３を説明するための回路構成図である。

【図5】図５は、本発明に係る増幅回路の実施形態４を説明するための回路構成図である。

【図6】図６は、本発明に係る増幅回路の実施形態５を説明するための回路構成図である。

【図7】図７は、本発明に係る増幅回路の実施形態６を説明するための回路構成図である。

【図8】図８は、本発明に係る増幅回路の実施形態７を説明するための回路構成図である。

【発明を実施するための形態】

【0018】

以下、図面を参照して本発明の各実施形態について説明する。
＜実施形態１＞
図２は、本発明に係る増幅回路の実施形態１を説明するための回路構成図である。図中符号７０は変換部、７１，７２は可変抵抗型センサ、８０はバイアス部、８１，８２はバイアス抵抗、９０は演算増幅部、９１，９２はフィードバック抵抗、１００は増幅回路、１０１は第１の演算増幅器、１１１乃至１１５は端子を示している。
本発明の増幅回路１００は、所定の物理量を抵抗値に変換する変換部７０を備え、この変換部７０により変換された抵抗値を電圧値に変換して増幅するように構成されている増幅回路１００である。

【0019】

変換部７０は、第１の可変抵抗型センサ７１と、第２の可変抵抗型センサ７２からなっている。この可変抵抗型センサ７１，７２は、ピエゾ抵抗素子であることが好ましい。また、可変抵抗型センサ７１，７２は、他端同士が接続された共通接続点を有し、その共通接続点が所定の電位に設定されている。例えば、リファレンス電圧や電源電圧（ＶＤＤ）に設定される形態や、共通接続点が接地（ＶＧＮＤ）に接続される形態、電圧制御回路によって電圧が制御される形態等が挙げられる。後述する各実施形態（実施形態２〜７）においても同様である。
また、バイアス部８０は、変換部７０のバイアス電流を決定するもので、バイアス抵抗８１，８２、つまり、第１及び第２のバイアス素子８１，８２を備えている。

【0020】

また、演算増幅部９０は、バイアス部８０と変換部７０に基づく出力信号を入力信号とする。具体的には、変換部７０からの出力電流を電圧に変換して出力する。また、第１の演算増幅器１０１を備え、この第１の演算増幅器１０１の入出力端に接続されるフィードバック抵抗９１，９２を備えている。この第１の演算増幅器１０１は、コモンモードフィードバック回路を備えた全差動演算増幅器である。
つまり、本実施形態１の増幅回路１００は、可変抵抗型センサ７１，７２をＶＧＮＤ側に接続した増幅回路で、可変抵抗型センサ７１，７２のバイアス電流を決定する素子としてバイアス抵抗８１，８２を備えている。また、抵抗９１，９２は、信号の増幅度を決定するフィードバック抵抗であり、可変抵抗型センサ７１，７２の信号が小さいため、例えば、可変抵抗型センサ７１，７２の抵抗値の数１０倍の抵抗値に設定する。

【0021】

次に、本実施形態１の増幅回路の動作について説明する。
可変抵抗型センサ７１，７２の入力がないときの抵抗値をＲＳ、バイアス抵抗８１，８２の抵抗値をＲＢ、フィードバック抵抗９１，９２の抵抗値をＲＦと設定する。また、全差動演算増幅器のコモンモードフィードバック回路１０１により設定された出力端子１１５のコモン電圧値をＶＣＯＭとする。また、可変抵抗型センサ７１，７２にそれぞれ流れる電流値をＩＳとする。このときの電流値ＩＳの式（１）を以下に示す。

【0022】

【数1】

【0023】

ここでＲＦはＲＳの数１０倍の値に設定されており、ＲＦがＲＳ、ＲＢの数１０倍の抵抗値であるとすると式（１）は、下記の式（２）に近似できる。

【0024】

【数2】

【0025】

式（２）から、ＲＳがセンサにより決められた値であることより、端子１１３の電圧ＶＤＤと端子１１４の電圧ＶＧＮＤとバイアス抵抗８１，８２の抵抗値ＲＢにより、センサに流す電流値を設定できることが分かる。
また、可変抵抗型センサ７１に入力があるときその抵抗変化量が＋ΔＲ、可変抵抗型センサ７２に入力があるときその抵抗変化量が−ΔＲのとき、出力端子１１１と１１２の出力電圧をＶＯＵＴ＋，ＶＯＵＴ−とし、それらの差分の出力電圧をＶＯＵＴとすると、その関係は以下の式（３）になる。

【0026】

【数3】

【0027】

ここでＲＦはＲＳの数１０倍の値に設定されており、ΔＲが微小であるとすると、式（３）は下記の（４）に近似できる。

【0028】

【数4】

【0029】

式（４）より、増幅度は、フィードバック抵抗９１，９２の抵抗値ＲＦを可変抵抗型センサ７１，７２の抵抗値ＲＳの何倍にするかで決めることができる。
このように、本実施形態１の増幅回路１００によれば、可変抵抗型センサ７１，７２に入力があるときその抵抗変化量±ΔＲを簡単な回路構成を用いて増幅して電圧として出力することができる。

【0030】

以上のように、本実施形態１によれば、可変抵抗型センサの抵抗変化量を電圧信号に変換し、信号の増幅を行うのに簡単な回路構成で、かつ、ノイズ成分を下げることができる。それによって、全体として高ＳＮ比や低ノイズかつ小面積となる増幅回路が実現可能である。
具体的には、本実施形態１は、可変抵抗型センサの出力電流をＩ−Ｖ変換する形態であり、ノイズ成分への寄与が大きいセンサ信号の初段の入力部分のトランジスタが１対とすることが可能となる。従来の可変抵抗型センサの出力電圧を増幅するインスツルメンテーションアンプを使う形態では入力部分のトランジスタが２対である。そのため、従来の構成と比較して、本実施形態１ではノイズ成分を低減することができる。同時に、ノイズとトレードオフの関係にある回路面積や消費電流も小さくすることが可能である。

【0031】

＜実施形態２＞
図３は、本発明に係る増幅回路の実施形態２を説明するための回路構成図である。図中符号７３，７４は可変抵抗型センサ、８３，８４はバイアス抵抗を示している。その他、図２と同じ機能を有する構成要素には同一の符号を付してある。
本実施形態２の増幅回路１００は、可変抵抗型センサ７３，７４を端子１１３のＶＤＤ側に接続した増幅回路である。
バイアス部８０は、第１及び第２の可変抵抗型センサ７３，７４のバイアス電流を決定するバイアス抵抗８３，８４を備えている。なお、第１の演算増幅器１０１は、図２と同様にコモンモードフィードバック回路を備えた全差動演算増幅器である。
つまり、本実施形態２の増幅回路１００は、可変抵抗型センサ７３，７４を端子１１３のＶＤＤ側に接続した増幅回路で、可変抵抗型センサ７３，７４のバイアス電流を決定する素子として第１及び第２のバイアス素子８３，８４を備えている。また、抵抗９１，９２は、信号の増幅度を決定するフィードバック抵抗であり、可変抵抗型センサ７３，７４の信号が小さいため、例えば、可変抵抗型センサ７３，７４の抵抗値の数１０倍の抵抗値に設定する。

【0032】

次に、本実施形態２の増幅回路の動作について説明する。
可変抵抗型センサ７３，７４の入力がないときの抵抗値をＲＳ、バイアス抵抗８３，８４の抵抗値をＲＢ、フィードバック抵抗９１，９２の抵抗値をＲＦと設定する。また、全差動演算増幅器のコモンモードフィードバック回路１０１により設定された出力のコモン電圧値をＶＣＯＭとする。また、可変抵抗型センサ７３，７４にそれぞれ流れる電流値をＩＳとする。このときのＩＳの式（５）を以下に示す。

【0033】

【数5】

【0034】

ここでＲＦはＲＳの数１０倍の値に設定されており、ＲＦがＲＳ、ＲＢの数１０倍の抵抗値であるとすると式（５）は、下記の式（６）に近似できる。

【0035】

【数6】

【0036】

式（６）から、ＲＳがセンサにより決められた値であることより、端子１１３の電圧ＶＤＤと端子１１４の電圧ＶＧＮＤとバイアス抵抗８３，８４の抵抗値ＲＢにより、センサに流す電流値を設定できることが分かる。
また、可変抵抗型センサ７３に入力があるときその抵抗変化量が−ΔＲ、可変抵抗型センサ７４に入力があるときその抵抗変化量が＋ΔＲのとき、出力端子１１１と１１２の出力電圧をＶＯＵＴ＋，ＶＯＵＴ−とし、それらの差分の出力電圧をＶＯＵＴとすると、その関係は以下の式（７）になる。

【0037】

【数7】

【0038】

ここでＲＦはＲＳの数１０倍の値に設定されており、ΔＲが微小であるとすると、式（７）は下記の（８）に近似できる。

【0039】

【数8】

【0040】

式（８）より、増幅度は、フィードバック抵抗９１，９２の抵抗値ＲＦを可変抵抗型センサ７３，７４の抵抗値ＲＳの何倍にするかで決めることができる。
このように、本実施形態２の増幅回路１００によれば、可変抵抗型センサ７３，７４入力があるときその抵抗変化量±ΔＲを簡単な回路構成を用いて増幅して電圧として出力することができる。

【0041】

以上のように、本実施形態２によれば、可変抵抗型センサの抵抗変化量を電圧信号に変換し、信号の増幅を行うのに簡単な回路構成で、かつ、ノイズ成分を下げることができる。それによって、全体として高ＳＮ比や低ノイズかつ小面積となる増幅回路が実現可能である。
具体的には、本実施形態２は、可変抵抗型センサの出力電流をＩ−Ｖ変換する形態であり、ノイズ成分への寄与が大きいセンサ信号の初段の入力部分のトランジスタが１対とすることが可能となる。従来の可変抵抗型センサの出力電圧を増幅するインスツルメンテーションアンプを使う形態では入力部分のトランジスタが２対である。そのため、従来の構成と比較して、本実施形態１ではノイズ成分を低減することができる。同時に、ノイズとトレードオフの関係にある回路面積や消費電流も小さくすることが可能である。

【0042】

＜実施形態３＞
図４は、本発明に係る増幅回路の実施形態３を説明するための回路構成図である。図中符号８５，８６は第１の電流源を示している。なお、図２と同じ機能を有する構成要素には同一の符号を付してある。
本実施形態３の増幅回路１００は、図２におけるバイアス抵抗８１，８２を第１の電流源８５，８６に置き換えた増幅回路である。
バイアス部８０は、第１の電流源８５，８６を備え、第１及び第２の可変抵抗型センサ７１，７２のバイアス電流を決定する第１及び第２のバイアス素子８５，８６を備えている。
また、演算増幅部９０は、第１及び第２の可変抵抗型センサ７１，７２の各出力信号を入力信号とする第１の演算増幅器１０１を備え、この第１の演算増幅器１０１は、コモンモードフィードバック回路を備えた全差動演算増幅器である。
つまり、本実施形態３の増幅回路１００は、可変抵抗型センサ７１，７２を端子１１４のＶＧＮＤ側に接続した増幅回路で、可変抵抗型センサ７１，７２のバイアス電流を決定する素子として第１の電流源８５，８６を備えている。また、抵抗９１，９２は、信号の増幅度を決定するフィードバック抵抗であり、可変抵抗型センサ７１，７２の信号が小さいため、例えば、可変抵抗型センサ７１，７２の抵抗値の数１０倍の抵抗値に設定する。

【0043】

次に、本本実施形態３の増幅回路の動作について説明する。
可変抵抗型センサ７１，７２の入力がないときの抵抗値をＲＳ、第１の電流源８５，８６の電流値をＩＢ、フィードバック抵抗９１，９２の抵抗値をＲＦと設定する。また、全差動演算増幅器のコモンモードフィードバック回路１０１により設定された出力のコモン電圧値をＶＣＯＭとする。また、可変抵抗型センサ７１，７２にそれぞれ流れる電流値をＩＳとする。このときのＩＳの式（９）を以下に示す。

【0044】

【数9】

【0045】

ここでＲＦはＲＳの数１０倍の値に設定されており、ＲＦがＲＳの数１０倍の抵抗値であるとすると式（９）は、下記の式（１０）に近似できる。

【0046】

【数10】

【0047】

式（１０）から、第１の電流源８５，８６の電流値ＩＢにより、センサに流す電流値を設定できることが分かる。
また、可変抵抗型センサ７１に入力があるときその抵抗変化量が＋ΔＲ、可変抵抗型センサ７２に入力があるときその抵抗変化量が−ΔＲのとき、出力端子１１１と１１２の出力電圧をＶＯＵＴ＋，ＶＯＵＴ−とし、それらの差分の出力電圧をＶＯＵＴとすると、その関係は以下の式（１１）になる。

【0048】

【数11】

【0049】

ここでＲＦはＲＳの数１０倍の値に設定されており、ΔＲが微小であるとすると
式（１１）は、下記の（１２）に近似できる。

【0050】

【数12】

【0051】

式（１２）より、増幅度は、フィードバック抵抗９１，９２の抵抗値ＲＦを可変抵抗型センサ７１，７２の抵抗値ＲＳの何倍にするかで決めることができる。
このように、本実施形態３の増幅回路１００によれば、可変抵抗型センサ７１，７２に入力があるときその抵抗変化量±ΔＲを簡単な回路構成を用いて増幅して電圧として出力することができる。

【0052】

以上のように、本実施形態３によれば、可変抵抗型センサの抵抗変化量を電圧信号に変換し、信号の増幅を行うのに簡単な回路構成で、かつ、ノイズ成分を下げることができる。それによって、全体として高ＳＮ比や低ノイズかつ小面積となるセンサ回路が実現可能である。
具体的には、本実施形態３は、可変抵抗型センサの出力電流をＩ−Ｖ変換する形態であり、ノイズ成分への寄与が大きいセンサ信号の初段の入力部分のトランジスタが１対とすることが可能となる。従来の可変抵抗型センサの出力電圧を増幅するインスツルメンテーションアンプを使う形態では入力部分のトランジスタが２対である。そのため、従来の構成と比較して、本実施形態３ではノイズ成分を低減することができる。同時に、ノイズとトレードオフの関係にある回路面積や消費電流も小さくすることが可能である。

【0053】

＜実施形態４＞
図５は、本発明に係る増幅回路の実施形態４を説明するための回路構成図である。図中符号８７，８８は第２の電流源を示している。なお、図３と同じ機能を有する構成要素には同一の符号を付してある。
本実施形態４の増幅回路１００は、図３におけるバイアス抵抗８３，８４を第２の電流源８７，８８に置き換え、可変抵抗型センサを端子１１３のＶＤＤ側に接続した増幅回路である。
また、演算増幅部９０は、第１及び第２の可変抵抗型センサ７３，７４の各出力信号を入力信号とする第１の演算増幅器１０１を備え、この第１の演算増幅器１０１は、コモンモードフィードバック回路を備えた全差動演算増幅器である。
つまり、本実施形態４の増幅回路１００は、可変抵抗型センサ７３，７４を端子１１３のＶＤＤ側に接続した増幅回路で、可変抵抗型センサ７３，７４のバイアス電流を決定する素子として第２の電流源８７，８８を備えている。また、抵抗９１，９２は、信号の増幅度を決定するフィードバック抵抗であり、可変抵抗型センサ７３，７４の信号が小さいため、例えば、可変抵抗型センサ７３，７４の抵抗値の数１０倍の抵抗値に設定する。

【0054】

次に、本実施形態４の増幅回路の動作について説明する。
可変抵抗型センサ７３，７４の入力がないときの抵抗値をＲＳ、第２の電流源８７，８８の電流値をＩＢ、フィードバック抵抗９１，９２の抵抗値をＲＦと設定する。また、全差動演算増幅器のコモンモードフィードバック回路１０１により設定された出力のコモン電圧値をＶＣＯＭとする。また、可変抵抗型センサ７３，７４にそれぞれ流れる電流値をＩＳとする。このときのＩＳの式（１３）を以下に示す。

【0055】

【数13】

【0056】

ここでＲＦはＲＳの数１０倍の値に設定されており、ＲＦがＲＳの数１０倍の抵抗値であるとすると式（１３）は、下記の式（１４）に近似できる。

【0057】

【数14】

【0058】

式（１４）から、第２の電流源８７，８８の電流値ＩＢにより、センサに流す電流値を設定できることが分かる。
また、可変抵抗型センサ７３に入力があるときその抵抗変化量が−ΔＲ、可変抵抗型センサ７４に入力があるときその抵抗変化量が＋ΔＲのとき、出力端子１１１と１１２の出力電圧をＶＯＵＴ＋，ＶＯＵＴ−とし、それらの差分の出力電圧をＶＯＵＴとすると、その関係は以下の式（１５）になる。

【0059】

【数15】

【0060】

ここでＲＦはＲＳの数１０倍の値に設定されており、ΔＲが微小であるとすると、式（１５）は下記の（１６）に近似できる。

【0061】

【数16】

【0062】

式（１６）より、増幅度は抵抗９１，９２の抵抗値ＲＦを可変抵抗型センサ７３，７４の抵抗値ＲＳの何倍にするかで決めることができる。
このように、本実施形態４の増幅回路１００によれば、可変抵抗型センサ７３，７４に入力があるときその抵抗変化量±ΔＲを簡単な回路構成を用いて増幅して電圧として出力することができる。

【0063】

以上のように、本実施形態４によれば、可変抵抗型センサの抵抗変化量を電圧信号に変換し、信号の増幅を行うのに簡単な回路構成で、かつ、ノイズ成分を下げることができる。それによって、全体として高ＳＮ比や低ノイズかつ小面積となる増幅回路が実現可能である。
具体的には、本実施形態４は、可変抵抗型センサの出力電流をＩ−Ｖ変換する形態であり、ノイズ成分への寄与が大きいセンサ信号の初段の入力部分のトランジスタが１対とすることが可能となる。従来の可変抵抗型センサの出力電圧を増幅するインスツルメンテーションアンプを使う形態では入力部分のトランジスタが２対である。そのため、従来の構成と比較して、本実施形態４ではノイズ成分を低減することができる。同時に、ノイズとトレードオフの関係にある回路面積や消費電流も小さくすることが可能である。

【0064】

＜実施形態５＞
図６は、本発明に係る増幅回路の実施形態５を説明するための回路構成図である。図中符号１２０は第１の電圧制御回路、１２１は平均値出力回路、１２２は第３の演算増幅器、１２４は第３の電流源を示している。なお、図２と同じ機能を有する構成要素には同一の符号を付してある。
本実施形態５の増幅回路１００は、可変抵抗型センサ７１，７２の出力信号に基づいて、この可変抵抗型センサ７１，７２の他端同士が接続された接続点の電圧を制御する第１の電圧制御回路１２０を備えている。第１の電圧制御回路１２０は、第１の可変抵抗型センサの一端のノードの電圧と第２の可変抵抗型センサの一端のノードの電圧の平均値が、所定の基準電圧となるように、前述の接続点の電圧を制御する。本実施形態５の増幅回路は、上述した実施形態１の増幅回路に第１の電圧制御回路１２０を追加した増幅回路である。

【0065】

また、第１の電圧制御回路１２０は、全差動演算増幅器１０１の入力電圧の平均値を出力する平均値出力回路１２１と、第１の可変抵抗型センサの他端と第２の可変抵抗型センサの他端とが接続された接続点に接続される第３の電流源１２４と、第３の電流源１２４の電流を制御する第１の電流制御回路１２２と、を有する。
具体的には、第３の電流源は、前述の接続点にドレインが接続される第１のトランジスタであり、電流制御回路であるゲート電圧制御回路１２２が第１のトランジスタ１２４のゲート電圧を制御する。電流制御回路は、演算増幅器１２２であり、平均値出力回路１２１の出力信号と所定の基準電圧ＶＲＥＦを入力とする。

【0066】

なお、図３に示した実施形態２においても同様に適用できるものである。つまり、第１の電圧制御回路１２０は、第１の可変抵抗型センサの他端と第２の可変抵抗型センサの他端とが接続された接続点に接続される第３の電流源１２４と、第３の電流源１２４の電流を制御する電流制御回路１２２とを備えているように構成することもできる。
また、本発明の増幅回路の実施形態５は、可変抵抗型センサ及び抵抗の温度特性と製造ばらつきによる感度の変化（同じセンサ入力に対する出力電圧の増幅度の変化）を低減する回路を追加した増幅回路である。

【0067】

平均値出力回路１２１は、全差動演算増幅器１０１の入力電圧の平均値を出力する回路で構成されている。第３の電流源１２４は、ＮＭＯＳトランジスタで構成されている。
第３の電流源１２４は可変抵抗型センサ７１，７２の接続点に接続されている。
なお、バイアス抵抗８１，８２の接点に電流源１２４を接続し、可変抵抗型センサ７１，７２の接点を一定電圧とした場合、可変抵抗型センサ及び抵抗の温度特性と製造ばらつきによる感度の変化を低減する効果は得られない。
また、本実施形態５の増幅回路１００は、上述した実施形態１の増幅回路に全差動演算増幅器１０１の入力電圧の平均値をＶＲＥＦの電圧値と等しくなるように制御する回路を追加した増幅回路である。この全差動演算増幅器１０１の入力電圧の平均値出力回路１２１の出力と端子１２５のＶＲＥＦを演算増幅器１２２により、仮想短絡することにより、全差動演算増幅器１０１の入力電圧がＶＲＥＦと等しくなるように制御される。

【0068】

次に、本実施形態５の増幅回路の動作について説明する。
可変抵抗型センサ７１，７２の入力がないときの抵抗値をＲＳ、バイアス抵抗８１，８２の抵抗値をＲＢ、フィードバック抵抗９１，９２の抵抗値をＲＦと設定する。また、全差動演算増幅器のコモンモードフィードバック回路１０１により設定された出力のコモン電圧値をＶＣＯＭとする。また、可変抵抗型センサ７１，７２にそれぞれ流れる電流値をＩＳとする。このときのＩＳの式（１７）を以下に示す。

【0069】

【数17】

【0070】

ここでＶＲＥＦとＶＣＯＭの電圧値を等しい値に設定すると式（１８）になる。

【0071】

【数18】

【0072】

式（１８）から、端子１１３の電圧ＶＤＤと端子１２５の電圧ＶＲＥＦとバイアス抵抗８１，８２の抵抗値ＲＢにより、可変抵抗型センサ７１，７２に流す電流値を設定できることが分かる。
また、可変抵抗型センサ７１に入力があるときその抵抗変化量が＋ΔＲ、可変抵抗型センサ７２に入力があるときその抵抗変化量が−ΔＲのとき、出力端子１１１と１１２の出力電圧をＶＯＵＴ＋，ＶＯＵＴ−とし、それらの差分の出力電圧をＶＯＵＴとすると、その関係は以下の式（１９）になる。

【0073】

【数19】

【0074】

ここでＶＲＥＦとＶＣＯＭの電圧値を等しい値に設定すると式（２０）になる。

【0075】

【数20】

【0076】

式（２０）より、増幅度は、フィードバック抵抗９１，９２の抵抗値ＲＦを可変抵抗型センサ７１，７２の抵抗値ＲＳの何倍にするかで決めることができる。
次に、可変抵抗型センサ及び抵抗の温度特性と製造ばらつきによる感度の変化の低減効果について説明する。
上述した式（２０）より、可変抵抗型センサ７１，７２の入力がないときの抵抗値をＲＳと、入力があるときの抵抗変化量±ΔＲの間に温度特性や製造ばらつきの相関があるとすると、ΔＲと分母のＲＳで温度特性や製造ばらつきによる抵抗の変化が相殺される。また、バイアス抵抗８１，８２の抵抗値ＲＢと、フィードバック抵抗９１，９２の抵抗値ＲＦのマッチングをとれば、温度特性や製造ばらつきによる抵抗の変化が相殺される。これにより、可変抵抗型センサ及び抵抗の温度特性と製造ばらつきによる感度の変化を低減することができる。

【0077】

以上のように、本実施形態５によれば、可変抵抗型センサとバイアス抵抗とフィードバック抵抗の抵抗値の製造ばらつきと温度特性による感度変化を、可変抵抗型センサ以外の素子間のマッチングで低減することが可能である。これにより、可変抵抗型センサの製造ばらつきと温度特性にマッチングさせた抵抗を必要とせず、容易に製造可能である。
具体的には、上述した実施形態１よりも、可変抵抗型センサ、及び、増幅回路を構成する抵抗（バイアス抵抗やフィードバック抵抗）の製造ばらつきによる感度のばらつきや、温度特性による感度変動を抑えることが実現可能である。本実施形態５では、可変抵抗型センサの抵抗値と可変抵抗型センサの抵抗値変化分の温度変動が相殺され、バイアス抵抗とフィードバック抵抗の温度変動が相殺され、トータルとして、温度変動がキャンセルするように増幅回路が構成されている。製造バラつきについても同様である。
なお、本実施形態５において、トランジスタ１２４を演算増幅器１２２に内蔵してもよい。

【0078】

＜実施形態６＞
図７は、本発明に係る増幅回路の実施形態６を説明するための回路構成図である。図中符号１３０は第２の電流制御回路、１３１は第４の電流源、１３２は第４の演算増幅器、１３４はリファレンス抵抗を示している。なお、図４と同じ機能を有する構成要素には同一の符号を付してある。
本実施形態６の増幅回路１００は、バイアス部８０を構成する第１の電流源８５，８６の電流値を制御する第２の電流制御回路１３０を備え、この第２の電流制御回路１３０は、第４の電流源１３１とリファレンス抵抗１３４とを備え、このリファレンス抵抗１３４に基づいて、バイアス部８０のバイアス電流を生成し、第１の電流源８５，８６の電流値をリファレンス抵抗１３４の抵抗値に反比例した値に制御する。つまり、本実施形態６の増幅回路は、上述した実施形態３の増幅回路に第２の電流制御回路１３０を追加した増幅回路である。

【0079】

なお、図５に示した実施形態４においても同様に適用できるものである。つまり、バイアス部８０を構成する前記第２の電流源８７，８８の電流値を制御する第２の電流制御回路１３０を備えるように構成することもできる。
また、本実施形態６の増幅回路１００は、可変抵抗型センサ及び抵抗の温度特性と製造ばらつきによる感度の変化（同じセンサ入力に対する出力電圧の増幅度の変化）を低減する回路を追加した増幅回路である。
また、本実施形態６の増幅回路１００は、リファレンス抵抗として抵抗１３４を備え、上述した実施形態３の増幅回路の第１の電流源８５，８６の電流値をリファレンス抵抗１３４の抵抗値に反比例した値に制御する回路を追加した増幅回路である。

【0080】

次に、本実施形態６による、可変抵抗型センサ及び抵抗の温度特性と製造ばらつきによる感度の変化の低減方法について説明をする。
リファレンス抵抗１３４の抵抗値をＲＲＥＦ、電流源１３１の電流値をＩＲＥＦとする。このとき第４の演算増幅器１３２により、電流源１３１の電流値は下記の式（２１）のように制御される。

【0081】

【数21】

【0082】

また、第１の電流源８５，８６を第４の電流源１３１のカレントミラー回路で構成することにより、第１の電流源８５，８６の電流値を第４の電流源１３１の電流値ＩＲＥＦの定数倍（α倍）の電流値に制御する。これにより式（１２）は下記の式（２２）になる。

【0083】

【数22】

【0084】

式（２２）より、可変抵抗型センサ７１，７２の入力がないときの抵抗値をＲＳと、入力があるときの抵抗変化量±ΔＲの間に温度特性や製造ばらつきの相関があるとすると、ΔＲと分母のＲＳで温度特性や製造ばらつきによる抵抗の変化が相殺される。また、抵抗１３４の抵抗値ＲＲＥＦと、フィードバック抵抗９１，９２の抵抗値ＲＦのマッチングをとれば、温度特性や製造ばらつきによる抵抗の変化が相殺される。これにより、可変抵抗型センサ及び抵抗の温度特性と製造ばらつきによる感度の変化を低減することができる。

【0085】

以上のように、本実施形態６によれば、可変抵抗型センサとバイアス抵抗とフィードバック抵抗の抵抗値の製造ばらつきと温度特性による感度変化を、可変抵抗型センサ以外の素子間のマッチングで低減することが可能である。これにより、可変抵抗型センサの製造ばらつきと温度特性にマッチングさせた抵抗を必要とせず、容易に製造可能である。
具体的には、上述した実施形態３よりも、可変抵抗型センサ、及び、増幅回路を構成する抵抗（バイアス抵抗やフィードバック抵抗）の製造ばらつきによる感度のばらつきや、温度特性による感度変動を抑えることが実現可能である。本実施形態６では、可変抵抗型センサの抵抗値と可変抵抗型センサの抵抗値変化分の温度変動が相殺され、バイアス抵抗とフィードバック抵抗の温度変動が相殺され、トータルとして、温度変動がキャンセルするように増幅回路が構成されている。製造バラつきについても同様である。

【0086】

＜実施形態７＞
図８は、本発明に係る増幅回路の実施形態７を説明するための回路構成図である。図中符号１０２は第２の演算増幅器、９３はフィードバック抵抗を示している。なお、図２と同じ機能を有する構成要素には同一の符号を付してある。
本実施形態７に増幅回路１００は、可変抵抗型センサ７１，７２のうち片側のみの可変抵抗型センサ７１又は７２を第２の演算増幅器１０２に接続してシングルエンドの回路構成としている。
なお、図３に示した実施形態２においても同様に適用できるものである。つまり、可変抵抗型センサ７３，７４のうち片側のみの可変抵抗型センサ７３又は７４を第２の演算増幅器１０２に接続してシングルエンドの回路構成とすることも可能である。

【0087】

つまり、本実施形態７の増幅回路１００は、上述した実施形態１の全差動演算増幅器１０１を第４の演算増幅器１０２に置き換え、増幅度を決定するフィードバック抵抗９１，９２をフィードバック抵抗９３に置き換え、全差動演算増幅器１０１の片側の入力端子を第２の演算増幅器１０２に接続した増幅回路である。
上述したように、図８は、可変抵抗型センサ７２側を第２の演算増幅器１０２に接続した増幅回路の回路構成図である。以降、可変抵抗型センサ７２側を第２の演算増幅器１０２に接続した増幅回路で、本実施形態７の増幅回路の動作について説明する。
可変抵抗型センサ７１，７２の入力がないときの抵抗値をＲＳ、バイアス抵抗８１，８２の抵抗値をＲＢ、フィードバック抵抗９３の抵抗値をＲＦと設定する。また、可変抵抗型センサ７２に流れる電流値をＩＳとする。このときのＩＳの式（２３）を以下に示す。

【0088】

【数23】

【0089】

式（２３）から、ＲＳがセンサにより決められた値であることより、端子１４３の電圧ＶＣＯＭと端子１１４の電圧ＶＧＮＤにより、可変抵抗型センサ７２に流す電流値を設定できることが分かる。
また、可変抵抗型センサ７２に入力があるときその抵抗変化量が＋ΔＲのとき、出力端子１４２の出力電圧をＶＯＵＴとするとその関係は、以下の式（２４）になる。

【0090】

【数24】

【0091】

ここでΔＲが微小であるとし、ＲＢをＲＢ＝（ＶＤＤ−ＶＣＯＭ）/（ＶＣＯＭ−ＶＧＮＤ）×ＲＳと設定すると、式（２４）は下記の（２５）に近似できる。

【0092】

【数25】

【0093】

式（２５）より、増幅度は、フィードバック抵抗９３の抵抗値ＲＦを可変抵抗型センサ７２の抵抗値ＲＳの何倍にするかで決めることができる。
このように、本実施形態７の増幅回路１００によれば、上述した実施形態１の全差動演算増幅器１０１を第２の演算増幅器１０２に置き換え、増幅度を決定するフィードバック抵抗９１，９２を抵抗フィードバック９３に置き換え、全差動演算増幅器１０１の片側の入力端子を第２の演算増幅器１０２に接続した回路でも、可変抵抗型センサ７２に入力があるとき、その抵抗変化量±ΔＲを簡単な回路構成を用いて増幅して電圧として出力することができる。また、可変抵抗型センサ７１側の端子を第２の演算増幅器１０２に接続した場合も同様である。また、接続しない側の可変抵抗型センサ７１、バイアス抵抗８１はなくて実現可能である。

【0094】

上述した各実施形態における可変抵抗型センサとしては、ピエゾ抵抗素子などが挙げられる。また、上述した各実施形態において、電圧ＶＤＤとしてレギュレーターにより生成された電圧を用いてもよい。
また、上述した各実施形態において、可変抵抗型センサと増幅回路とをＰＡＤ回路を介している例を挙げたが、可変抵抗型センサに、外付け用ＩＣとして各実施形態の増幅回路を接続してもよく、可変抵抗型センサと増幅回路とを一体化してパッケージしてもよく、可変抵抗型センサと増幅回路とを一体化して１チップ化してもよい。

【0095】

つまり、増幅回路ＩＣチップは、第１の可変抵抗型センサの一端からの出力電流が入力される第１のＰＡＤと、第２の可変抵抗型センサの一端からの出力電流が入力される第２のＰＡＤと、前記第１の可変抵抗型センサの他端と第２の可変抵抗型センサの他端とが接続された接続点に所定の電圧を供給する第３のＰＡＤと、第１のＰＡＤに接続される第１のバイアス抵抗素子と、第２のＰＡＤに接続される第２のバイアス抵抗素子と、第１のＰＡＤ及び第２のＰＡＤからの出力電流をそれぞれ電圧へ変換するＩ−Ｖ変換回路とを備えている。

【0096】

また、第１のＰＡＤの電圧と第２のＰＡＤの電圧に基づいて、第３のＰＡＤの電圧を制御する制御回路を備えている。また、第３のＰＡＤにドレインが接続される第１のトランジスタを備え、制御回路は、第１のＰＡＤの電圧と第２のＰＡＤの電圧に基づいて、第１のトランジスタのゲート電圧を制御する。また、Ｉ−Ｖ変換回路は、Ｉ−Ｖ変換用抵抗素子を有し、第１のバイアス抵抗素子と、第２のバイアス抵抗素子と、Ｉ−Ｖ変換用抵抗素子が、半導体基板上に近接して配置されている。
また、第１の可変抵抗型センサと第２の可変抵抗型センサの出力電流は、互いに逆の方向に変化する。なお、第１の可変抵抗型センサと第２の可変抵抗型センサの抵抗値の変化は互いに逆の方向に変化する。

【0097】

本実施形態の増幅回路と、角速度に応じて抵抗値が変化する第１の可変抵抗型センサ及び第２の可変抵抗型センサと、を備えた角速度検出回路として構成してもよい。
本実施形態の増幅回路と、加速度に応じて抵抗値が変化する第１の可変抵抗型センサ及び第２の可変抵抗型センサと、を備えた加速度検出回路として構成してもよい。
本実施形態の増幅回路と、外部磁場に応じて抵抗値が変化する第１の可変抵抗型センサ及び第２の可変抵抗型センサと、を備えた磁場検出回路として構成してもよい。
なお、本実施形態において、第１のバイアス部（第１のバイアス抵抗、第１の電流源）は、第１の可変抵抗型センサに流れるバイアス電流を決定するものであり、第２のバイアス部（第２のバイアス抵抗、第２の電流源）は、第２の可変抵抗型センサに流れるバイアス電流を決定するものである。

【符号の説明】

【0098】

１０ 加速度センサ
１１ 基準電圧入力端子
２０ ホイートストンブリッジ回路
２１乃至２４ ピエゾ抵抗素子
３０ 出力増幅回路
３１ 第１の入力端子
３２ 第２の入力端子
３３ 第１の電圧入力端子
３４ 第２の電圧入力端子
３５ 基準電圧入力端子
３６ 出力端子
４０ オフセット電圧調整回路
５０ インスツルメンテーション増幅器
５１乃至５３ オペアンプ
６１乃至６９ 抵抗
７０ 変換部
７１，７２，７３，７４ 可変抵抗型センサ
８０ バイアス部
８１，８２，８３，８４ バイアス抵抗
８５，８６ 第１の電流源
８７，８８ 第２の電流源
９０ Ｉ−Ｖ変換回路
９１，９２，９３ フィードバック抵抗
１００ 増幅回路
１０１ 第１の全差動演算増幅器
１０２ 第２の演算増幅器
１１１，１１２，１１５ 出力端子
１１３，１１４ 端子
１２０ 第１の電圧制御回路
１２１ 平均値出力回路
１２２ 第３の演算増幅器
１２４ 第３の電流源
１３０ 第２の電流制御回路
１３１ 第４の電流源
１３２ 第４の演算増幅器
１３４ リファレンス抵抗

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】