特許第5827759号(P5827759)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 旭化成エレクトロニクス株式会社の特許一覧
<>
  • 特許5827759-増幅回路及び増幅回路ICチップ 図000027
  • 特許5827759-増幅回路及び増幅回路ICチップ 図000028
  • 特許5827759-増幅回路及び増幅回路ICチップ 図000029
  • 特許5827759-増幅回路及び増幅回路ICチップ 図000030
  • 特許5827759-増幅回路及び増幅回路ICチップ 図000031
  • 特許5827759-増幅回路及び増幅回路ICチップ 図000032
  • 特許5827759-増幅回路及び増幅回路ICチップ 図000033
  • 特許5827759-増幅回路及び増幅回路ICチップ 図000034
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5827759
(24)【登録日】2015年10月23日
(45)【発行日】2015年12月2日
(54)【発明の名称】増幅回路及び増幅回路ICチップ
(51)【国際特許分類】
   H03F 3/45 20060101AFI20151112BHJP
   G01P 15/12 20060101ALI20151112BHJP
【FI】
   H03F3/45 Z
   G01P15/12 V
【請求項の数】20
【全頁数】22
(21)【出願番号】特願2014-554645(P2014-554645)
(86)(22)【出願日】2014年6月17日
(86)【国際出願番号】JP2014003258
(87)【国際公開番号】WO2014203525
(87)【国際公開日】20141224
【審査請求日】2014年11月7日
(31)【優先権主張番号】特願2013-128654(P2013-128654)
(32)【優先日】2013年6月19日
(33)【優先権主張国】JP
(73)【特許権者】
【識別番号】303046277
【氏名又は名称】旭化成エレクトロニクス株式会社
(74)【代理人】
【識別番号】100066980
【弁理士】
【氏名又は名称】森 哲也
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(72)【発明者】
【氏名】小川 智彦
(72)【発明者】
【氏名】小泉 佳彦
【審査官】 白井 亮
(56)【参考文献】
【文献】 特開平05−207223(JP,A)
【文献】 特開2011−089943(JP,A)
【文献】 特開2010−243235(JP,A)
【文献】 特開平11−284449(JP,A)
【文献】 特開平11−271830(JP,A)
【文献】 特開2013−105400(JP,A)
【文献】 実開平05−085060(JP,U)
【文献】 国際公開第2009/016994(WO,A1)
【文献】 特開2007−147575(JP,A)
【文献】 特開2005−156251(JP,A)
【文献】 実開昭58−069246(JP,U)
【文献】 特開平05−045373(JP,A)
【文献】 特開2000−074733(JP,A)
【文献】 特開平04−265831(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H03F 3/45
G01P 15/12
(57)【特許請求の範囲】
【請求項1】
第1の可変抵抗型センサの一端に接続される第1のバイアス部と、
前記第1の可変抵抗型センサの他端と第2の可変抵抗型センサの他端とが接続され、前記第2の可変抵抗型センサの一端に接続される第2のバイアス部と、
前記第1の可変抵抗型センサの一端及び前記第2の可変抵抗型センサの一端からの出力電流をそれぞれ電圧へ変換して出力するI−V変換回路と、
を備え
前記I−V変換回路は、全差動演算増幅器と、前記全差動演算増幅器の差動出力から差動入力へフィードバックするフィードバック抵抗とを有する増幅回路。
【請求項2】
第1の可変抵抗型センサの一端に接続される第1のバイアス部と、
前記第1の可変抵抗型センサの他端と第2の可変抵抗型センサの他端とが接続され、前記第2の可変抵抗型センサの一端に接続される第2のバイアス部と、
前記第1の可変抵抗型センサの一端及び前記第2の可変抵抗型センサの一端からの出力電流をそれぞれ電圧へ変換して出力するI−V変換回路と、
前記第1の可変抵抗型センサの一端のノードの電圧と前記第2の可変抵抗型センサの一端のノードの電圧の平均値が所定の基準電圧となるように、前記第1の可変抵抗型センサの他端と前記第2の可変抵抗型センサの他端との接続点の電圧を制御する電圧制御回路と、
を備えている増幅回路。
【請求項3】
前記電圧制御回路は、前記第1の可変抵抗型センサの他端と前記第2の可変抵抗型センサの他端との接続点に接続される電流源と、前記電流源の電流を制御する電流制御回路と、を有する請求項に記載の増幅回路。
【請求項4】
前記電圧制御回路は、前記第1の可変抵抗型センサの他端と前記第2の可変抵抗型センサの他端との接続点にドレインが接続される第1のトランジスタと、前記第1のトランジスタのゲート電圧を制御するゲート電圧制御回路と、を有する請求項又はに記載の増幅回路。
【請求項5】
前記I−V変換回路は、全差動演算増幅器と、前記全差動演算増幅器の差動出力から差動入力へフィードバックするフィードバック抵抗とを有し、
前記全差動演算増幅器のコモン電圧が、前記所定の基準電圧と同じ電圧である請求項のいずれか一項に記載の増幅回路。
【請求項6】
前記第1のバイアス部が、第1のバイアス抵抗であり、
前記第2のバイアス部が、第2のバイアス抵抗である請求項1〜のいずれか一項に記載の増幅回路。
【請求項7】
前記第1のバイアス抵抗の一端が前記第1の可変抵抗型センサの一端に接続され、
前記第2のバイアス抵抗の一端が前記第2の可変抵抗型センサの一端に接続され、
前記第1のバイアス抵抗の他端と前記第2のバイアス抵抗の他端とが接続され、
前記第1のバイアス抵抗の他端と前記第2のバイアス抵抗の他端との接続点に第1の電圧が供給される請求項に記載の増幅回路。
【請求項8】
前記第1のバイアス部が第1の電流源であり、前記第2のバイアス部が第2の電流源であり、
前記第1の電流源及び前記第2の電流源は、参照抵抗の抵抗値に反比例した電流を、前記第1の可変抵抗型センサ及び前記第2の可変抵抗型センサへそれぞれ供給する請求項1又は2に記載の増幅回路。
【請求項9】
前記第1の可変抵抗型センサと前記第2の可変抵抗型センサの出力電流は、互いに逆の方向に変化する請求項1〜のいずれか一項に記載の増幅回路。
【請求項10】
前記第1の可変抵抗型センサと前記第2の可変抵抗型センサは、ピエゾ抵抗である請求項1〜のいずれか一項に記載の増幅回路。
【請求項11】
請求項1〜10のいずれか一項に記載の増幅回路と、角速度に応じて抵抗値が変化する前記第1の可変抵抗型センサ及び前記第2の可変抵抗型センサと、を備えた角速度検出回路。
【請求項12】
請求項1〜10のいずれか一項に記載の増幅回路と、加速度に応じて抵抗値が変化する前記第1の可変抵抗型センサ及び前記第2の可変抵抗型センサと、を備えた加速度検出回路。
【請求項13】
第1の可変抵抗型センサの一端からの出力電流が入力される第1PADと、
第2の可変抵抗型センサの一端からの出力電流が入力される第2PADと、
前記前記第1の可変抵抗型センサの他端と前記第2の可変抵抗型センサの他端とが接続された接続点に所定の電圧を供給する第3PADと、
前記第1PADに接続される第1のバイアス抵抗素子と、
前記第2PADに接続される第2のバイアス抵抗素子と、
前記第1PAD及び前記第2PADからの出力電流をそれぞれ電圧へ変換するI−V変換回路と、
を備え、
前記I−V変換回路は、全差動演算増幅器と、前記全差動演算増幅器の差動出力から差動入力へフィードバックするフィードバック抵抗とを有するセンサICチップ。
【請求項14】
第1の可変抵抗型センサの一端からの出力電流が入力される第1PADと、
第2の可変抵抗型センサの一端からの出力電流が入力される第2PADと、
前記前記第1の可変抵抗型センサの他端と前記第2の可変抵抗型センサの他端とが接続された接続点に所定の電圧を供給する第3PADと、
前記第1PADに接続される第1のバイアス抵抗素子と、
前記第2PADに接続される第2のバイアス抵抗素子と、
前記第1PAD及び前記第2PADからの出力電流をそれぞれ電圧へ変換するI−V変換回路と、
前記第1PADの電圧と前記第2PADの電圧に基づいて、第1PADの電圧と第2PADの電圧の平均値が所定の基準電圧となるように、前記第3PADの電圧を制御する電圧制御回路と、
を備えるセンサICチップ。
【請求項15】
前記第3PADにドレインが接続される第1のトランジスタを備え、
前記電圧制御回路は、前記第1PADの電圧と前記第2PADの電圧に基づいて、前記第1のトランジスタのゲート電圧を制御する請求項14に記載のセンサICチップ。
【請求項16】
前記I−V変換回路は、I−V変換用抵抗素子を有し、
前記第1のバイアス抵抗素子と、前記第2のバイアス抵抗素子と、前記I−V変換用抵抗素子が、半導体基板上に近接して配置される請求項14に記載のセンサICチップ。
【請求項17】
前記第1の可変抵抗型センサと前記第2の可変抵抗型センサの出力電流は、互いに逆の方向に変化する請求項1316のいずれか一項に記載のセンサICチップ。
【請求項18】
前記第1の可変抵抗型センサと前記第2の可変抵抗型センサは、ピエゾ抵抗である請求項1317のいずれか一項に記載のセンサICチップ。
【請求項19】
請求項1318のいずれか一項に記載のセンサICチップと、角速度に応じて抵抗値が変化する前記第1の可変抵抗型センサ及び前記第2の可変抵抗型センサと、を備えた角速度検出装置。
【請求項20】
請求項1318のいずれか一項に記載のセンサICチップと、加速度に応じて抵抗値が変化する前記第1の可変抵抗型センサ及び前記第2の可変抵抗型センサと、を備えた加速度検出装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、増幅回路及び増幅回路ICチップに関し、より詳細には、所定の物理量を抵抗値に変換する可変抵抗を用い、この可変抵抗の抵抗値を電圧値に変換して増幅する増幅回路及び増幅回路ICチップに関する。
【背景技術】
【0002】
従来から、オフセット調整機能付きのインスツルメンテーションアンプを有する出力増幅回路や加速度センサから出力される微小な差動出力電圧を、インスツルメンテーションアンプを有する出力増幅回路により増幅するセンサ装置は知られている。
また、例えば、特許文献1には、加速度センサなどから出力される微小な偏差電圧を増幅するインスツルメンテーション増幅器(instrumentation amplifier;計装用増幅器)及びオフセット電圧調整回路を有する出力増幅回路を用いたセンサ装置が開示されている。
【0003】
図1は、特許文献1に記載されている従来の出力増幅回路及びそれを用いたセンサ装置を説明するための回路構成図である。この出力増幅回路は、ピエゾ抵抗などの所定の物理量を抵抗値に変換する可変抵抗を用いたセンサ技術で、可変抵抗の抵抗変化をホイートストンブリッジ回路20により電圧信号に変換し、インスツルメンテーション増幅器50により信号の増幅を行っている。
つまり、加速度センサ10は、基準電圧VREFを入力する基準電圧入力端子11とグランドとの間に接続されたホイートストンブリッジ回路20により構成され、このホイートストンブリッジ回路20は、4つのピエゾ抵抗素子21乃至24により構成され、これらの抵抗変化をブリッジ出力電圧の変化として検出し、差動出力電圧VIP,VINを出力増幅回路30へ出力する。
【0004】
また、出力増幅回路30は、オフセット電圧調整回路40と、オペアンプ51乃至53などで構成されたインスツルメンテーションアンプ50とを有しており、差動出力電圧VIPを入力する第1の入力端子31、差動出力電圧VINを入力する第2の入力端子32、オフセット電圧VOFFINを入力する第1の電圧入力端子33、基準電圧VREFの1/2電圧レベルであるインスツルメンテーションアンプ出力の基準電圧VCOMを入力する第2の電圧入力端子34、基準電圧VCOMを入力する基準電圧入力端子35及び増幅回路出力電圧VOUTを出力する出力端子36と、出力側が入力端子33に接続されたオフセット電圧調整回路40と、入力側が入力端子31乃至34に接続されたインスツルメンテーションアンプ50とを有している。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2006−174122号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、増幅された最終的なセンサ全体の出力信号のSN比に効いてくるノイズ成分として、加速度センサ10だけでなく、この加速度センサ10に接続される第1の増幅器51と第2の増幅器52の入力部分のトランジスタが発生するノイズがある。インスツルメンテーションアンプ50は、センサに2個の増幅器が接続されているため、ノイズに効いてくる入力部分のトランジスタは2対である。そのため、従来の構成ではノイズが大きい。または、ノイズとトレードオフの関係にある回路面積や消費電流が大きい。
このように、上述した特許文献1のものは、可変抵抗の抵抗変化を電圧信号に変換し、信号の増幅を行う信号処理において、簡単な回路構成で、かつ、低ノイズを実現することが困難であった。
本発明は、このような問題を鑑みてなされたもので、その目的とするところは、ノイズ成分を低減して、かつ、簡素な回路構成の増幅回路及び増幅回路ICチップを提供することにある。
【課題を解決するための手段】
【0007】
本発明は、このような目的を達成するためになされたもので、以下の事項を特徴とする。
(1)第1の可変抵抗型センサ(71)の一端に接続される第1のバイアス部(81)と、前記第1の可変抵抗型センサの他端と第2の可変抵抗型センサの他端とが接続され、前記第2の可変抵抗型センサ(72)の一端に接続される第2のバイアス部(82)と、前記第1の可変抵抗型センサの一端及び前記第2の可変抵抗型センサの一端からの出力電流をそれぞれ電圧へ変換して出力するI−V変換回路(90)と、を備え、前記I−V変換回路(90)は、全差動演算増幅器(101)と、前記全差動演算増幅器の差動出力から差動入力へフィードバックするフィードバック抵抗(91,92)とを有する増幅回路である。
【0008】
(2)第1の可変抵抗型センサの一端に接続される第1のバイアス部と、前記第1の可変抵抗型センサの他端と第2の可変抵抗型センサの他端とが接続され、前記第2の可変抵抗型センサの一端に接続される第2のバイアス部と、前記第1の可変抵抗型センサの一端及び前記第2の可変抵抗型センサの一端からの出力電流をそれぞれ電圧へ変換して出力するI−V変換回路と、前記第1の可変抵抗型センサの一端のノードの電圧と前記第2の可変抵抗型センサの一端のノードの電圧の平均値が所定の基準電圧となるように、前記第1の可変抵抗型センサの他端と前記第2の可変抵抗型センサの他端との接続点の電圧を制御する電圧制御回路(120)と、を備えていることを特徴とする。
【0009】
)前記電圧制御回路(120)は、前記第1の可変抵抗型センサの他端と前記第2の可変抵抗型センサの他端との接続点に接続される電流源(124)と、前記電流源の電流の電流を制御する電流制御回路と、を有することを特徴とする。
)前記電圧制御回路(120)は、前記第1の可変抵抗型センサの他端と前記第2の可変抵抗型センサの他端との接続点にドレインが接続される第1のトランジスタ(124)と、前記第1のトランジスタのゲート電圧を制御するゲート電圧制御回路と、を有することを特徴とする。
)前記I−V変換回路(90)は、全差動演算増幅器と、前記全差動演算増幅器の差動出力から差動入力へフィードバックするフィードバック抵抗とを有し、前記全差動演算増幅器のコモン電圧が、前記所定の基準電圧と同じ電圧であることを特徴とする。
【0010】
)前記第1のバイアス部が、第1のバイアス抵抗(81)であり、前記第2のバイアス部が、第2のバイアス抵抗(82)であることを特徴とする。
(7)前記第1のバイアス抵抗の一端が前記第1の可変抵抗型センサの一端に接続され、前記第2のバイアス抵抗の一端が前記第2の可変抵抗型センサの一端に接続され、前記第1のバイアス抵抗の他端と前記第2のバイアス抵抗の他端とが接続され、前記第1のバイアス抵抗の他端と前記第2のバイアス抵抗の他端との接続点に第1の電圧が供給されることを特徴とする。
【0011】
)前記第1のバイアス部が第1の電流源であり、前記第2のバイアス部が第2の電流源であり、前記第1の電流源及び前記第2の電流源は、参照抵抗の抵抗値に反比例した電流を、前記第1の可変抵抗型センサ及び前記第2の可変抵抗型センサへそれぞれ供給することを特徴とする。
)前記第1の可変抵抗型センサと前記第2の可変抵抗型センサの出力電流は、互いに逆の方向に変化することを特徴とする。
10)前記第1の可変抵抗型センサと前記第2の可変抵抗型センサは、ピエゾ抵抗であることを特徴とする。
【0012】
11)(1)〜(10)のいずれか一項に記載の増幅回路と、角速度に応じて抵抗値が変化する前記第1の可変抵抗型センサ及び前記第2の可変抵抗型センサと、を備えた角速度検出回路であることを特徴とする。
12)(1)〜(10)のいずれか一項に記載の増幅回路と、加速度に応じて抵抗値が変化する前記第1の可変抵抗型センサ及び前記第2の可変抵抗型センサと、を備えた加速度検出回路であることを特徴とする。
【0013】
13)第1の可変抵抗型センサの一端からの出力電流が入力される第1PADと、第2の可変抵抗型センサの一端からの出力電流が入力される第2PADと、前記前記第1の可変抵抗型センサの他端と前記第2の可変抵抗型センサの他端とが接続された接続点に所定の電圧を供給する第3PADと、前記第1PADに接続される第1のバイアス抵抗素子と、前記第2PADに接続される第2のバイアス抵抗素子と、前記第1PAD及び前記第2PADからの出力電流をそれぞれ電圧へ変換するI−V変換回路と、を備え、前記I−V変換回路は、全差動演算増幅器と、前記全差動演算増幅器の差動出力から差動入力へフィードバックするフィードバック抵抗とを有するセンサICチップであることを特徴とする。
14第1の可変抵抗型センサの一端からの出力電流が入力される第1PADと、第2の可変抵抗型センサの一端からの出力電流が入力される第2PADと、前記前記第1の可変抵抗型センサの他端と前記第2の可変抵抗型センサの他端とが接続された接続点に所定の電圧を供給する第3PADと、前記第1PADに接続される第1のバイアス抵抗素子と、前記第2PADに接続される第2のバイアス抵抗素子と、前記第1PAD及び前記第2PADからの出力電流をそれぞれ電圧へ変換するI−V変換回路と、前記第1PADの電圧と前記第2PADの電圧に基づいて、第1PADの電圧と第2PADの電圧の平均値が所定の基準電圧となるように、前記第3PADの電圧を制御する電圧制御回路を備えることを特徴とする。
15)前記第3PADにドレインが接続される第1のトランジスタを備え、前記電圧制御回路は、前記第1PADの電圧と前記第2PADの電圧に基づいて、前記第1のトランジスタのゲート電圧を制御することを特徴とする。
【0014】
16)前記I−V変換回路は、I−V変換用抵抗素子を有し、前記第1のバイアス抵抗素子と、前記第2のバイアス抵抗素子と、前記I−V変換用抵抗素子が、半導体基板上に近接して配置されることを特徴とする。
17)前記第1の可変抵抗型センサと前記第2の可変抵抗型センサの出力電流は、互いに逆の方向に変化することを特徴とする。
18)前記第1の可変抵抗型センサと前記第2の可変抵抗型センサは、ピエゾ抵抗であることを特徴とする。
【0015】
19)(13)〜(18)のいずれか一項に記載のセンサICチップと、角速度に応じて抵抗値が変化する前記第1の可変抵抗型センサ及び前記第2の可変抵抗型センサと、を備えた角速度検出装置であることを特徴とする。
20)(13)〜(18)のいずれか一項に記載のセンサICチップと、加速度に応じて抵抗値が変化する前記第1の可変抵抗型センサ及び前記第2の可変抵抗型センサと、を備えた加速度検出装置であることを特徴とする。
【発明の効果】
【0016】
本発明によれば、可変抵抗の抵抗変化を電圧信号に変換し、信号の増幅を行う信号処理において、低ノイズで、かつ、簡単な回路構成としている。
それによって、ノイズ成分を下げることができ、全体として高SN比を達成できる。また、低ノイズかつ小面積かつ低消費電流となるセンサ回路も実現可能となる。
【図面の簡単な説明】
【0017】
図1図1は、特許文献1に記載されている従来の出力増幅回路及びそれを用いたセンサ装置を説明するための回路構成図である。
図2図2は、本発明に係る増幅回路の実施形態1を説明するための回路構成図である。
図3図3は、本発明に係る増幅回路の実施形態2を説明するための回路構成図である。
図4図4は、本発明に係る増幅回路の実施形態3を説明するための回路構成図である。
図5図5は、本発明に係る増幅回路の実施形態4を説明するための回路構成図である。
図6図6は、本発明に係る増幅回路の実施形態5を説明するための回路構成図である。
図7図7は、本発明に係る増幅回路の実施形態6を説明するための回路構成図である。
図8図8は、本発明に係る増幅回路の実施形態7を説明するための回路構成図である。
【発明を実施するための形態】
【0018】
以下、図面を参照して本発明の各実施形態について説明する。
<実施形態1>
図2は、本発明に係る増幅回路の実施形態1を説明するための回路構成図である。図中符号70は変換部、71,72は可変抵抗型センサ、80はバイアス部、81,82はバイアス抵抗、90は演算増幅部、91,92はフィードバック抵抗、100は増幅回路、101は第1の演算増幅器、111乃至115は端子を示している。
本発明の増幅回路100は、所定の物理量を抵抗値に変換する変換部70を備え、この変換部70により変換された抵抗値を電圧値に変換して増幅するように構成されている増幅回路100である。
【0019】
変換部70は、第1の可変抵抗型センサ71と、第2の可変抵抗型センサ72からなっている。この可変抵抗型センサ71,72は、ピエゾ抵抗素子であることが好ましい。また、可変抵抗型センサ71,72は、他端同士が接続された共通接続点を有し、その共通接続点が所定の電位に設定されている。例えば、リファレンス電圧や電源電圧(VDD)に設定される形態や、共通接続点が接地(VGND)に接続される形態、電圧制御回路によって電圧が制御される形態等が挙げられる。後述する各実施形態(実施形態2〜7)においても同様である。
また、バイアス部80は、変換部70のバイアス電流を決定するもので、バイアス抵抗81,82、つまり、第1及び第2のバイアス素子81,82を備えている。
【0020】
また、演算増幅部90は、バイアス部80と変換部70に基づく出力信号を入力信号とする。具体的には、変換部70からの出力電流を電圧に変換して出力する。また、第1の演算増幅器101を備え、この第1の演算増幅器101の入出力端に接続されるフィードバック抵抗91,92を備えている。この第1の演算増幅器101は、コモンモードフィードバック回路を備えた全差動演算増幅器である。
つまり、本実施形態1の増幅回路100は、可変抵抗型センサ71,72をVGND側に接続した増幅回路で、可変抵抗型センサ71,72のバイアス電流を決定する素子としてバイアス抵抗81,82を備えている。また、抵抗91,92は、信号の増幅度を決定するフィードバック抵抗であり、可変抵抗型センサ71,72の信号が小さいため、例えば、可変抵抗型センサ71,72の抵抗値の数10倍の抵抗値に設定する。
【0021】
次に、本実施形態1の増幅回路の動作について説明する。
可変抵抗型センサ71,72の入力がないときの抵抗値をRS、バイアス抵抗81,82の抵抗値をRB、フィードバック抵抗91,92の抵抗値をRFと設定する。また、全差動演算増幅器のコモンモードフィードバック回路101により設定された出力端子115のコモン電圧値をVCOMとする。また、可変抵抗型センサ71,72にそれぞれ流れる電流値をISとする。このときの電流値ISの式(1)を以下に示す。
【0022】
【数1】
【0023】
ここでRFはRSの数10倍の値に設定されており、RFがRS、RBの数10倍の抵抗値であるとすると式(1)は、下記の式(2)に近似できる。
【0024】
【数2】
【0025】
式(2)から、RSがセンサにより決められた値であることより、端子113の電圧VDDと端子114の電圧VGNDとバイアス抵抗81,82の抵抗値RBにより、センサに流す電流値を設定できることが分かる。
また、可変抵抗型センサ71に入力があるときその抵抗変化量が+ΔR、可変抵抗型センサ72に入力があるときその抵抗変化量が−ΔRのとき、出力端子111と112の出力電圧をVOUT+,VOUT−とし、それらの差分の出力電圧をVOUTとすると、その関係は以下の式(3)になる。
【0026】
【数3】
【0027】
ここでRFはRSの数10倍の値に設定されており、ΔRが微小であるとすると、式(3)は下記の(4)に近似できる。
【0028】
【数4】
【0029】
式(4)より、増幅度は、フィードバック抵抗91,92の抵抗値RFを可変抵抗型センサ71,72の抵抗値RSの何倍にするかで決めることができる。
このように、本実施形態1の増幅回路100によれば、可変抵抗型センサ71,72に入力があるときその抵抗変化量±ΔRを簡単な回路構成を用いて増幅して電圧として出力することができる。
【0030】
以上のように、本実施形態1によれば、可変抵抗型センサの抵抗変化量を電圧信号に変換し、信号の増幅を行うのに簡単な回路構成で、かつ、ノイズ成分を下げることができる。それによって、全体として高SN比や低ノイズかつ小面積となる増幅回路が実現可能である。
具体的には、本実施形態1は、可変抵抗型センサの出力電流をI−V変換する形態であり、ノイズ成分への寄与が大きいセンサ信号の初段の入力部分のトランジスタが1対とすることが可能となる。従来の可変抵抗型センサの出力電圧を増幅するインスツルメンテーションアンプを使う形態では入力部分のトランジスタが2対である。そのため、従来の構成と比較して、本実施形態1ではノイズ成分を低減することができる。同時に、ノイズとトレードオフの関係にある回路面積や消費電流も小さくすることが可能である。
【0031】
<実施形態2>
図3は、本発明に係る増幅回路の実施形態2を説明するための回路構成図である。図中符号73,74は可変抵抗型センサ、83,84はバイアス抵抗を示している。その他、図2と同じ機能を有する構成要素には同一の符号を付してある。
本実施形態2の増幅回路100は、可変抵抗型センサ73,74を端子113のVDD側に接続した増幅回路である。
バイアス部80は、第1及び第2の可変抵抗型センサ73,74のバイアス電流を決定するバイアス抵抗83,84を備えている。なお、第1の演算増幅器101は、図2と同様にコモンモードフィードバック回路を備えた全差動演算増幅器である。
つまり、本実施形態2の増幅回路100は、可変抵抗型センサ73,74を端子113のVDD側に接続した増幅回路で、可変抵抗型センサ73,74のバイアス電流を決定する素子として第1及び第2のバイアス素子83,84を備えている。また、抵抗91,92は、信号の増幅度を決定するフィードバック抵抗であり、可変抵抗型センサ73,74の信号が小さいため、例えば、可変抵抗型センサ73,74の抵抗値の数10倍の抵抗値に設定する。
【0032】
次に、本実施形態2の増幅回路の動作について説明する。
可変抵抗型センサ73,74の入力がないときの抵抗値をRS、バイアス抵抗83,84の抵抗値をRB、フィードバック抵抗91,92の抵抗値をRFと設定する。また、全差動演算増幅器のコモンモードフィードバック回路101により設定された出力のコモン電圧値をVCOMとする。また、可変抵抗型センサ73,74にそれぞれ流れる電流値をISとする。このときのISの式(5)を以下に示す。
【0033】
【数5】
【0034】
ここでRFはRSの数10倍の値に設定されており、RFがRS、RBの数10倍の抵抗値であるとすると式(5)は、下記の式(6)に近似できる。
【0035】
【数6】
【0036】
式(6)から、RSがセンサにより決められた値であることより、端子113の電圧VDDと端子114の電圧VGNDとバイアス抵抗83,84の抵抗値RBにより、センサに流す電流値を設定できることが分かる。
また、可変抵抗型センサ73に入力があるときその抵抗変化量が−ΔR、可変抵抗型センサ74に入力があるときその抵抗変化量が+ΔRのとき、出力端子111と112の出力電圧をVOUT+,VOUT−とし、それらの差分の出力電圧をVOUTとすると、その関係は以下の式(7)になる。
【0037】
【数7】
【0038】
ここでRFはRSの数10倍の値に設定されており、ΔRが微小であるとすると、式(7)は下記の(8)に近似できる。
【0039】
【数8】
【0040】
式(8)より、増幅度は、フィードバック抵抗91,92の抵抗値RFを可変抵抗型センサ73,74の抵抗値RSの何倍にするかで決めることができる。
このように、本実施形態2の増幅回路100によれば、可変抵抗型センサ73,74入力があるときその抵抗変化量±ΔRを簡単な回路構成を用いて増幅して電圧として出力することができる。
【0041】
以上のように、本実施形態2によれば、可変抵抗型センサの抵抗変化量を電圧信号に変換し、信号の増幅を行うのに簡単な回路構成で、かつ、ノイズ成分を下げることができる。それによって、全体として高SN比や低ノイズかつ小面積となる増幅回路が実現可能である。
具体的には、本実施形態2は、可変抵抗型センサの出力電流をI−V変換する形態であり、ノイズ成分への寄与が大きいセンサ信号の初段の入力部分のトランジスタが1対とすることが可能となる。従来の可変抵抗型センサの出力電圧を増幅するインスツルメンテーションアンプを使う形態では入力部分のトランジスタが2対である。そのため、従来の構成と比較して、本実施形態1ではノイズ成分を低減することができる。同時に、ノイズとトレードオフの関係にある回路面積や消費電流も小さくすることが可能である。
【0042】
<実施形態3>
図4は、本発明に係る増幅回路の実施形態3を説明するための回路構成図である。図中符号85,86は第1の電流源を示している。なお、図2と同じ機能を有する構成要素には同一の符号を付してある。
本実施形態3の増幅回路100は、図2におけるバイアス抵抗81,82を第1の電流源85,86に置き換えた増幅回路である。
バイアス部80は、第1の電流源85,86を備え、第1及び第2の可変抵抗型センサ71,72のバイアス電流を決定する第1及び第2のバイアス素子85,86を備えている。
また、演算増幅部90は、第1及び第2の可変抵抗型センサ71,72の各出力信号を入力信号とする第1の演算増幅器101を備え、この第1の演算増幅器101は、コモンモードフィードバック回路を備えた全差動演算増幅器である。
つまり、本実施形態3の増幅回路100は、可変抵抗型センサ71,72を端子114のVGND側に接続した増幅回路で、可変抵抗型センサ71,72のバイアス電流を決定する素子として第1の電流源85,86を備えている。また、抵抗91,92は、信号の増幅度を決定するフィードバック抵抗であり、可変抵抗型センサ71,72の信号が小さいため、例えば、可変抵抗型センサ71,72の抵抗値の数10倍の抵抗値に設定する。
【0043】
次に、本本実施形態3の増幅回路の動作について説明する。
可変抵抗型センサ71,72の入力がないときの抵抗値をRS、第1の電流源85,86の電流値をIB、フィードバック抵抗91,92の抵抗値をRFと設定する。また、全差動演算増幅器のコモンモードフィードバック回路101により設定された出力のコモン電圧値をVCOMとする。また、可変抵抗型センサ71,72にそれぞれ流れる電流値をISとする。このときのISの式(9)を以下に示す。
【0044】
【数9】
【0045】
ここでRFはRSの数10倍の値に設定されており、RFがRSの数10倍の抵抗値であるとすると式(9)は、下記の式(10)に近似できる。
【0046】
【数10】
【0047】
式(10)から、第1の電流源85,86の電流値IBにより、センサに流す電流値を設定できることが分かる。
また、可変抵抗型センサ71に入力があるときその抵抗変化量が+ΔR、可変抵抗型センサ72に入力があるときその抵抗変化量が−ΔRのとき、出力端子111と112の出力電圧をVOUT+,VOUT−とし、それらの差分の出力電圧をVOUTとすると、その関係は以下の式(11)になる。
【0048】
【数11】
【0049】
ここでRFはRSの数10倍の値に設定されており、ΔRが微小であるとすると
式(11)は、下記の(12)に近似できる。
【0050】
【数12】
【0051】
式(12)より、増幅度は、フィードバック抵抗91,92の抵抗値RFを可変抵抗型センサ71,72の抵抗値RSの何倍にするかで決めることができる。
このように、本実施形態3の増幅回路100によれば、可変抵抗型センサ71,72に入力があるときその抵抗変化量±ΔRを簡単な回路構成を用いて増幅して電圧として出力することができる。
【0052】
以上のように、本実施形態3によれば、可変抵抗型センサの抵抗変化量を電圧信号に変換し、信号の増幅を行うのに簡単な回路構成で、かつ、ノイズ成分を下げることができる。それによって、全体として高SN比や低ノイズかつ小面積となるセンサ回路が実現可能である。
具体的には、本実施形態3は、可変抵抗型センサの出力電流をI−V変換する形態であり、ノイズ成分への寄与が大きいセンサ信号の初段の入力部分のトランジスタが1対とすることが可能となる。従来の可変抵抗型センサの出力電圧を増幅するインスツルメンテーションアンプを使う形態では入力部分のトランジスタが2対である。そのため、従来の構成と比較して、本実施形態3ではノイズ成分を低減することができる。同時に、ノイズとトレードオフの関係にある回路面積や消費電流も小さくすることが可能である。
【0053】
<実施形態4>
図5は、本発明に係る増幅回路の実施形態4を説明するための回路構成図である。図中符号87,88は第2の電流源を示している。なお、図3と同じ機能を有する構成要素には同一の符号を付してある。
本実施形態4の増幅回路100は、図3におけるバイアス抵抗83,84を第2の電流源87,88に置き換え、可変抵抗型センサを端子113のVDD側に接続した増幅回路である。
また、演算増幅部90は、第1及び第2の可変抵抗型センサ73,74の各出力信号を入力信号とする第1の演算増幅器101を備え、この第1の演算増幅器101は、コモンモードフィードバック回路を備えた全差動演算増幅器である。
つまり、本実施形態4の増幅回路100は、可変抵抗型センサ73,74を端子113のVDD側に接続した増幅回路で、可変抵抗型センサ73,74のバイアス電流を決定する素子として第2の電流源87,88を備えている。また、抵抗91,92は、信号の増幅度を決定するフィードバック抵抗であり、可変抵抗型センサ73,74の信号が小さいため、例えば、可変抵抗型センサ73,74の抵抗値の数10倍の抵抗値に設定する。
【0054】
次に、本実施形態4の増幅回路の動作について説明する。
可変抵抗型センサ73,74の入力がないときの抵抗値をRS、第2の電流源87,88の電流値をIB、フィードバック抵抗91,92の抵抗値をRFと設定する。また、全差動演算増幅器のコモンモードフィードバック回路101により設定された出力のコモン電圧値をVCOMとする。また、可変抵抗型センサ73,74にそれぞれ流れる電流値をISとする。このときのISの式(13)を以下に示す。
【0055】
【数13】
【0056】
ここでRFはRSの数10倍の値に設定されており、RFがRSの数10倍の抵抗値であるとすると式(13)は、下記の式(14)に近似できる。
【0057】
【数14】
【0058】
式(14)から、第2の電流源87,88の電流値IBにより、センサに流す電流値を設定できることが分かる。
また、可変抵抗型センサ73に入力があるときその抵抗変化量が−ΔR、可変抵抗型センサ74に入力があるときその抵抗変化量が+ΔRのとき、出力端子111と112の出力電圧をVOUT+,VOUT−とし、それらの差分の出力電圧をVOUTとすると、その関係は以下の式(15)になる。
【0059】
【数15】
【0060】
ここでRFはRSの数10倍の値に設定されており、ΔRが微小であるとすると、式(15)は下記の(16)に近似できる。
【0061】
【数16】
【0062】
式(16)より、増幅度は抵抗91,92の抵抗値RFを可変抵抗型センサ73,74の抵抗値RSの何倍にするかで決めることができる。
このように、本実施形態4の増幅回路100によれば、可変抵抗型センサ73,74に入力があるときその抵抗変化量±ΔRを簡単な回路構成を用いて増幅して電圧として出力することができる。
【0063】
以上のように、本実施形態4によれば、可変抵抗型センサの抵抗変化量を電圧信号に変換し、信号の増幅を行うのに簡単な回路構成で、かつ、ノイズ成分を下げることができる。それによって、全体として高SN比や低ノイズかつ小面積となる増幅回路が実現可能である。
具体的には、本実施形態4は、可変抵抗型センサの出力電流をI−V変換する形態であり、ノイズ成分への寄与が大きいセンサ信号の初段の入力部分のトランジスタが1対とすることが可能となる。従来の可変抵抗型センサの出力電圧を増幅するインスツルメンテーションアンプを使う形態では入力部分のトランジスタが2対である。そのため、従来の構成と比較して、本実施形態4ではノイズ成分を低減することができる。同時に、ノイズとトレードオフの関係にある回路面積や消費電流も小さくすることが可能である。
【0064】
<実施形態5>
図6は、本発明に係る増幅回路の実施形態5を説明するための回路構成図である。図中符号120は第1の電圧制御回路、121は平均値出力回路、122は第3の演算増幅器、124は第3の電流源を示している。なお、図2と同じ機能を有する構成要素には同一の符号を付してある。
本実施形態5の増幅回路100は、可変抵抗型センサ71,72の出力信号に基づいて、この可変抵抗型センサ71,72の他端同士が接続された接続点の電圧を制御する第1の電圧制御回路120を備えている。第1の電圧制御回路120は、第1の可変抵抗型センサの一端のノードの電圧と第2の可変抵抗型センサの一端のノードの電圧の平均値が、所定の基準電圧となるように、前述の接続点の電圧を制御する。本実施形態5の増幅回路は、上述した実施形態1の増幅回路に第1の電圧制御回路120を追加した増幅回路である。
【0065】
また、第1の電圧制御回路120は、全差動演算増幅器101の入力電圧の平均値を出力する平均値出力回路121と、第1の可変抵抗型センサの他端と第2の可変抵抗型センサの他端とが接続された接続点に接続される第3の電流源124と、第3の電流源124の電流を制御する第1の電流制御回路122と、を有する。
具体的には、第3の電流源は、前述の接続点にドレインが接続される第1のトランジスタであり、電流制御回路であるゲート電圧制御回路122が第1のトランジスタ124のゲート電圧を制御する。電流制御回路は、演算増幅器122であり、平均値出力回路121の出力信号と所定の基準電圧VREFを入力とする。
【0066】
なお、図3に示した実施形態2においても同様に適用できるものである。つまり、第1の電圧制御回路120は、第1の可変抵抗型センサの他端と第2の可変抵抗型センサの他端とが接続された接続点に接続される第3の電流源124と、第3の電流源124の電流を制御する電流制御回路122とを備えているように構成することもできる。
また、本発明の増幅回路の実施形態5は、可変抵抗型センサ及び抵抗の温度特性と製造ばらつきによる感度の変化(同じセンサ入力に対する出力電圧の増幅度の変化)を低減する回路を追加した増幅回路である。
【0067】
平均値出力回路121は、全差動演算増幅器101の入力電圧の平均値を出力する回路で構成されている。第3の電流源124は、NMOSトランジスタで構成されている。
第3の電流源124は可変抵抗型センサ71,72の接続点に接続されている。
なお、バイアス抵抗81,82の接点に電流源124を接続し、可変抵抗型センサ71,72の接点を一定電圧とした場合、可変抵抗型センサ及び抵抗の温度特性と製造ばらつきによる感度の変化を低減する効果は得られない。
また、本実施形態5の増幅回路100は、上述した実施形態1の増幅回路に全差動演算増幅器101の入力電圧の平均値をVREFの電圧値と等しくなるように制御する回路を追加した増幅回路である。この全差動演算増幅器101の入力電圧の平均値出力回路121の出力と端子125のVREFを演算増幅器122により、仮想短絡することにより、全差動演算増幅器101の入力電圧がVREFと等しくなるように制御される。
【0068】
次に、本実施形態5の増幅回路の動作について説明する。
可変抵抗型センサ71,72の入力がないときの抵抗値をRS、バイアス抵抗81,82の抵抗値をRB、フィードバック抵抗91,92の抵抗値をRFと設定する。また、全差動演算増幅器のコモンモードフィードバック回路101により設定された出力のコモン電圧値をVCOMとする。また、可変抵抗型センサ71,72にそれぞれ流れる電流値をISとする。このときのISの式(17)を以下に示す。
【0069】
【数17】
【0070】
ここでVREFとVCOMの電圧値を等しい値に設定すると式(18)になる。
【0071】
【数18】
【0072】
式(18)から、端子113の電圧VDDと端子125の電圧VREFとバイアス抵抗81,82の抵抗値RBにより、可変抵抗型センサ71,72に流す電流値を設定できることが分かる。
また、可変抵抗型センサ71に入力があるときその抵抗変化量が+ΔR、可変抵抗型センサ72に入力があるときその抵抗変化量が−ΔRのとき、出力端子111と112の出力電圧をVOUT+,VOUT−とし、それらの差分の出力電圧をVOUTとすると、その関係は以下の式(19)になる。
【0073】
【数19】
【0074】
ここでVREFとVCOMの電圧値を等しい値に設定すると式(20)になる。
【0075】
【数20】
【0076】
式(20)より、増幅度は、フィードバック抵抗91,92の抵抗値RFを可変抵抗型センサ71,72の抵抗値RSの何倍にするかで決めることができる。
次に、可変抵抗型センサ及び抵抗の温度特性と製造ばらつきによる感度の変化の低減効果について説明する。
上述した式(20)より、可変抵抗型センサ71,72の入力がないときの抵抗値をRSと、入力があるときの抵抗変化量±ΔRの間に温度特性や製造ばらつきの相関があるとすると、ΔRと分母のRSで温度特性や製造ばらつきによる抵抗の変化が相殺される。また、バイアス抵抗81,82の抵抗値RBと、フィードバック抵抗91,92の抵抗値RFのマッチングをとれば、温度特性や製造ばらつきによる抵抗の変化が相殺される。これにより、可変抵抗型センサ及び抵抗の温度特性と製造ばらつきによる感度の変化を低減することができる。
【0077】
以上のように、本実施形態5によれば、可変抵抗型センサとバイアス抵抗とフィードバック抵抗の抵抗値の製造ばらつきと温度特性による感度変化を、可変抵抗型センサ以外の素子間のマッチングで低減することが可能である。これにより、可変抵抗型センサの製造ばらつきと温度特性にマッチングさせた抵抗を必要とせず、容易に製造可能である。
具体的には、上述した実施形態1よりも、可変抵抗型センサ、及び、増幅回路を構成する抵抗(バイアス抵抗やフィードバック抵抗)の製造ばらつきによる感度のばらつきや、温度特性による感度変動を抑えることが実現可能である。本実施形態5では、可変抵抗型センサの抵抗値と可変抵抗型センサの抵抗値変化分の温度変動が相殺され、バイアス抵抗とフィードバック抵抗の温度変動が相殺され、トータルとして、温度変動がキャンセルするように増幅回路が構成されている。製造バラつきについても同様である。
なお、本実施形態5において、トランジスタ124を演算増幅器122に内蔵してもよい。
【0078】
<実施形態6>
図7は、本発明に係る増幅回路の実施形態6を説明するための回路構成図である。図中符号130は第2の電流制御回路、131は第4の電流源、132は第4の演算増幅器、134はリファレンス抵抗を示している。なお、図4と同じ機能を有する構成要素には同一の符号を付してある。
本実施形態6の増幅回路100は、バイアス部80を構成する第1の電流源85,86の電流値を制御する第2の電流制御回路130を備え、この第2の電流制御回路130は、第4の電流源131とリファレンス抵抗134とを備え、このリファレンス抵抗134に基づいて、バイアス部80のバイアス電流を生成し、第1の電流源85,86の電流値をリファレンス抵抗134の抵抗値に反比例した値に制御する。つまり、本実施形態6の増幅回路は、上述した実施形態3の増幅回路に第2の電流制御回路130を追加した増幅回路である。
【0079】
なお、図5に示した実施形態4においても同様に適用できるものである。つまり、バイアス部80を構成する前記第2の電流源87,88の電流値を制御する第2の電流制御回路130を備えるように構成することもできる。
また、本実施形態6の増幅回路100は、可変抵抗型センサ及び抵抗の温度特性と製造ばらつきによる感度の変化(同じセンサ入力に対する出力電圧の増幅度の変化)を低減する回路を追加した増幅回路である。
また、本実施形態6の増幅回路100は、リファレンス抵抗として抵抗134を備え、上述した実施形態3の増幅回路の第1の電流源85,86の電流値をリファレンス抵抗134の抵抗値に反比例した値に制御する回路を追加した増幅回路である。
【0080】
次に、本実施形態6による、可変抵抗型センサ及び抵抗の温度特性と製造ばらつきによる感度の変化の低減方法について説明をする。
リファレンス抵抗134の抵抗値をRREF、電流源131の電流値をIREFとする。このとき第4の演算増幅器132により、電流源131の電流値は下記の式(21)のように制御される。
【0081】
【数21】
【0082】
また、第1の電流源85,86を第4の電流源131のカレントミラー回路で構成することにより、第1の電流源85,86の電流値を第4の電流源131の電流値IREFの定数倍(α倍)の電流値に制御する。これにより式(12)は下記の式(22)になる。
【0083】
【数22】
【0084】
式(22)より、可変抵抗型センサ71,72の入力がないときの抵抗値をRSと、入力があるときの抵抗変化量±ΔRの間に温度特性や製造ばらつきの相関があるとすると、ΔRと分母のRSで温度特性や製造ばらつきによる抵抗の変化が相殺される。また、抵抗134の抵抗値RREFと、フィードバック抵抗91,92の抵抗値RFのマッチングをとれば、温度特性や製造ばらつきによる抵抗の変化が相殺される。これにより、可変抵抗型センサ及び抵抗の温度特性と製造ばらつきによる感度の変化を低減することができる。
【0085】
以上のように、本実施形態6によれば、可変抵抗型センサとバイアス抵抗とフィードバック抵抗の抵抗値の製造ばらつきと温度特性による感度変化を、可変抵抗型センサ以外の素子間のマッチングで低減することが可能である。これにより、可変抵抗型センサの製造ばらつきと温度特性にマッチングさせた抵抗を必要とせず、容易に製造可能である。
具体的には、上述した実施形態3よりも、可変抵抗型センサ、及び、増幅回路を構成する抵抗(バイアス抵抗やフィードバック抵抗)の製造ばらつきによる感度のばらつきや、温度特性による感度変動を抑えることが実現可能である。本実施形態6では、可変抵抗型センサの抵抗値と可変抵抗型センサの抵抗値変化分の温度変動が相殺され、バイアス抵抗とフィードバック抵抗の温度変動が相殺され、トータルとして、温度変動がキャンセルするように増幅回路が構成されている。製造バラつきについても同様である。
【0086】
<実施形態7>
図8は、本発明に係る増幅回路の実施形態7を説明するための回路構成図である。図中符号102は第2の演算増幅器、93はフィードバック抵抗を示している。なお、図2と同じ機能を有する構成要素には同一の符号を付してある。
本実施形態7に増幅回路100は、可変抵抗型センサ71,72のうち片側のみの可変抵抗型センサ71又は72を第2の演算増幅器102に接続してシングルエンドの回路構成としている。
なお、図3に示した実施形態2においても同様に適用できるものである。つまり、可変抵抗型センサ73,74のうち片側のみの可変抵抗型センサ73又は74を第2の演算増幅器102に接続してシングルエンドの回路構成とすることも可能である。
【0087】
つまり、本実施形態7の増幅回路100は、上述した実施形態1の全差動演算増幅器101を第4の演算増幅器102に置き換え、増幅度を決定するフィードバック抵抗91,92をフィードバック抵抗93に置き換え、全差動演算増幅器101の片側の入力端子を第2の演算増幅器102に接続した増幅回路である。
上述したように、図8は、可変抵抗型センサ72側を第2の演算増幅器102に接続した増幅回路の回路構成図である。以降、可変抵抗型センサ72側を第2の演算増幅器102に接続した増幅回路で、本実施形態7の増幅回路の動作について説明する。
可変抵抗型センサ71,72の入力がないときの抵抗値をRS、バイアス抵抗81,82の抵抗値をRB、フィードバック抵抗93の抵抗値をRFと設定する。また、可変抵抗型センサ72に流れる電流値をISとする。このときのISの式(23)を以下に示す。
【0088】
【数23】
【0089】
式(23)から、RSがセンサにより決められた値であることより、端子143の電圧VCOMと端子114の電圧VGNDにより、可変抵抗型センサ72に流す電流値を設定できることが分かる。
また、可変抵抗型センサ72に入力があるときその抵抗変化量が+ΔRのとき、出力端子142の出力電圧をVOUTとするとその関係は、以下の式(24)になる。
【0090】
【数24】
【0091】
ここでΔRが微小であるとし、RBをRB=(VDD−VCOM)/(VCOM−VGND)×RSと設定すると、式(24)は下記の(25)に近似できる。
【0092】
【数25】
【0093】
式(25)より、増幅度は、フィードバック抵抗93の抵抗値RFを可変抵抗型センサ72の抵抗値RSの何倍にするかで決めることができる。
このように、本実施形態7の増幅回路100によれば、上述した実施形態1の全差動演算増幅器101を第2の演算増幅器102に置き換え、増幅度を決定するフィードバック抵抗91,92を抵抗フィードバック93に置き換え、全差動演算増幅器101の片側の入力端子を第2の演算増幅器102に接続した回路でも、可変抵抗型センサ72に入力があるとき、その抵抗変化量±ΔRを簡単な回路構成を用いて増幅して電圧として出力することができる。また、可変抵抗型センサ71側の端子を第2の演算増幅器102に接続した場合も同様である。また、接続しない側の可変抵抗型センサ71、バイアス抵抗81はなくて実現可能である。
【0094】
上述した各実施形態における可変抵抗型センサとしては、ピエゾ抵抗素子などが挙げられる。また、上述した各実施形態において、電圧VDDとしてレギュレーターにより生成された電圧を用いてもよい。
また、上述した各実施形態において、可変抵抗型センサと増幅回路とをPAD回路を介している例を挙げたが、可変抵抗型センサに、外付け用ICとして各実施形態の増幅回路を接続してもよく、可変抵抗型センサと増幅回路とを一体化してパッケージしてもよく、可変抵抗型センサと増幅回路とを一体化して1チップ化してもよい。
【0095】
つまり、増幅回路ICチップは、第1の可変抵抗型センサの一端からの出力電流が入力される第1のPADと、第2の可変抵抗型センサの一端からの出力電流が入力される第2のPADと、前記第1の可変抵抗型センサの他端と第2の可変抵抗型センサの他端とが接続された接続点に所定の電圧を供給する第3のPADと、第1のPADに接続される第1のバイアス抵抗素子と、第2のPADに接続される第2のバイアス抵抗素子と、第1のPAD及び第2のPADからの出力電流をそれぞれ電圧へ変換するI−V変換回路とを備えている。
【0096】
また、第1のPADの電圧と第2のPADの電圧に基づいて、第3のPADの電圧を制御する制御回路を備えている。また、第3のPADにドレインが接続される第1のトランジスタを備え、制御回路は、第1のPADの電圧と第2のPADの電圧に基づいて、第1のトランジスタのゲート電圧を制御する。また、I−V変換回路は、I−V変換用抵抗素子を有し、第1のバイアス抵抗素子と、第2のバイアス抵抗素子と、I−V変換用抵抗素子が、半導体基板上に近接して配置されている。
また、第1の可変抵抗型センサと第2の可変抵抗型センサの出力電流は、互いに逆の方向に変化する。なお、第1の可変抵抗型センサと第2の可変抵抗型センサの抵抗値の変化は互いに逆の方向に変化する。
【0097】
本実施形態の増幅回路と、角速度に応じて抵抗値が変化する第1の可変抵抗型センサ及び第2の可変抵抗型センサと、を備えた角速度検出回路として構成してもよい。
本実施形態の増幅回路と、加速度に応じて抵抗値が変化する第1の可変抵抗型センサ及び第2の可変抵抗型センサと、を備えた加速度検出回路として構成してもよい。
本実施形態の増幅回路と、外部磁場に応じて抵抗値が変化する第1の可変抵抗型センサ及び第2の可変抵抗型センサと、を備えた磁場検出回路として構成してもよい。
なお、本実施形態において、第1のバイアス部(第1のバイアス抵抗、第1の電流源)は、第1の可変抵抗型センサに流れるバイアス電流を決定するものであり、第2のバイアス部(第2のバイアス抵抗、第2の電流源)は、第2の可変抵抗型センサに流れるバイアス電流を決定するものである。
【符号の説明】
【0098】
10 加速度センサ
11 基準電圧入力端子
20 ホイートストンブリッジ回路
21乃至24 ピエゾ抵抗素子
30 出力増幅回路
31 第1の入力端子
32 第2の入力端子
33 第1の電圧入力端子
34 第2の電圧入力端子
35 基準電圧入力端子
36 出力端子
40 オフセット電圧調整回路
50 インスツルメンテーション増幅器
51乃至53 オペアンプ
61乃至69 抵抗
70 変換部
71,72,73,74 可変抵抗型センサ
80 バイアス部
81,82,83,84 バイアス抵抗
85,86 第1の電流源
87,88 第2の電流源
90 I−V変換回路
91,92,93 フィードバック抵抗
100 増幅回路
101 第1の全差動演算増幅器
102 第2の演算増幅器
111,112,115 出力端子
113,114 端子
120 第1の電圧制御回路
121 平均値出力回路
122 第3の演算増幅器
124 第3の電流源
130 第2の電流制御回路
131 第4の電流源
132 第4の演算増幅器
134 リファレンス抵抗
図1
図2
図3
図4
図5
図6
図7
図8