特許 5872773 多層配線基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5872773

(24)【登録日】2016年1月22日

(45)【発行日】2016年3月1日

(54)【発明の名称】多層配線基板

(51)【国際特許分類】

   H05K 1/02 20060101AFI20160216BHJP

【ＦＩ】

   H05K1/02 J

   H05K1/02 N

【請求項の数】6

【全頁数】13

(21)【出願番号】特願2011-27359(P2011-27359)

(22)【出願日】2011年2月10日

(65)【公開番号】特開2012-169345(P2012-169345A)

(43)【公開日】2012年9月6日

【審査請求日】2013年12月20日

(73)【特許権者】

【識別番号】000190688

【氏名又は名称】新光電気工業株式会社

(74)【代理人】

【識別番号】100068755

【弁理士】

【氏名又は名称】恩田 博宣

(74)【代理人】

【識別番号】100105957

【弁理士】

【氏名又は名称】恩田 誠

(72)【発明者】

【氏名】平川 英一

【審査官】 中島 昭浩

(56)【参考文献】

【文献】 特開平０６−２３６９３９（ＪＰ，Ａ）

【文献】 特開２００６−１４７６７６（ＪＰ，Ａ）

【文献】 特開２００１−２７４２７９（ＪＰ，Ａ）

【文献】 特開２００５−１９１１７２（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００６／００６５４３３（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０５Ｋ １／００ − １／０２

Ｈ０５Ｋ ３／４６

Ｈ０１Ｌ ２３／１２ − ２３／１４

(57)【特許請求の範囲】

【請求項1】

配線基板の表面に設けられた複数の第１パッドと、
前記配線基板の裏面に設けられた複数の第２パッドと、
前記配線基板の内部の配線層に配設され、一端を前記複数の第１パッドにそれぞれ接続され、他端を前記複数の第２パッドにそれぞれ接続された複数の信号配線と、
前記複数の信号配線の上層及び下層に配設された電源配線と、
を有し、
前記配線基板の表裏両面に多数のパッドがマトリックス状に配設され、
前記複数の第１パッドは、前記配線基板の表面にマトリックス状に配設されたパッドのうち第１の円周状に位置するパッドであり、
前記複数の第２パッドは、前記配線基板の裏面にマトリックス状に配設されたパッドのうち前記第１の円周と同心円状の第２の円周状に位置するパッドであり、
前記複数の信号配線は放射状に延設されたこと、
を特徴とする多層配線基板。

【請求項2】

前記電源配線を、前記配線基板の全域に亘って層状に形成したことを特徴とする請求項１記載の多層配線基板。

【請求項3】

前記信号配線の上層及び下層の一方に高電位側電源配線を配設し、他方に低電位側電源配線を配設したことを特徴とする請求項１又は２記載の多層配線基板。

【請求項4】

前記配線基板の表面にマトリックス状に配設されたパッドのうち前記複数の第１パッドの内周側に近接して円周状に位置するパッドと、前記配線基板の裏面にマトリックス状に配設されたパッドのうち前記複数の第２パッドの内周側に近接して円周状に位置するパッドとに接続された高電位側電源配線と、
前記配線基板の表面にマトリックス状に配設されたパッドのうち前記複数の第１パッドの外周側に近接して円周状に位置するパッドと、前記配線基板の裏面にマトリックス状に配設されたパッドのうち前記複数の第２パッドの外周側に近接して円周状に位置するパッドとに接続された低電位側電源配線と、
を有することを特徴とする請求項１又は２記載の多層配線基板。

【請求項5】

前記配線基板の表面にマトリックス状に配設されたパッドのうち前記複数の第１パッドの外周側に近接して円周状に位置するパッドと、前記配線基板の裏面にマトリックス状に配設されたパッドのうち前記複数の第２パッドの外周側に近接して円周状に位置するパッドとに接続された高電位側電源配線と、
前記配線基板の表面にマトリックス状に配設されたパッドのうち前記複数の第１パッドの内周側に近接して円周状に位置するパッドと、前記配線基板の裏面にマトリックス状に配設されたパッドのうち前記複数の第２パッドの内周側に近接して円周状に位置するパッドとに接続された低電位側電源配線と、
を有することを特徴とする請求項１又は２記載の多層配線基板。

【請求項6】

前記信号配線間に電源配線を配設したことを特徴とする請求項１乃至５のいずれか１項に記載の多層配線基板。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、高速で動作する半導体チップを搭載する多層配線基板に関するものである。

【背景技術】

【0002】

高速動作する半導体チップを搭載する配線基板では、高周波信号の伝搬のため、半導体チップに接続される各信号配線のインピーダンスを揃える必要がある。
また、半導体チップに接続される各信号配線の信号の伝搬速度を揃える必要がある。

【0003】

このような信号配線において、インピーダンスを揃えるための構造として、例えばストリップラインが知られている。
ストリップラインでは、２層の平行した接地層や電源層間に信号配線を設けた構造により、信号配線のインピーダンスを調整する。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００１‐２７４２７９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１には、ストリップライン構造の信号配線を設け、各信号配線のインピーダンスを揃えた多層配線基板が開示されている。
しかし、各信号配線の信号の伝搬速度を揃えるための構造は開示されていない。

【0006】

本発明の目的は、配線基板に配設される信号配線のインピーダンス及び信号伝搬速度を揃え得る多層配線基板を提供することにある。

【課題を解決するための手段】

【0007】

本発明の一観点によれば、配線基板の表面に設けられた複数の第１パッドと、前記配線基板の裏面に設けられた複数の第２パッドと、前記配線基板の内部の配線層に配設され、一端を前記複数の第１パッドにそれぞれ接続され、他端を前記複数の第２パッドにそれぞれ接続された複数の信号配線と、前記複数の信号配線の上層及び下層に配設された電源配線と、を有し、前記配線基板の表裏両面に多数のパッドがマトリックス状に配設され、前記複数の第１パッドは、前記配線基板の表面にマトリックス状に配設されたパッドのうち第１の円周状に位置するパッドであり、前記複数の第２パッドは、前記配線基板の裏面にマトリックス状に配設されたパッドのうち前記第１の円周と同心円状の第２の円周状に位置するパッドであり、前記複数の信号配線は放射状に延設された。

【0008】

この構成によれば、配線基板に配設される信号配線のインピーダンス及び信号伝搬速度が揃えられる。

【発明の効果】

【0009】

本発明の一観点によれば、配線基板に配設される信号配線のインピーダンス及び信号伝搬速度を揃え得る多層配線基板を提供することができる。

【図面の簡単な説明】

【0010】

【図1】一実施形態の多層配線基板を示す正面図である。

【図2】ＩＣパッド領域を示す正面図である。

【図3】多層配線基板を示す背面図である。

【図4】チップを搭載した多層配線基板の部分断面図である。

【図5】信号配線を示す正面図である。

【図6】図１に示す多層配線基板の部分断面図である。

【図7】図６のＡ−Ａ線による円周方向の断面図である。

【図8】図６のＢ−Ｂ線による円周方向の断面図である。

【図9】図６のＣ−Ｃ線による円周方向の断面図である。

【図10】図６のＤ−Ｄ線による円周方向の断面図である。

【図11】図６のＥ−Ｅ線による円周方向の断面図である。

【図12】図６のＦ−Ｆ線による円周方向の断面図である。

【図13】第二の実施形態の信号配線層を示す正面図である。

【図14】第二の実施形態の多層配線基板を示す断面図である。

【図15】図１４のＧ−Ｇ線による円周方向の断面図である。

【発明を実施するための形態】

【0011】

（第一の実施形態）
以下、この発明を具体化した第一の実施形態を図面に従って説明する。図１に示す多層配線基板１は、その表面の中央部に形成されたＩＣパッド領域ＰＡに多数のＩＣパッド（半導体チップ搭載用のパッド）２がマトリックス状に配設されている。前記多層配線基板１の裏面には、図３に示すように、ほぼ前面に亘って多数のＩＯパッド（外部接続端子用のパッド）３が配設されている。

【0012】

前記多層配線基板１は、図４に示すように、比誘電率が比較的小さい例えばエポキシ樹脂で形成される絶縁層４内に、高電位側電源配線５と、信号配線６と、低電位側電源配線７がそれぞれ電気的に絶縁された状態で配設されている。

【0013】

この多層配線基板１は、一例として、エポキシ樹脂により絶縁層を形成する工程と、当該絶縁層上にセミアディティブ法により銅からなる配線層を形成する工程を繰り返して多層配線構造を得る、ビルドアップ法により形成される。

【0014】

前記高電位側電源配線５の一端はビア８を介してＩＣパッド２ａに接続され、前記信号配線６の一端はビア９を介してＩＣパッド２ｂに接続され、前記低電位側電源配線７の一端はビア１０を介してＩＣパッド２ｃに接続されている。

【0015】

ＩＣパッド２ａ〜２ｃは、前記ＩＣパッド２の一部であり、前記多層配線基板１の表面に形成されるソルダーレジスト膜１１の開口部１２に露出される。ソルダーレジスト膜１１は、多層配線基板１の表面に形成された後、開口部１２がパターニングされる。

【0016】

前記高電位側電源配線５の他端はビア１３を介してＩＯパッド３ａに接続され、前記信号配線６の他端はビア１４を介してＩＯパッド３ｂに接続され、前記低電位側電源配線７の他端はビア１５を介してＩＯパッド３ｃに接続されている。

【0017】

ＩＯパッド３ａ〜３ｃは、前記ＩＯパッド３の一部であり、多層配線基板１の裏面に形成されるソルダーレジスト膜１６の開口部１７に露出される。
前記ＩＣパッド２ｂは、図２に示すように、前記ＩＣパッド領域ＰＡの外周近傍においてマトリクス状に配置されたＩＣパッド２の中からほぼ円周上に位置するＩＣパッドがＩＣパッド２ｂとして選択されている。

【0018】

そして、ＩＣパッド２ｂの外周側に近接してほぼ円周上に位置するＩＣパッドが前記ＩＣパッド２ｃとして円形に配置され、ＩＣパッド２ｂの内周側に近接してほぼ円周上に位置するＩＣパッドが前記ＩＣパッド２ａとして円形に配置されている。

【0019】

前記ＩＯパッド３ｂは、図３に示すように、前記多層配線基板１の裏面の外周近傍においてマトリクス状に配置されたＩＯパッド３の中からほぼ円周上に位置するＩＯパッドがＩＯパッド３ｂとして選択されている。また、前記ＩＣパッド２ｂとＩＯパッド３ｂとは同心円状に位置している。

【0020】

そして、ＩＯパッド３ｂの外周側に近接して位置する多数のＩＯパッドが前記ＩＯパッド３ｃとして円周状に配置され、ＩＯパッド３ｂの内周側に近接して位置する多数のＩＯパッドが前記ＩＯパッド３ａとして円周状に配置されている。

【0021】

図６〜図１２に示すように、前記高電位側電源配線５は，前記信号配線６及び低電位側電源配線７に接続されされるビア１４，１５を回避しながら、前記多層配線基板１の全域に亘って広面積で形成される配線層（パワープレーン）である。

【0022】

また、前記低電位側電源配線７は，前記信号配線６及び高電位側電源配線５に接続されされるビア８，９を回避しながら、前記多層配線基板１の全域に亘って広面積で形成される配線層（グランドプレーン）である。

【0023】

前記信号配線６は、図５に示すように、前記ＩＣパッド２ｂとＩＯパッド３ｂとを接続するように、前記各ＩＣパッド２ｂからＩＯパッド３ｂに向かって放射状にパターニングされる多数本の配線である。そして、前記各信号配線６はほぼ同一の長さの配線であり、絶縁層４を介して高電位側電源配線５と低電位側電源配線７に対し等間隔を隔てて挟まれるストリップライン構造となっている。

【0024】

次に、上記のように構成された多層配線基板１の作用を説明する。図４に示すように、多層配線基板１のＩＣパッド領域ＰＡ上の各ＩＣパッド２に、バンプ１８を介してチップ１９を接合する。

【0025】

そして、ＩＯパッド３ａに供給される電源電圧が高電位側電源配線５及びＩＣパッド２ａを介してチップ１９に供給される。また、ＩＯパッド３ｃに供給されるグランド電位が低電位側電源配線７及びＩＣパッド２ｃを介してチップ１９に供給される。

【0026】

また、ＩＯパッド３ｂに入力される信号が信号配線６及びＩＣパッド２ｂを介してチップ１９に供給され、あるいはチップ１９から出力される信号がＩＣパッド２ｂ及び信号配線６を介してＩＯパッド３ｂから出力される。

【0027】

このとき、各ＩＣパッド２ｂとＩＯパッド３ｂとを接続する各信号配線６の長さがほぼ均等であり、かつすべての信号配線６が高電位側電源配線５と低電位側電源配線７との間に均等間隔で挟まれた状態であるので、各信号配線６のインピーダンス及び信号の伝搬速度がほぼ均等となる。

【0028】

そして、各信号配線６とチップ１９の入出力回路との間でインピーダンスの不整合が発生しないように、各信号配線６のインピーダンスとチップ１９の入出力インピーダンスが設定されている。

【0029】

上記のような多層配線基板１では、次に示す効果を得ることができる。
（１）ＩＣパッド２ｂとＩＯパッド３ｂとを同心円状に配置して、ＩＣパッド２ｂとＩＯパッド３ｂとを接続する多数本の信号配線６をほぼ等長とすることができる。また、各信号配線６が高電位側電源配線５と低電位側電源配線７との間に挟まれるストリップライン構造としたので、各信号配線６に寄生する容量及びインダクタンスを揃えて、各信号配線６のインピーダンス及び信号の伝搬速度を揃えることができる。
（２）多数本の信号配線６をほぼ等長としたので、各信号配線６での信号伝搬遅延のばらつきを抑制し、信号の伝搬速度をほぼ均等とすることができる。
（３）ＩＣパッド２ｂとＩＯパッド３ｂとの間の各信号配線６を、ビア９，１４を含めてほぼ等長としたので、ＩＣパッド２ｂとＩＯパッド３ｂとの間での信号伝搬遅延のばらつきを抑制し、信号の伝搬速度をほぼ均等とすることができる。
（４）各信号配線６のインピーダンスと、チップ１９の入出力インピーダンスを整合させることができる。
（５）多層配線基板１の表面にマトリックス状に配設されるＩＣパッド２の中から円周状に位置するＩＣパッド２ｂと、多層配線基板１の裏面にマトリックス状に配設されるＩＯパッド３の中から円周状に位置するＩＯパッド３ｂとを信号配線６で接続した。多層配線基板１の表裏面にマトリックス状に配設されるＩＣパッド及びＩＯパッドを使用して、多数本の等長の信号配線６を形成することができる。
（第二の実施形態）
図１３〜図１５は、第二の実施形態を示す。この実施形態は、前記第一の実施形態の各信号配線６の間に低電位側電源配線７を配設して各信号配線６間に発生するクロストークノイズの低減を図るようにしたものである。

【0030】

図１４に示すように、低電位側電源配線７は信号配線６と同一層で前記ビア１５から延設され、図１３及び図１５に示すように、放射状に延びる各信号配線６間を埋めるように、かつ信号配線６と低電位側電源配線７との間隔が一定となるようにレイアウトされている。

【0031】

上記のような多層配線基板では、第一の実施形態で得られた効果に加えて、次に示す作用効果を得ることができる。
（１）隣り合う信号配線６間でクロストークノイズの発生を抑制することができる。

【0032】

上記実施形態は、以下の態様で実施してもよい。
・第一及び第二の実施形態において、高電位側電源配線５と低電位側電源配線７を上下方向に入れ替えてもよい。
・第一及び第二の実施形態において、信号配線６の上層及び下層に設ける電源配線をともに低電位側電源配線、あるいはともに高電位側電源配線としてもよい。
・ＩＣパッド２ｂを、ＩＣパッド領域ＰＡの外周近傍以外の位置に設けてもよい。同様に、ＩＯパッド３ｂを、多層配線基板の裏面の外周近傍以外の位置に設けてもよい。例えば、ＩＣパッド領域ＰＡの中央部近傍に位置するＩＣパッドから、円周上に位置するパッドをＩＣパッド２ｂとしてもよい。また、多層配線基板１の裏面中央部近傍に位置するＩＯパッドから円周上に位置するパッドをＩＯパッド３ｂとしてもよい。
・第二の実施形態において、各信号配線６間に高電位側電源配線を配設してもよい。

【符号の説明】

【0033】

１…多層配線基板、２，２ａ，２ｂ，２ｃ…ＩＣパッド、３，３ａ，３ｂ，３ｃ…ＩＯパッド、５…電源配線（高電位側電源配線）、６…信号配線、７…電源配線（低電位側電源配線）。

【図4】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図14】

【図15】

【図1】

【図2】

【図3】

【図5】

【図13】