特許第5964162号(P5964162)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社ミツトヨの特許一覧

<>
  • 特許5964162-エンコーダ 図000018
  • 特許5964162-エンコーダ 図000019
  • 特許5964162-エンコーダ 図000020
  • 特許5964162-エンコーダ 図000021
  • 特許5964162-エンコーダ 図000022
  • 特許5964162-エンコーダ 図000023
  • 特許5964162-エンコーダ 図000024
  • 特許5964162-エンコーダ 図000025
  • 特許5964162-エンコーダ 図000026
  • 特許5964162-エンコーダ 図000027
  • 特許5964162-エンコーダ 図000028
  • 特許5964162-エンコーダ 図000029
  • 特許5964162-エンコーダ 図000030
  • 特許5964162-エンコーダ 図000031
  • 特許5964162-エンコーダ 図000032
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】5964162
(24)【登録日】2016年7月8日
(45)【発行日】2016年8月3日
(54)【発明の名称】エンコーダ
(51)【国際特許分類】
   G01D 5/36 20060101AFI20160721BHJP
   G01D 5/347 20060101ALI20160721BHJP
   G01D 5/244 20060101ALI20160721BHJP
【FI】
   G01D5/36 Q
   G01D5/347 110T
   G01D5/244 F
【請求項の数】19
【全頁数】23
(21)【出願番号】特願2012-159302(P2012-159302)
(22)【出願日】2012年7月18日
(65)【公開番号】特開2014-20896(P2014-20896A)
(43)【公開日】2014年2月3日
【審査請求日】2015年6月4日
(73)【特許権者】
【識別番号】000137694
【氏名又は名称】株式会社ミツトヨ
(74)【代理人】
【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
(72)【発明者】
【氏名】加藤 慶顕
【審査官】 深田 高義
(56)【参考文献】
【文献】 特表2005−524050(JP,A)
【文献】 特開平11−316137(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
G01D 5/36
G01D 5/244
G01D 5/347
(57)【特許請求の範囲】
【請求項1】
スケールからの信号を読み取り、基本波のそれぞれの位相が2π/N(Nは、5以上の整数)ずつ異なるN相正弦波信号を出力する検知部と、
前記N相正弦波信号のそれぞれに応じてA相及びB相からなる2相正弦波信号を出力する演算部と、を備え、
mを0≦m≦N−1の整数、iを虚数単位、S2πm/Nを前記N相正弦波のm番目の相の正弦波信号として、前記A相及びB相は、以下の式(I)で表され、
前記N相正弦波信号に含まれるn(nは、1≦n≦Nの整数)次の波の振幅をC、高次高調波の最大次数をh(hは、正の整数)、前記スケールの繰り返し周期に相当する距離をL、前記n次の波の初期位相をθ、ノイズをDとして、
前記N相正弦波のm番目の相の正弦波信号S2πm/Nは、以下の式(II)で表され、
前記式(II)においてN>h+2を満たす、
エンコーダ。

【数1】
【数2】
【請求項2】
前記N相正弦波信号は、第1〜第8の正弦波信号からなる8相正弦波信号であり、
前記第〜8の正弦波信号は、それぞれm=0〜7の場合に対応する、
請求項に記載のエンコーダ。
【請求項3】
前記演算部は、
第1の信号から第2の信号を減算した信号を出力する第1の減算器と、
第3の信号から第2の信号を減算した信号を出力する第2の減算器と、
第3の信号から第4の信号を減算した信号を出力する第3の減算器と、
第1の信号から第4の信号を減算した信号を出力する第4の減算器と、
前記第1の正弦波信号と前記第1の減算器の出力信号とを加算する第1の加算器と、
前記第3の正弦波信号と前記第2の減算器の出力信号とを加算する第2の加算器と、
前記第5の正弦波信号と前記第3の減算器の出力信号とを加算する第3の加算器と、
前記第7の正弦波信号と前記第4の減算器の出力信号とを加算する第4の加算器と、
前記第1の加算器の出力信号から前記第3の加算器の出力信号を減算した信号を前記A相として出力する第5の減算器と、
前記第2の加算器の出力信号から前記第4の加算器の出力信号を減算した信号を前記B相として出力する第6の減算器と、を備える、
請求項に記載のエンコーダ。
【請求項4】
前記第1〜8の正弦波信号のそれぞれの振幅は同じであり、
前記第1の信号は、前記第2の正弦波信号を√2/2倍した信号であり、
前記第2の信号は、前記第4の正弦波信号を√2/2倍した信号であり、
前記第3の信号は、前記第6の正弦波信号を√2/2倍した信号であり、
前記第4の信号は、前記第8の正弦波信号を√2/2倍した信号である、
請求項に記載のエンコーダ。
【請求項5】
前記演算部は、
前記第2の正弦波信号を√2/2倍した信号を前記第1の信号として出力する第1の増幅器と、
前記第4の正弦波信号を√2/2倍した信号を前記第2の信号として出力する第2の増幅器と、
前記第6の正弦波信号を√2/2倍した信号を前記第3の信号として出力する第3の増幅器と、
前記第8の正弦波信号を√2/2倍した信号を前記第4の信号として出力する第4の増幅器と、を更に備える、
請求項に記載のエンコーダ。
【請求項6】
前記第2、4、6及び8の正弦波信号の振幅は、前記第1、3、5及び7の正弦波信号の振幅の√2/2倍であり、
前記第1の信号は、前記第2の正弦波信号であり、
前記第2の信号は、前記第4の正弦波信号であり、
前記第3の信号は、前記第6の正弦波信号であり、
前記第4の信号は、前記第8の正弦波信号である、
請求項に記載のエンコーダ。
【請求項7】
前記検知部は、
前記検知部の移動方向である第1の方向の長さが、前記スケールの1周期の長さと等しい1又は複数の検知領域を備え、
前記検知領域は、
前記スケールからの信号に応じて、それぞれ前記第1〜8の正弦波信号を出力する第1〜8の検知素子を備える、
請求項又はに記載のエンコーダ。
【請求項8】
前記第1〜8の検知素子は、それぞれ前記第1〜8の検知素子の面積に応じた振幅を有する前記第1〜8の正弦波信号を出力し、
前記第1〜8の検知素子は、等しい面積を有する、
請求項に記載のエンコーダ。
【請求項9】
前記第1〜8の検知素子は、同一の矩形形状である、
請求項に記載のエンコーダ。
【請求項10】
前記第1〜8の検知素子は、前記第1の方向に並んで配置される、
請求項乃至のいずれか一項に記載のエンコーダ。
【請求項11】
前記検知領域は、
前記第1、3、5及び7の検知素子が前記第1の方向に並んで配置された第1の列と、
前記第2、4、7及び8の検知素子が前記第1の方向に並んで配置され、前記第1の方向と直交する第2の方向で、前記第1の列と隣接する第2の列と、を備え、
前記第1の列と前記第2の列とは、前記第1〜8の検知素子の前記第1の方向の幅の1/2だけずれて配置される、
請求項10に記載のエンコーダ。
【請求項12】
前記検知部は、
前記検知部の移動方向である第1の方向の長さが、前記スケールの1周期の長さと等しい1又は複数の検知領域を備え、
前記検知領域は、
前記スケールからの信号に応じて、それぞれ前記第1〜8の正弦波信号を出力する第1〜8の検知素子を備える、
請求項に記載のエンコーダ。
【請求項13】
前記第1〜8の検知素子は、それぞれ前記第1〜8の検知素子の面積に応じた振幅を有する前記第1〜8の正弦波信号を出力し、
前記第2、4、6及び8の検知素子の面積は、前記第1、3、5及び7の検知素子の面積の√2/2倍である、
請求項12に記載のエンコーダ。
【請求項14】
前記第1〜8の検知素子は、前記第1の方向に並んで配置される、
請求項13に記載のエンコーダ。
【請求項15】
前記第2、4、6及び8の検知素子の前記第1の方向の幅は、前記第1、3、5及び7の検知素子の前記第1の方向の幅の√2/2倍であり、
前記第1〜8の検知素子の前記第1の方向と直行する第2の方向の高さは等しい、
請求項14に記載のエンコーダ。
【請求項16】
前記第2、4、6及び8の検知素子の前記第1の方向と直交する第2の方向の高さは、前記第1、3、5及び7の検知素子の前記第2の方向の高さの√2/2倍であり、
前記第1〜8の検知素子の前記第1の方向の幅は等しい、
請求項14に記載のエンコーダ。
【請求項17】
前記検知領域は、
前記第1、3、5及び7の検知素子が前記第1の方向に並んで配置された第1の列と、
前記第2、4、7及び8の検知素子が前記第1の方向に並んで配置され、前記第2の方向で、前記第1の列と隣接する第2の列と、を備え、
前記第1の列と前記第2の列とは、前記第1〜8の検知素子の前記第1の方向の幅の1/2だけずれて配置される、
請求項16に記載のエンコーダ。
【請求項18】
前記第1〜8の検知素子は、それぞれ前記スケールで反射される光を光電変換した信号を前記第1〜8の正弦波信号として出力する受光素子である、
請求項乃至17のいずれか一項に記載のエンコーダ。
【請求項19】
前記第1〜8の検知素子は、それぞれ静電容量方式又は電磁誘導方式により、前記第1〜8の正弦波信号を出力する、
請求項乃至17のいずれか一項に記載のエンコーダ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はエンコーダ関する。
【背景技術】
【0002】
光学式のエンコーダでは、4相正弦波からA相及びB相の波形を取得し、これらを描画して得られるリサージュ曲線を基に、位置を検出する手法がしばしば用いられる。この手法で得られるリサージュ曲線には、3次以上の高調波による位置誤差が生じる問題が知られている。
【0003】
位置誤差を抑制する手法として、例えば、高調波の成分を光学的にフィルタすることで、3次以上の高調波を抑制する手法が、既に提案されている(特許文献1)。
【0004】
また、他の手法として、高調波の成分を幾何学的に解析して取り除く手法(特許文献2)が提案されている。この手法では、演算回路により演算を行うことで、効率的に3次以上の高調波を除去することができる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2007−248302号公報
【特許文献2】特開2010−216961号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
ところが、発明者は、上述の手法には、以下の問題点が有ることを見出した。特許文献1に記載の手法は、既に信号に含まれている高次高調波の影響を抑制するものである。そのため、3次以上の高調波の影響がある程度残存してしまう。
【0007】
また、特許文献2に記載の手法では、複雑な演算が必要であるため、高機能な演算回路が必要となる。さらに、演算時間による遅延が生じるため、高調波の変動に追随することができず、高調波の影響を除去できない事態が生じる。
【0008】
以上のように、上述の手法では、3次以上の高調波の変動に追随しつつ効率的に3次以上の高調波の影響を除去することができるエンコーダを実現することはできない。
【課題を解決するための手段】
【0009】
本発明の第1の態様であるエンコーダは、スケールからの信号を読み取り、基本波のそれぞれの位相が2π/N(Nは、5以上の整数)ずつ異なるN相正弦波信号を出力する検知部と、前記N相正弦波信号のそれぞれに応じてA相及びB相からなる2相正弦波信号を出力する演算部と、を備え、mを0≦m≦N−1の整数、iを虚数単位、S2πm/Nを前記N相正弦波のm番目の相の正弦波信号として、前記A相及びB相は、以下の式(1)で表されるものである。

【数1】
【0010】
本発明の第2の態様であるエンコーダは、上記のエンコーダであって、前記N相正弦波信号に含まれるn(nは、1≦n≦Nの整数)次の波の振幅をC、高次高調波の最大次数をh(hは、正の整数)、前記スケールの繰り返し周期に相当する距離をL、前記n次の波の初期位相をθ、ノイズをDとして、前記N相正弦波のm番目の相の正弦波信号S2πm/Nは、以下の式(2)で表されるものである。

【数2】
【0011】
本発明の第3の態様であるエンコーダは、上記のエンコーダであって、前記式(2)においてN>h+2を満たすものである。
【0012】
本発明の第4の態様であるエンコーダは、上記のエンコーダであって、前記N相正弦波信号は、第1〜第8の正弦波信号からなる8相正弦波信号であり、前記第2〜8の正弦波信号は、それぞれm=0〜7の場合に対応するものである。
【0013】
本発明の第5の態様であるエンコーダは、上記のエンコーダであって、前記演算部は、第1の信号から第2の信号を減算した信号を出力する第1の減算器と、第3の信号から第2の信号を減算した信号を出力する第2の減算器と、第3の信号から第4の信号を減算した信号を出力する第3の減算器と、第1の信号から第4の信号を減算した信号を出力する第4の減算器と、前記第1の正弦波信号と前記第1の減算器の出力信号とを加算する第1の加算器と、前記第3の正弦波信号と前記第2の減算器の出力信号とを加算する第2の加算器と、前記第5の正弦波信号と前記第3の減算器の出力信号とを加算する第3の加算器と、前記第7の正弦波信号と前記第4の減算器の出力信号とを加算する第4の加算器と、前記第1の加算器の出力信号から前記第3の加算器の出力信号を減算した信号を前記A相として出力する第5の減算器と、前記第2の加算器の出力信号から前記第4の加算器の出力信号を減算した信号を前記B相として出力する第6の減算器と、を備えるものである。
【0014】
本発明の第6の態様であるエンコーダは、上記のエンコーダであって、前記第1〜8の正弦波信号のそれぞれの振幅は同じであり、前記第1の信号は、前記第2の正弦波信号を√2/2倍した信号であり、前記第2の信号は、前記第4の正弦波信号を√2/2倍した信号であり、前記第3の信号は、前記第6の正弦波信号を√2/2倍した信号であり、前記第4の信号は、前記第8の正弦波信号を√2/2倍した信号であるものである。
【0015】
本発明の第7の態様であるエンコーダは、上記のエンコーダであって、前記演算部は、前記第2の正弦波信号を√2/2倍した信号を前記第1の信号として出力する第1の増幅器と、前記第4の正弦波信号を√2/2倍した信号を前記第2の信号として出力する第2の増幅器と、前記第6の正弦波信号を√2/2倍した信号を前記第3の信号として出力する第3の増幅器と、前記第8の正弦波信号を√2/2倍した信号を前記第4の信号として出力する第4の増幅器と、を更に備えるものである。
【0016】
本発明の第8の態様であるエンコーダは、上記のエンコーダであって、前記第2、4、6及び8の正弦波信号の振幅は、前記第1、3、5及び7の正弦波信号の振幅の√2/2倍であり、前記第1の信号は、前記第2の正弦波信号であり、前記第2の信号は、前記第4の正弦波信号であり、前記第3の信号は、前記第6の正弦波信号であり、前記第4の信号は、前記第8の正弦波信号であるものである。
【0017】
本発明の第9の態様であるエンコーダは、上記のエンコーダであって、前記検知部は、前記検知部の移動方向である第1の方向の長さが、前記スケールの1周期の長さと等しい1又は複数の検知領域を備え、前記検知領域は、前記スケールからの信号に応じて、それぞれ前記第1〜8の正弦波信号を出力する第1〜8の検知素子を備えるものである。
【0018】
本発明の第10の態様であるエンコーダは、上記のエンコーダであって、前記第1〜8の検知素子は、それぞれ前記第1〜8の検知素子の面積に応じた振幅を有する前記第1〜8の正弦波信号を出力し、前記第1〜8の検知素子は、等しい面積を有するものである。
【0019】
本発明の第11の態様であるエンコーダは、上記のエンコーダであって、前記第1〜8の検知素子は、同一の矩形形状であるものである。
【0020】
本発明の第12の態様であるエンコーダは、上記のエンコーダであって、前記第1〜8の検知素子は、前記第1の方向に並んで配置されるものである。
【0021】
本発明の第13の態様であるエンコーダは、上記のエンコーダであって、前記検知領域は、前記第1、3、5及び7の検知素子が前記第1の方向に並んで配置された第1の列と、前記第2、4、7及び8の検知素子が前記第1の方向に並んで配置され、前記第1の方向と直交する第2の方向で、前記第1の列と隣接する第2の列と、を備え、前記第1の列と前記第2の列とは、前記第1〜8の検知素子の前記第1の方向の幅の1/2だけずれて配置されるものである。
【0022】
本発明の第14の態様であるエンコーダは、上記のエンコーダであって、前記検知部は、前記検知部の移動方向である第1の方向の長さが、前記スケールの1周期の長さと等しい1又は複数の検知領域を備え、前記検知領域は、前記スケールからの信号に応じて、それぞれ前記第1〜8の正弦波信号を出力する第1〜8の検知素子を備えるものである。
【0023】
本発明の第15の態様であるエンコーダは、上記のエンコーダであって、前記第1〜8の検知素子は、それぞれ前記第1〜8の検知素子の面積に応じた振幅を有する前記第1〜8の正弦波信号を出力し、前記第2、4、6及び8の検知素子の面積は、前記第1、3、5及び7の検知素子の面積の√2/2倍であるものである。
【0024】
本発明の第16の態様であるエンコーダは、上記のエンコーダであって、前記第1〜8の検知素子は、前記第1の方向に並んで配置されるものである。
【0025】
本発明の第17の態様であるエンコーダは、上記のエンコーダであって、前記第2、4、6及び8の検知素子の前記第1の方向の幅は、前記第1、3、5及び7の検知素子の前記第1の方向の幅の√2/2倍であり、前記第1〜8の検知素子の前記第1の方向と直行する第2の方向の高さは等しいものである。
【0026】
本発明の第18の態様であるエンコーダは、上記のエンコーダであって、前記第2、4、6及び8の検知素子の前記第1の方向と直交する第2の方向の高さは、前記第1、3、5及び7の検知素子の前記第2の方向の高さの√2/2倍であり、前記第1〜8の検知素子の前記第1の方向の幅は等しいものである。
【0027】
本発明の第19の態様であるエンコーダは、上記のエンコーダであって、前記検知領域は、前記第1、3、5及び7の検知素子が前記第1の方向に並んで配置された第1の列と、前記第2、4、7及び8の検知素子が前記第1の方向に並んで配置され、前記第2の方向で、前記第1の列と隣接する第2の列と、を備え、前記第1の列と前記第2の列とは、前記第1〜8の検知素子の前記第1の方向の幅の1/2だけずれて配置されるものである。
【0028】
本発明の第20の態様であるエンコーダは、上記のエンコーダであって、前記第1〜8の検知素子は、それぞれ前記スケールで反射される光を光電変換した信号を前記第1〜8の正弦波信号として出力する受光素子であるものである。
【0029】
本発明の第21の態様であるエンコーダは、上記のエンコーダであって、前記第1〜8の検知素子は、それぞれ静電容量方式又は電磁誘導方式により、前記第1〜8の正弦波信号を出力するものである。
【発明の効果】
【0030】
本発明によれば、簡易な構成で効率的に高次高調波の影響を除去することができるエンコーダを提供することができる。
【0031】
本発明の上述及び他の目的、特徴、及び長所は以下の詳細な説明及び付随する図面からより完全に理解されるだろう。
付随する図面は図解のためだけに示されたものであり、本発明を制限するためのものではない。
【図面の簡単な説明】
【0032】
図1】実施の形態1にかかるエンコーダ100の構成を模式的に示すブロック図である。
図2】スケール10及び受光部101の態様を模式的に示す斜視図である。
図3】受光部101の構成を模式的に示すブロック図である。
図4】演算部102の構成を模式的に示すブロック図である。
図5】実施の形態2にかかるエンコーダ200の構成を模式的に示すブロック図である。
図6】受光部201の構成を模式的に示すブロック図である。
図7】演算部202の構成を模式的に示すブロック図である。
図8】演算部202の構成を具体的に示す回路図である。
図9】受光部201の変形例である受光部201aの構成を示すブロック図である。
図10】受光部201の別の変形例である受光部201bの構成を示すブロック図である。
図11】実施の形態3にかかる受光部の構成例である受光部301の構成を模式的に示すブロック図である。
図12】実施の形態4にかかる受光部の構成例である受光部401の構成を模式的に示すブロック図である。
図13】受光部401の変形例である受光部401aの構成を示すブロック図である。
図14】受光部401aの変形例である受光部401bの構成を示すブロック図である。
図15】受光部401aの別の変形例である受光部401cの構成を示すブロック図である。
【発明を実施するための形態】
【0033】
以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。
【0034】
実施の形態1
まず、実施の形態1にかかるエンコーダ100について説明する。エンコーダ100は、N相正弦波に対して演算を行い、3次高調波成分を含まない2相正弦波を得ることができるリニアエンコーダとして構成される。図1は、実施の形態1にかかるエンコーダ100の構成を模式的に示すブロック図である。エンコーダ100は、受光部101及び演算部102を有する。エンコーダ100は、スケール10に照射された光の反射光を受光することにより、N相正弦波を取得する。以下では、N=8、すなわち8相正弦波を用いる場合を例として説明する。
【0035】
受光部101は、スケール10のパターンを読み取り、読み取り結果を8相正弦波信号として出力する。すなわち、受光部101は、エンコーダ100においてスケール10からの信号(反射光)を読み取って、読み取り結果を8相正弦波信号として出力する検知部としての機能を有する。以下、受光部については、同様に、エンコーダの検知部として機能するものとする。
【0036】
図2は、スケール10及び受光部101の態様を模式的に示す斜視図である。図2に示すように、スケール10は、例えば周期Lの明暗の縞模様パターンである。受光部101は、例えばスケール10のパターン繰り返し方向に、スケール10の周期LごとにN個の受光素子が配置された、受光素子アレイ(Photo Detector Array、以下PDAと称する)として構成される。スケール10のパターン繰り返し方向の受光素子のそれぞれの幅は、L/Nである。
【0037】
図3は、受光部101の構成を模式的に示すブロック図である。受光部101は、8つの受光素子111〜118が配置された領域110が繰り返し配置される。スケール10のパターン繰り返し方向の領域110の長さは、スケール10の周期Lと等しい。よって、受光素子111〜118の幅は、それぞれL/8となる。順に配置された8つの受光素子111〜118は、それぞれα相、ξ相、β相、η相、α相、ξ相、β相、η相に対応する8相正弦波信号を出力する。つまり、受光素子111〜118は、検知部である受光部101の検知素子として機能する。以下、受光素子については、同様に、検知部の検知素子として機能するものとする。
【0038】
演算部102は、受光部101から出力される8相正弦波信号に対して演算を行い、2相正弦波を算出する。
【0039】
ここで、演算部102による演算について説明する。N相正弦波(Nは、2以上の任意の整数)を出力するエンコーダでは、N相正弦波の基本波の位相は、それぞれ2π/Nずつ異なる。すなわち、N相正弦波の基本波の位相は、mを0≦m≦N−1の整数として、2π・m/Nと表現される。このとき、N相正弦波は、以下の式(3)で表される。なお、式(1)では3次高調波の成分(右辺第2項)とコモンノイズの影響(右辺第3項)とを考慮している。

【数3】
式(3)において、Cは基本波の振幅、Cは3次高調波の振幅、θは基本波の初期位相、θは3次高調波の初期位相、Dはコモンノイズである。
【0040】
このとき、N相正弦波を出力するエンコーダでは、リサージュ曲線zは複素平面上において式(4)で表される。

【数4】
【0041】
よって、リサージュ曲線から導かれるA相及びB相は、式(5)で表される。このとき、N>5の条件下では、3次高調波はキャンセルされ出力されない。

【数5】
【0042】
8相正弦波を出力するエンコーダ100に式(3)を適用すると、8相正弦波(α、β、ξ、η、α、β、ξ、ηのそれぞれは、式(6)〜(13)で表される。

【数6】
【0043】
エンコーダ100から出力される8相正弦波に対し、以下の式(14)〜(17)に示す演算を行なうことで従来と互換性のある4相正弦波(a、b、a、b)を得ることができる。このとき、3次高調波成分はキャンセルすることができる。

【数7】
【0044】
また、式(14)〜(17)に示す4相正弦波を差動増幅することで得られる2相正弦波(A、B)は、以下の式(18)及び(19)で表される。

【数8】
【0045】
これにより、コモンノイズの影響もキャンセルされる。8相正弦波に対して以上の演算を行うことにより、3次高調波及びコモンノイズの影響が除去された2相正弦波(A相、B相)を得られることが理解できる。
【0046】
演算部102は、式(14)〜(19)に示す演算を実現することができるように構成される。図4は、演算部102の構成を模式的に示すブロック図である。演算部102は、増幅器11〜14、減算器21〜24、41及び42、加算器31〜34を有する。
【0047】
増幅器11〜14は、それぞれξ相、η相、ξ相、η相の振幅を√2/2倍に増幅する。増幅器11で増幅されたξ相(√2/2ξ)は、減算器21及び24に出力される。増幅器12で増幅されたη相(√2/2η)は、減算器21及び22に出力される。増幅器13で増幅されたξ相(√2/2ξ)は、減算器22及び23に出力される。増幅器14で増幅されたη相(√2/2η)は、減算器23及び24に出力される。
【0048】
減算器21は、増幅器11で増幅されたξ相(√2/2ξ)から増幅器12で増幅されたη相(√2/2η)を減算する。減算器21での減算結果は、加算器31に出力される。減算器22は、増幅器13で増幅されたξ相(√2/2ξ)から増幅器12で増幅されたη相(√2/2η)を減算する。減算器22での減算結果は、加算器32に出力される。減算器23は、増幅器13で増幅されたξ相(√2/2ξ)から増幅器14で増幅されたη相(√2/2η)を減算する。減算器23での減算結果は、加算器33に出力される。減算器24は、増幅器11で増幅されたξ相(√2/2ξ)から増幅器14で増幅されたη相(√2/2η)を減算する。減算器24での減算結果は、加算器34に出力される。
【0049】
加算器31は、α相と減算器21での減算結果とを加算する。すなわち、加算器31は、上述の式(14)に示す演算を行う。加算器31での加算結果は、式(14)に示すa相として、減算器41に出力される。加算器32は、β相と減算器22での減算結果とを加算する。すなわち、加算器32は、上述の式(17)に示す演算を行う。加算器32での加算結果は、式(17)に示すb相として、減算器42に出力される。加算器33は、α相と減算器23での減算結果とを加算する。すなわち、加算器33は、上述の式(16)に示す演算を行う。加算器33での加算結果は、式(16)に示すa相として、減算器41に出力される。加算器34は、β相と減算器24での減算結果とを加算する。すなわち、加算器34は、上述の式(15)に示す演算を行う。加算器34での加算結果は、式(15)に示すb相として、減算器42に出力される。
【0050】
減算器41は、加算器31の加算結果(a相)から加算器33の加算結果(a相)を減算する。すなわち、減算器41は、上述の式(18)に示す演算を行う。減算器41での減算結果は、式(18)に示すA相として出力される。減算器42は、加算器34の加算結果(b相)から加算器32の加算結果(b相)を減算する。すなわち、減算器42は、上述の式(19)に示す演算を行う。減算器42での減算結果は、式(19)に示すB相として出力される。
【0051】
以上、演算部102は、式(6)〜(13)に示す8相正弦波に対して式(14)〜(19)で示す演算を行う。これにより、加算器31〜34がそれぞれ行う式(14)〜(17)に示す演算により、3次高調波成分を除去することができる。よって、エンコーダ100によれば、3次高調波及びコモンノイズの影響が除去された2相正弦波(A相、B相)を得ることができる。
【0052】
以上、本構成によれば、8相正弦波に対して演算を行うことにより、3次高調波成分を含まない2相正弦波(A相及びB相)を得ることができるエンコーダを実現することができる。
【0053】
実施の形態2
次に、実施の形態2にかかるエンコーダ200について説明する。エンコーダ200は、実施の形態1にかかるエンコーダ100の変形例である。図5は、実施の形態2にかかるエンコーダ200の構成を模式的に示すブロック図である。エンコーダ200は、エンコーダ100の受光部101及び演算部102を、それぞれ受光部201及び演算部202に置換した構成を有する。
【0054】
受光部201は、受光部101と同様に、スケール10のパターンを読み取り、読み取り結果を8相正弦波信号として出力する。図6は、受光部201の構成を模式的に示すブロック図である。受光部201は、8つの受光素子211〜218が配置された領域210が繰り返し配置される。スケール10のパターン繰り返し方向の領域210の長さは、スケール10の周期Lと等しい。順に配置された8つの受光素子211〜218は、それぞれα相、ξ相、β相、η相、α相、ξ相、β相、η相に対応する8相正弦波信号を出力する。
【0055】
但し、受光素子211(α相)、213(β相)、215(α相)、217(β相)の幅w1は、受光素子212(ξ相)、214(η相)、216(ξ相)、218(η相)の幅w2よりも大きい。具体的には、本実施の形態では、w2/w1=√2/2となっている。
【0056】
つまり、受光素子212(ξ相)、214(η相)、216(ξ相)、218(η相)の面積S2は、受光素子211(α相)、213(β相)、215(α相)、217(β相)の面積S1の√2/2倍となる。よって、受光部201は、受光素子の幅を変えることにより、S2/S1=√2/2とすることができる。これにより、ξ相、η相、ξ相、η相の振幅は、α相、β相、α相、β相の振幅の√2/2倍となる。
【0057】
図7は、演算部202の構成を模式的に示すブロック図である。演算部202は、演算部102の増幅器11〜14を削除した構成を有する。また、演算部102における入力信号ξ、η、ξ、ηは、演算部202では、√2/2ξ、√2/2η、√2/2ξ、√2/2ηとなっている。演算部202のその他の構成は、演算部102と同様であるので、説明を省略する。
【0058】
本構成では、ξ相、η相、ξ相、η相を√2/2倍にする増幅器が除去されている。しかし、受光部201によって、ξ相、η相、ξ相、η相は、既に√2/2倍になっている。よって、演算部202は、演算部102と同様の演算処理を行うことができる。
【0059】
図8は、演算部202の構成を具体的に示す回路図である。減算器21〜24は、それぞれ第1〜4の抵抗R1及び増幅器AMPを有する。減算器21〜24の非反転入力端子は、第1の抵抗R1を介して、増幅器AMPの非反転入力端子と接続される。減算器21〜24の反転入力端子は、第2の抵抗R1を介して、増幅器AMPの反転入力端子と接続される。また、増幅器AMPの反転入力端子と出力端子とは、第3の抵抗R1を介して接続される。増幅器AMPの非反転入力端子は、第4の抵抗R1を介してグランドと接続される。
【0060】
加算器31〜34は、それぞれ第1〜3の抵抗R2及び増幅器AMPを有する。加算器31〜34の一方の入力端子は、第1の抵抗R2を介して、増幅器AMPの反転入力端子と接続される。加算器31〜34の他方の入力端子は、第2の抵抗R2を介して、増幅器AMPの反転入力端子と接続される。また、増幅器AMPの反転入力端子と出力端子とは、第3の抵抗R2を介して接続される。増幅器AMPの非反転入力端子は、グランドと接続される。
【0061】
減算器41及び42、それぞれ第1〜4の抵抗R3及び増幅器AMPを有する。 減算器41及び42は、減算器21〜24と比べ、第1〜4の抵抗R1が第1〜4の抵抗R3に変更されている他は、同様の構成であるので説明を省略する。
【0062】
よって、本構成によれば、実施の形態1にかかるエンコーダ100と同様の機能を有するエンコーダを実現することができる。また、本構成によれば、演算部の増幅器を削減することができるので、演算部の回路規模を縮小することができる。その結果、本構成によれば、より小型のエンコーダを得ることが可能である。
【0063】
なお、上述の受光部201は例示であり、受光部は別の構成とすることもできる。図9は、受光部201の変形例である受光部201aの構成を示すブロック図である。受光部201aは、8つの受光素子211a〜218aが配置された領域210aが繰り返し配置される。スケール10のパターン繰り返し方向の領域210aの長さは、スケール10の周期Lと等しい。順に配置された8つの受光素子211a〜218aは、それぞれα相、ξ相、β相、η相、α相、ξ相、β相、η相に対応する8相正弦波信号を出力する。
【0064】
但し、受光素子211a(α相)、213a(β相)、215a(α相)、217a(β相)の高さh1は、受光素子212a(ξ相)、214a(η相)、216a(ξ相)、218a(η相)の高さh2よりも大きい。具体的には、本実施の形態では、h2/h1=√2/2となっている。なお、受光素子211a〜218aは、全て同じ幅を有する。
【0065】
つまり、受光素子212a(ξ相)、214a(η相)、216a(ξ相)、218a(η相)の面積S2は、受光素子211a(α相)、213a(β相)、215a(α相)、217a(β相)の面積S1の√2/2倍となる。よって、受光部201aは、受光素子の高さを変えることにより、S2/S1=√2/2とすることができる。これにより、受光部201と同様に、ξ相、η相、ξ相、η相の振幅を、α相、β相、α相、β相の振幅の√2/2倍とすることができる。
【0066】
よって、受光部201に代えて受光部201aを用いることにより、エンコーダ200と同様の機能を有するエンコーダを実現することができる。
【0067】
図10は、受光部201の別の変形例である受光部201bの構成を示すブロック図である。受光部201bは、8つの受光素子211b〜218bが配置された領域210bが繰り返し配置される。スケール10のパターン繰り返し方向の領域210bの長さは、スケール10の周期Lと等しい。順に配置された8つの受光素子211b〜218bは、それぞれα相、ξ相、β相、η相、α相、ξ相、β相、η相に対応する8相正弦波信号を出力する。
【0068】
但し、受光素子211b(α相)、213b(β相)、215b(α相)、217b(β相)の幅w1及び高さh1は、受光素子212b(ξ相)、214b(η相)、216b(ξ相)、218b(η相)の幅w2及び高さh2よりも大きい。具体的には、本実施の形態では、w2/w1=√(√2/2)、h2/h1=√(√2/2)となっている。
【0069】
つまり、受光素子212b(ξ相)、214b(η相)、216b(ξ相)、218b(η相)の面積S2は、受光素子211b(α相)、213b(β相)、215b(α相)、217b(β相)の面積S1の√2/2倍となる。よって、受光部201bは、受光素子の幅及び高さを変えることにより、S2/S1=√2/2とすることができる。これにより、受光部201と同様に、ξ相、η相、ξ相、η相の振幅を、α相、β相、α相、β相の振幅の√2/2倍とすることができる。
【0070】
よって、受光部201に代えて受光部201bを用いることにより、エンコーダ200と同様の機能を有するエンコーダを実現することができる。
【0071】
実施の形態3
次に、実施の形態3にかかるエンコーダについて説明する。実施の形態3にかかるエンコーダは、実施の形態1にかかるエンコーダ100の受光部101を他の構成に変形したものである。演算部102については、エンコーダ100と同様であるので、説明を省略する。以下、受光部の構成に着目して説明する。
【0072】
図11は、実施の形態3にかかる受光部の構成例である受光部301の構成を模式的に示すブロック図である。受光部301は、受光部101と同様に、スケール10のパターンを読み取り、読み取り結果を8相正弦波信号として出力する。受光部301は、8つの受光素子311〜318が配置された領域310が2次元的に配置される。
【0073】
受光素子311〜318の幅は、L/4である。領域310では、受光素子311(α相)、313(β相)、315(α相)、317(β相)が列L31に配置される。受光素子312(ξ相)、314(η相)、316(ξ相)、318(η相)が列L31に隣接する列L32に配置される。ただし、受光素子312(ξ相)、314(η相)、316(ξ相)、318(η相)は、幅方向にL/8だけずらして配置される。
【0074】
なお、図11では、受光素子に接続される配線については、代表的なもののみを表示し、その他の配線については表示を省略している。
【0075】
以上、本構成によれば、受光素子を2次元的に配置しつつ、エンコーダ100と同様に8相正弦波信号から2相正弦波を生成するエンコーダを実現することができる。
【0076】
実施の形態4
次に、実施の形態4にかかるエンコーダについて説明する。実施の形態4にかかるエンコーダは、実施の形態2にかかるエンコーダの受光部201を他の構成に変形したものである。以下、受光部の構成に着目して説明する。図12は、実施の形態4にかかる受光部の構成例である受光部401の構成を模式的に示すブロック図である。受光部401は、8つの受光素子411〜418が配置された領域410が2次元的に配置される。
【0077】
受光素子411〜418の幅は、L/4である。領域410では、受光素子411(α相)、413(β相)、415(α相)、417(β相)が列L41に配置される。受光素子412(ξ相)、414(η相)、416(ξ相)、418(η相)が列L41に隣接する列L42に配置される。ただし、受光素子412(ξ相)、414(η相)、416(ξ相)、418(η相)は、幅方向にL/8だけずらして配置される。つまり、領域410での受光素子の配置は、領域310と同様である。
【0078】
但し、受光素子411(α相)、413(β相)、415(α相)、417(β相)の高さh1は、受光素子412(ξ相)、414(η相)、416(ξ相)、418(η相)の高さh2h2よりも大きい。具体的には、本実施の形態では、h2/h1=√(√2/2)となっている。
【0079】
つまり、受光素子412(ξ相)、414(η相)、416(ξ相)、418(η相)の面積S2は、受光素子411(α相)、413(β相)、415(α相)、417(β相)の面積S1の√2/2倍となる。つまり、受光部401は、受光素子の高さを変えることにより、S2/S1=√2/2とすることができる。これにより、受光素子を2次元的に配置しても、受光部201と同様に、ξ相、η相、ξ相、η相の振幅を、α相、β相、α相、β相の振幅の√2/2倍とすることができる。
【0080】
なお、図12では、受光素子に接続される配線については、代表的なもののみを表示し、その他の配線については表示を省略している。
【0081】
以上、本構成によれば、受光素子を2次元的に配置しつつ、エンコーダ200と同様に8相正弦波信号から2相正弦波を生成するエンコーダを実現することができる。
【0082】
なお、上述の受光部401は例示であり、受光部は別の構成とすることもできる。図13は、受光部401の変形例である受光部401aの構成を示すブロック図である。受光部401aは、8つの受光素子411a〜418aが配置された領域410aが繰り返し配置される。
【0083】
実施の形態1〜3においては、矩形の受光素子を用いたが、受光素子411a(α相)、413a(β相)、415a(α相)、417a(β相)は、矩形以外の形状を有する。受光素子411a(α相)、413a(β相)、415a(α相)、417a(β相)の高さはh1である。受光素子412a(ξ相)、414a(η相)、416a(ξ相)、418a(η相)の高さはh2である。なお、h2/h1=√2/2となっている。また、受光素子411a(α相)、413a(β相)、415a(α相)、417a(β相)は屈曲した帯状の形状を有し、帯の幅はL/8である。受光素子412a(ξ相)、414a(η相)、416a(ξ相)、418a(η相)は矩形である、その幅はL/4である。これにより、受光素子412a(ξ相)、414a(η相)、416a(ξ相)、418a(η相)の面積S2は、受光素子411(α相)、413(β相)、415(α相)、417(β相)の面積S1の√2/2倍となる。
【0084】
受光素子412a(ξ相)は、受光素子411a(α相)及び413a(β相)に取り囲まれて配置される。受光素子414a(η相)は、受光素子413a(β相)及び415a(α相)に取り囲まれて配置される。受光素子416a(ξ相)は、受光素子415a(α相)及び417a(β相)に取り囲まれて配置される。受光素子418a(η相)は、受光素子417a(β相)及び411a(α相)に取り囲まれて配置される。
【0085】
以上、本構成によれば、矩形の受光素子を順に配置しなくとも、受光部401と同様の機能を有する受光部を得ることができる。更に、受光部401aは受光部401と比べて受光素子配置が複雑であるため、受光部上に局所的に汚れなどが付着しても、その影響を低減することが可能である。
【0086】
また、受光部401aは以下の変形を行うことも可能である。図14は、受光部401aの変形例である受光部401bの構成を示すブロック図である。受光部401bは、8つの受光素子411b〜418bが2組ずつ配置された領域410bが繰り返し配置される。受光素子411b〜418bは、それぞれ受光部401aの受光素子411a〜418aに対応する。受光部401bでは、列L41bにのみ受光素子412b(ξ相)及び416b(ξ相)を配置し、列L42bにのみ受光素子414b(η相)及び418b(η相)を配置している。
【0087】
図15は、受光部401aの別の変形例である受光部401cの構成を示すブロック図である。受光部401cは、8つの受光素子411c〜418cが配置された領域410cが繰り返し配置される。受光素子411c〜418cは、それぞれ受光部401aの受光素子411a〜418aに対応する。受光部401cは、上下方向に隣接する領域410cを上下ミラー反転させた構成を有する。
【0088】
以上、受光部401b及び401cによっても、ξ相、η相、ξ相、η相の振幅を、α相、β相、α相、β相の振幅の√2/2倍とすることができる。
【0089】
実施の形態5
次に、実施の形態5にかかるエンコーダについて説明する。実施の形態5では、実施の形態1〜4にかかるエンコーダにおいて、高次高調波の除去態様を詳細に説明する。上述の実施の形態では、N相正弦波が基本波及び3次高調波を含む例(上述の式(3))について説明したが、N相正弦波は任意の次数の高調波を含む形式に一般化することができる。h次(hは、正の整数)までの高調波を含むN相正弦波は、以下の式(20)で表すことができる。なお、Cはn次の波の振幅、θはn次の波の初期位相である。

【数9】
【0090】
このとき、N相正弦波を出力するエンコーダでは、リサージュ曲線zは複素平面上において、式(4)と同様に、以下の式(21)で表される。

【数10】
【0091】
リサージュ曲線zから導かれるA相及びB相は、式(5)と同様に、以下の式(22)で表される。

【数11】
【0092】
上述の定義のもとで、N相正弦波が10次までの高調波を含む場合(h=10)について検討する。まず、5相正弦波(N=5)が10次までの高調波を含む場合について説明する。この場合、式(5)より、A相及びB相は以下の式(23)で表される。

【数12】
この場合、式(23)に示すように、2〜10次の高調波のうち、2、3、5、7、8、10次の高調波が除去されることが理解できる。
【0093】
次に、8相正弦波(N=8)が10次までの高調波を含む場合について説明する。この場合、式(5)より、A相及びB相は以下の式(24)で表される。

【数13】
この場合、式(24)に示すように、2〜10次の高調波のうち、2、3、4、5、6、8、10次の高調波が除去されることが理解できる。
【0094】
次に、12相正弦波(N=8)が10次までの高調波を含む場合について説明する。この場合、式(5)より、A相及びB相は以下の式(25)で表される。

【数14】
この場合、式(25)に示すように、2〜10次の高調波のうち、2、3、4、5、6、7、8、9、10次の高調波が除去されることが理解できる。
【0095】
以上より、本実施の形態では、h次までの高調波を含むN相正弦波において、(a×N±1)次の高調波以外の高次高調波を除去することが可能である(但し、aは正の整数)。よって、基本波に対してより多くの相を設定すれば除去できる高調波の次数を増やすことができる。また、12相正弦波(N=8)が10次までの高調波を含む場合(h=10、N=12)から理解できるように、除去したい高調波の最高次数(例えば10次)よりも少なくとも2つ多い相(N≧12)を設定することで、全ての高調波を除去することができる。
【0096】
その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述の実施の形態では、リニアエンコーダについて説明したが、適宜ロータリエンコーダなどの別の種類のエンコーダとして構成することが可能である。
【0097】
上述の実施の形態では、光学式のエンコーダについて説明したが、静電式又は電磁誘導方式のエンコーダとして構成することができることは勿論である。
【0098】
実施の形態4では、受光素子の面積が異なる場合について説明したが、領域に配置される受光素子のそれぞれの面積を同一として、演算部102と組み合わせことも可能である。
【符号の説明】
【0099】
11〜14 増幅器
21〜24、41、42 減算器
31〜34 加算器
10 スケール
100、200 エンコーダ
101、201、201a、201b、301、401、401a、401b、401c 受光部
102、202 演算部
110、210、210a、210b、310、410、410a、410b、410c 領域
111〜118、211〜218、211a〜218a、211b〜218b、311〜318、411〜418、411a〜418a、411b〜418b、411c〜418c 受光素子
AMP 増幅器
L31、L32、L41、L42 列
R1〜R3 抵抗
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15