特許 5965135 駆動装置及び駆動方法並びに駆動装置を備えた撮像装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5965135

(24)【登録日】2016年7月8日

(45)【発行日】2016年8月3日

(54)【発明の名称】駆動装置及び駆動方法並びに駆動装置を備えた撮像装置

(51)【国際特許分類】

   H04N 5/372 20110101AFI20160721BHJP

   H04N 5/355 20110101ALI20160721BHJP

【ＦＩ】

   H04N5/335 720

   H04N5/335 550

【請求項の数】3

【全頁数】16

(21)【出願番号】特願2011-254091(P2011-254091)

(22)【出願日】2011年11月21日

(65)【公開番号】特開2013-110590(P2013-110590A)

(43)【公開日】2013年6月6日

【審査請求日】2014年10月1日

【権利譲渡・実施許諾】特許権者において、実施許諾の用意がある。

(73)【特許権者】

【識別番号】000004352

【氏名又は名称】日本放送協会

(74)【代理人】

【識別番号】100072604

【弁理士】

【氏名又は名称】有我 軍一郎

(72)【発明者】

【氏名】新井 俊希

(72)【発明者】

【氏名】北村 和也

【審査官】 松永 隆志

(56)【参考文献】

【文献】 特開２００８−０３５３３１（ＪＰ，Ａ）

【文献】 特開平１１−３４５９５８（ＪＰ，Ａ）

【文献】 特開２０１１−１７１９１３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｎ ５／３７２

Ｈ０４Ｎ ５／３５５

(57)【特許請求の範囲】

【請求項1】

被写体からの光を光電変換して信号電荷を生成する受光素子に複数段に接続され、前記受光素子が生成した信号電荷を順次蓄積して出力側に転送する複数の信号電荷蓄積転送部を備えた撮像素子を駆動する駆動装置であって、
撮影速度の情報を入力する撮影速度情報入力手段と、
前記撮影速度が予め定められた撮影速度閾値未満であることを条件に、前記撮影速度に応じた周波数を有し、前記撮影速度閾値未満の所定の撮影速度で前記信号電荷蓄積転送部の電荷転送容量が所定容量となる駆動電圧に基づいた第１駆動信号を前記各信号電荷蓄積転送部に出力する第１駆動信号出力手段と、
前記撮影速度が前記撮影速度閾値以上であることを条件に、前記撮影速度に応じた周波数を有し、前記第１駆動信号よりも電圧振幅が大きく、かつ、前記各信号電荷蓄積転送部が転送する信号電荷の転送容量を前記第１駆動信号よりも大きく設定する第２駆動信号を前記各信号電荷蓄積転送部に出力する第２駆動信号出力手段と、
を備えたことを特徴とする駆動装置。

【請求項2】

被写体からの光を光電変換して信号電荷を生成する受光素子に複数段に接続され、前記受光素子が生成した信号電荷を順次蓄積して出力側に転送する複数の信号電荷蓄積転送部を備えた撮像素子と、
前記撮像素子を駆動する請求項１に記載の駆動装置と、
前記撮像素子からの信号を処理して映像信号を出力する信号処理回路と、
を備えたことを特徴とする撮像装置。

【請求項3】

被写体からの光を光電変換して信号電荷を生成する受光素子に複数段に接続され、前記受光素子が生成した信号電荷を順次蓄積して出力側に転送する複数の信号電荷蓄積転送部を備えた撮像素子を駆動する駆動方法であって、
撮影速度の情報を入力するステップと、
前記撮影速度が予め定められた撮影速度閾値未満であることを条件に、前記撮影速度に応じた周波数を有し、前記撮影速度閾値未満の所定の撮影速度で前記信号電荷蓄積転送部の電荷転送容量が所定容量となる駆動電圧に基づいた第１駆動信号を前記各信号電荷蓄積転送部に出力するステップと、
前記撮影速度が前記撮影速度閾値以上であることを条件に、前記撮影速度に応じた周波数を有し、前記第１駆動信号よりも電圧振幅が大きく、かつ、前記各信号電荷蓄積転送部が転送する信号電荷の転送容量を前記第１駆動信号よりも大きく設定する第２駆動信号を前記各信号電荷蓄積転送部に出力するステップと、
を含むことを特徴とする駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、超高速度撮影に用いられる画素周辺記録型撮像素子の駆動装置及び駆動方法並びに駆動装置を備えた撮像装置に関する。

【背景技術】

【0002】

最高撮影速度が２００万フレーム／秒の超高速度撮影が可能な斜行直線状のＣＣＤメモリを持つ画素周辺記録型撮像素子が既に発明されている（例えば、非特許文献１参照）。

【0003】

非特許文献１記載の画素周辺記録型撮像素子は、各画素の光電変換部であるフォトダイオードに、ＣＣＤの転送路で構成される斜行直線状のＣＣＤメモリが直接接続された構造を有する。光電変換により発生した電荷は、画素周辺記録型撮像素子の外部に読み出されることなく、画素周辺部に配置されたＣＣＤメモリに一時蓄積される。この構成により、非特許文献１記載の画素周辺記録型撮像素子は、フォトダイオードとＣＣＤメモリを全画素並列に駆動し、電荷をＣＣＤメモリに蓄積しておくことで超高速度撮影が可能となっている。

【0004】

ところで、画素周辺記録型撮像素子に矩形波電圧を印加して駆動した場合、５０万フレーム／秒以上においてダイナミックレンジが徐々に狭くなる現象が観察されている。その原因について非特許文献２に詳しい説明がなされている。その要約を以下に示す。

【0005】

図１１は、４相駆動におけるＣＣＤメモリの各相φ１〜φ４の電極に印加される電圧波形模式図である。図１１において、実線は波形なまりがない波形、点線は波形なまりがある波形をそれぞれ示している。ある時刻Ｔにおける電圧は、波形なまりがない場合と波形なまりがある場合で異なる。

【0006】

波形なまりがある場合とない場合の、ある時刻Ｔにおける電圧を、４相駆動のＣＣＤメモリの各相φ１〜φ４の電極に印加した場合の断面電位模式図を図１２に示す。図１２において、実線は波形なまりがない場合、点線は波形なまりがある場合の断面電位をそれぞれ示している。図示のように、波形がなまるとφ２とφ３に十分な印加電圧が加わらないため、電荷転送容量が低下する。この電荷転送容量は、波形なまりが大きくなるに従って低下する。また、波形なまりがない場合の最大の電荷転送容量は、後段の回路で電荷電圧変換をした後の飽和信号レベルに相当する。

【0007】

波形なまりの程度を表す指標としては、一般に１／４周期時電圧が用いられる。検討結果によれば、この１／４周期時電圧が低下する撮影速度は５０万フレーム／秒以上である。そのため、従来の画素周辺記録型撮像素子について飽和信号レベルの撮影速度依存性を測定すると、飽和信号レベルは５０万フレーム／秒以上において徐々に低下する特性になる。一方、ノイズレベルは撮影速度に依存せず一定である。したがって、従来の画素周辺記録型撮像素子では、５０万フレーム／秒以上においてダイナミックレンジが徐々に狭くなる。

【先行技術文献】

【非特許文献】

【0008】

【非特許文献1】T. Arai, T. Hayashida, K. Kitamura, J. Yonai, H. Maruyama, H. Ootake, T. G. Etoh, and H. van Kuijk, "Development of ultrahigh-speed CCD with maximum frame rate of 2 million frames per second", Proceedings of SPIE Photonics West 2011-OPTO, Vol.7934, pp.79340J1-9, 2011.

【非特許文献2】新井俊希、北村和也、米内淳、大竹浩、林田哲哉、丸山裕孝、バン・クイク・ハリー、江藤剛治、「２００万枚／秒３０万画素超高速度ＣＣＤの開発」電子情報通信学会論文誌Ｃ，Ｖｏｌ．Ｊ９４−Ｃ，Ｎｏ．９，ｐｐ．２５２−２６０，（２０１１）

【発明の概要】

【発明が解決しようとする課題】

【0009】

本発明は、前述のような事情に鑑みてなされたものであり、高速駆動時のダイナミックレンジを従来よりも拡大することができる駆動装置及び駆動方法並びに駆動装置を備えた撮像装置を提供することを目的とする。

【課題を解決するための手段】

【0010】

本発明の駆動装置は、被写体からの光を光電変換して信号電荷を生成する受光素子に複数段に接続され、前記受光素子が生成した信号電荷を順次蓄積して出力側に転送する複数の信号電荷蓄積転送部を備えた撮像素子を駆動する駆動装置であって、撮影速度の情報を入力する撮影速度情報入力手段と、前記撮影速度が予め定められた撮影速度閾値未満であることを条件に、前記撮影速度に応じた周波数を有し、前記撮影速度閾値未満の所定の撮影速度で前記信号電荷蓄積転送部の電荷転送容量が所定容量となる駆動電圧に基づいた第１駆動信号を前記各信号電荷蓄積転送部に出力する第１駆動信号出力手段と、前記撮影速度が前記撮影速度閾値以上であることを条件に、前記撮影速度に応じた周波数を有し、前記第１駆動信号よりも電圧振幅が大きく、かつ、前記各信号電荷蓄積転送部が転送する信号電荷の転送容量を前記第１駆動信号よりも大きく設定する第２駆動信号を前記各信号電荷蓄積転送部に出力する第２駆動信号出力手段と、を備えた構成を有している。

【0011】

この構成により、本発明の駆動装置は、撮影速度が撮影速度閾値以上である場合に、撮影速度に応じた周波数を有し、第１駆動信号よりも電圧振幅が大きく、かつ、各信号電荷蓄積転送部が転送する信号電荷の転送容量を第１駆動信号よりも大きく設定する第２駆動信号を各信号電荷蓄積転送部に出力するので、高速駆動時のダイナミックレンジを従来よりも拡大することができる。

【0012】

本発明の撮像装置は、被写体からの光を光電変換して信号電荷を生成する受光素子に複数段に接続され、前記受光素子が生成した信号電荷を順次蓄積して出力側に転送する複数の信号電荷蓄積転送部を備えた撮像素子と、前記撮像素子を駆動する駆動装置と、前記撮像素子からの信号を処理して映像信号を出力する信号処理回路と、を備えた構成を有している。

【0013】

この構成により、本発明の撮像装置は、高速駆動時のダイナミックレンジを従来よりも拡大することができる駆動装置を備えるので、被写体像の画質を向上させることができる。

【0014】

本発明の駆動方法は、被写体からの光を光電変換して信号電荷を生成する受光素子に複数段に接続され、前記受光素子が生成した信号電荷を順次蓄積して出力側に転送する複数の信号電荷蓄積転送部を備えた撮像素子を駆動する駆動方法であって、撮影速度の情報を入力するステップと、前記撮影速度が予め定められた撮影速度閾値未満であることを条件に、前記撮影速度に応じた周波数を有し、前記撮影速度閾値未満の所定の撮影速度で前記信号電荷蓄積転送部の電荷転送容量が所定容量となる駆動電圧に基づいた第１駆動信号を前記各信号電荷蓄積転送部に出力するステップと、前記撮影速度が前記撮影速度閾値以上であることを条件に、前記撮影速度に応じた周波数を有し、前記第１駆動信号よりも電圧振幅が大きく、かつ、前記各信号電荷蓄積転送部が転送する信号電荷の転送容量を前記第１駆動信号よりも大きく設定する第２駆動信号を前記各信号電荷蓄積転送部に出力するステップと、を含む構成を有している。

【0015】

この構成により、本発明の駆動方法は、撮影速度が撮影速度閾値以上である場合に、撮影速度に応じた周波数を有し、第１駆動信号よりも電圧振幅が大きく、かつ、各信号電荷蓄積転送部が転送する信号電荷の転送容量を第１駆動信号よりも大きく設定する第２駆動信号を各信号電荷蓄積転送部に出力するので、高速駆動時のダイナミックレンジを従来よりも拡大することができる。

【発明の効果】

【0016】

本発明は、高速駆動時のダイナミックレンジを従来よりも拡大することができるという効果を有する駆動装置及び駆動方法並びに駆動装置を備えた撮像装置を提供することができるものである。

【図面の簡単な説明】

【0017】

【図1】本発明に係る駆動装置の第１実施形態における模式的な構成図及び画素周辺記録型撮像素子の模式的な構成図である。

【図2】本発明に係る駆動装置の第１実施形態における露光パルス出力部及び蓄積転送パルス出力部の詳細な構成図である。

【図3】本発明に係る駆動装置の第１実施形態における第１蓄積転送パルス出力部の詳細な構成図である。

【図4】本発明に係る駆動装置の第１実施形態において、画素周辺記録型撮像素子の各電極に印加されるパルス波形を示す図である。

【図5】本発明に係る駆動装置の第１実施形態における１／４周期時電圧の説明図である。

【図6】本発明に係る駆動装置の第１実施形態において、ＣＣＤメモリの１／４周期時電圧の撮影速度依存性を示すシミュレーション結果である。

【図7】本発明に係る駆動装置の第１実施形態において、第１駆動信号及び第２駆動信号によるＣＣＤメモリの駆動信号波形例を示す図である。

【図8】本発明に係る駆動装置の第１実施形態において、試作品について撮影速度に対する画素周辺記録型撮像素子のダイナミックレンジ測定結果を示す図である。

【図9】本発明に係る駆動装置の第１実施形態におけるフローチャートである。

【図10】本発明に係る撮像装置の第２実施形態におけるブロック構成図である。

【図11】従来の駆動装置において、４相駆動におけるＣＣＤメモリの各相φ１〜φ４の電極に印加される電圧波形模式図である。

【図12】従来の駆動装置において、ある時刻Ｔでの電圧を４相駆動のＣＣＤメモリの各相φ１〜φ４の電極に印加した場合の断面電位模式図である。

【発明を実施するための形態】

【0018】

以下、本発明の実施形態について図面を用いて説明する。

【0019】

（第１実施形態）
図１は、本実施形態における駆動装置１０及び画素周辺記録型撮像素子７０の模式的な構成図である。

【0020】

図１に示すように、駆動装置１０は、ＦＰＧＡ（Field Programmable Gate Array）２０、露光パルス出力部３０、蓄積転送パルス出力部４０、垂直転送パルス出力部５０、水平転送パルス出力部６０を備えている。

【0021】

ＦＰＧＡ２０は、撮影速度を示す撮影速度情報を入力するとともに、電圧振幅が例えば３．３Ｖｐ−ｐ（ボルトピークツーピーク）程度でデューティ比が５０％のタイミングパルスＴＰ１〜ＴＰ４を生成して出力するようになっている。

【0022】

露光パルス出力部３０は、入力したタイミングパルスＴＰ１からデューティ比が５０％の露光パルスφＰＧを生成し、生成した露光パルスφＰＧを画素周辺記録型撮像素子７０に出力するようになっている。

【0023】

蓄積転送パルス出力部４０は、入力したタイミングパルスＴＰ２からデューティ比が５０％の蓄積転送パルスφＭを生成し、生成した蓄積転送パルスφＭを画素周辺記録型撮像素子７０に出力するようになっている。本実施形態では、蓄積転送パルス出力部４０は、４相の蓄積転送パルスφＭ１〜φＭ４を出力するものとする。なお、蓄積転送パルス出力部４０は、本発明に係る第１駆動信号出力手段、第２駆動信号出力手段を構成する。

【0024】

垂直転送パルス出力部５０は、入力したタイミングパルスＴＰ３からデューティ比が５０％の垂直転送パルスφＶを生成し、生成した垂直転送パルスφＶを画素周辺記録型撮像素子７０に出力するようになっている。

【0025】

水平転送パルス出力部６０は、入力したタイミングパルスＴＰ４からデューティ比が５０％の水平転送パルスφＨを生成し、生成した水平転送パルスφＨを画素周辺記録型撮像素子７０に出力するようになっている。

【0026】

画素周辺記録型撮像素子７０は、フォトダイオード（以下「ＰＤ」という。）７１、ＣＣＤメモリ８０、垂直転送ＣＣＤ７２、水平転送ＣＣＤ７３、出力回路７４を含む。

【0027】

ＰＤ７１は、露光パルスφＰＧを入力すると被写体からの光を受光し、光信号を電気信号に変換して信号電荷を生成する受光素子である。

【0028】

ＣＣＤメモリ８０は、ＰＤ７１に直結され、蓄積転送パルスφＭ１〜φＭ４に基づいて、ＰＤ７１が生成した信号電荷を順次蓄積しながら転送するようになっている。このＣＣＤメモリ８０は、本発明に係る信号電荷蓄積転送部を構成する。なお、一般的な画素周辺記録型撮像素子におけるＣＣＤメモリの段数は１００程度であるが、図１では説明の便宜上、ＣＣＤメモリ８０は、ＰＤ７１に隣接する初段のＣＣＤメモリ８１、次段のＣＣＤメモリ８２、・・・最終段のＣＣＤメモリ８８を含む８段構成としている。

【0029】

垂直転送ＣＣＤ７２は、複数のＣＣＤを備え、ＣＣＤメモリ８８からの信号電荷を図中上側から下側の方向に順次転送し、水平転送ＣＣＤ７３に出力するようになっている。水平転送ＣＣＤ７３は、複数のＣＣＤを備え、垂直転送ＣＣＤ７２からの信号電荷を図中右側から左側に転送し、出力回路７４に出力するようになっている。出力回路７４は、水平転送ＣＣＤ７３からの信号電荷を電圧に変換して出力するようになっている。

【0030】

駆動装置１０は、画素周辺記録型撮像素子７０の駆動を、撮影段階及び読出段階の２段階で行うようになっている。具体的には、駆動装置１０のＦＰＧＡ２０は、撮影を開始してからＣＣＤメモリ８０の全てに信号電荷が蓄積されるまでを撮影段階とし、それ以降を読出段階として、露光パルス出力部３０、蓄積転送パルス出力部４０、垂直転送パルス出力部５０及び水平転送パルス出力部６０に、撮影段階又は読出段階に応じたタイミングパルスＴＰ１〜ＴＰ４や撮影段階又は読出段階を示す信号を出力するようになっている。

【0031】

撮影段階では、露光パルス出力部３０及び蓄積転送パルス出力部４０により、ＰＤ７１及びＣＣＤメモリ８０が駆動され、ＰＤ７１で生成された信号電荷がＣＣＤメモリ８１〜８８に順次蓄積される。読出段階では、蓄積転送パルス出力部４０、垂直転送パルス出力部５０及び水平転送パルス出力部６０により、ＣＣＤメモリ８０、垂直転送ＣＣＤ７２及び水平転送ＣＣＤ７３が駆動され、ＣＣＤメモリ８０に蓄積された信号電荷が出力回路７４を通して読み出される。

【0032】

なお、駆動装置１０は、ＣＣＤメモリ８０、垂直転送ＣＣＤ７２、水平転送ＣＣＤ７３の駆動に、２相駆動、３相駆動、４相駆動等の駆動方式を用いることができる。

【0033】

次に、露光パルス出力部３０及び蓄積転送パルス出力部４０に係る詳細な構成について、図２を用いて説明する。

【0034】

図２に示すように、ＦＰＧＡ２０は、タイミングパルスＴＰ１としてタイミングパルスＴＰ１１及びＴＰ１２を露光パルス出力部３０に出力するようになっている。また、ＦＰＧＡ２０は、タイミングパルスＴＰ２としてタイミングパルスＴＰ２１〜ＴＰ２４を蓄積転送パルス出力部４０に出力するようになっている。

【0035】

露光パルス出力部３０は、第１露光パルス出力部３１及び第２露光パルス出力部３２を備えている。第１露光パルス出力部３１は、ＦＰＧＡ２０からタイミングパルスＴＰ１１を入力して電圧変換することにより露光パルスφＰＧ１を生成して出力するようになっている。第２露光パルス出力部３２は、ＦＰＧＡ２０からタイミングパルスＴＰ１２を入力して電圧変換することにより露光パルスφＰＧ２を生成して出力するようになっている。

【0036】

蓄積転送パルス出力部４０は、第１蓄積転送パルス出力部４１、第２蓄積転送パルス出力部４２、第３蓄積転送パルス出力部４３、第４蓄積転送パルス出力部４４を備えている。第１蓄積転送パルス出力部４１は、ＦＰＧＡ２０からタイミングパルスＴＰ２１を入力して電圧変換することにより蓄積転送パルスφＭ１を生成して出力するようになっている。同様に、第２蓄積転送パルス出力部４２、第３蓄積転送パルス出力部４３及び第４蓄積転送パルス出力部４４は、それぞれ、ＦＰＧＡ２０からタイミングパルスＴＰ２２、ＴＰ２３及びＴＰ２４を入力して電圧変換することにより蓄積転送パルスφＭ２、φＭ３及びφＭ４を生成して出力するようになっている。

【0037】

画素周辺記録型撮像素子７０は、例えば、ｎ^＋シリコン層、ｐ⁻シリコン層、ｎ⁻シリコン層が順次積層されて形成されており、ＰＤ７１を構成するｎ⁻シリコン層とＰＤ電極７１ａ及び７１ｂ、ＣＣＤメモリ８１〜８８の電極であるＣＣＤメモリ電極８１ａ、８２ａ、・・・８８ａを含む。

【0038】

ＰＤ電極７１ａは、第１露光パルス出力部３１に接続され、露光パルスφＰＧ１を入力するようになっている。ＰＤ電極７１ｂは、第２露光パルス出力部３２に接続され、露光パルスφＰＧ２を入力するようになっている。

【0039】

ＣＣＤメモリ電極８１ａ及び８５ａは、第１蓄積転送パルス出力部４１に接続され、蓄積転送パルスφＭ１を入力するようになっている。ＣＣＤメモリ電極８２ａ及び８６ａは、第２蓄積転送パルス出力部４２に接続され、蓄積転送パルスφＭ２を入力するようになっている。ＣＣＤメモリ電極８３ａ及び８７ａは、第３蓄積転送パルス出力部４３に接続され、蓄積転送パルスφＭ３を入力するようになっている。ＣＣＤメモリ電極８４ａ及び８８ａは、第４蓄積転送パルス出力部４４に接続され、蓄積転送パルスφＭ４を入力するようになっている。

【0040】

次に、第１蓄積転送パルス出力部４１に係る構成について、図３を用いてさらに詳細に説明する。

【0041】

図３に示すように、ＦＰＧＡ２０は、撮影速度に応じた周波数のタイミングパルスＴＰ２１を生成して出力するパルス出力部２１と、撮影速度に基づいてＣＣＤメモリ８０の駆動電圧を設定するための制御信号を出力する駆動電圧設定部２２と、を備えている。

【0042】

パルス出力部２１は、撮影段階において、撮影速度情報を入力し、撮影速度に応じた周波数を有するタイミングパルスＴＰ２１を生成して第１蓄積転送パルス出力部４１に出力するようになっている。例えば、パルス出力部２１は、撮影速度が１００万フレーム／秒の場合、周波数が１ＭＨｚ（１周期＝１μｓ）、電圧振幅が３．３Ｖｐ−ｐ程度、デューティ比が５０％のタイミングパルスＴＰ２１を生成するものである。なお、パルス出力部２１は、本発明に係る撮影速度情報入力手段を構成する。

【0043】

一方、パルス出力部２１は、読出段階において、例えば、周波数が１００ｋＨｚ（１周期＝１０μｓ）、電圧振幅が３．３Ｖｐ−ｐ程度、デューティ比が５０％のタイミングパルスＴＰ２１を生成して第１蓄積転送パルス出力部４１に出力するようになっている。

【0044】

駆動電圧設定部２２は、予め定められた撮影速度閾値のデータを記憶するメモリ（図示省略）を備えている。駆動電圧設定部２２は、撮影段階において、撮影速度情報を入力し、撮影速度が撮影速度閾値未満の場合はローレベルの制御信号ＴＰＣを出力し、撮影速度が撮影速度閾値以上の場合はハイレベルの制御信号ＴＰＣを出力するようになっている。なお、駆動電圧設定部２２は、本発明に係る撮影速度情報入力手段を構成する。

【0045】

一方、駆動電圧設定部２２は、読出段階において、例えば、ローレベルの制御信号ＴＰＣを出力するようになっている。

【0046】

第１蓄積転送パルス出力部４１は、電圧変換素子４１ａ及び４１ｂ、ドライバ素子４１ｃを備えている。この第１蓄積転送パルス出力部４１は、撮影段階及び読出段階において同様な動作を行うものとする。

【0047】

電圧変換素子４１ａは、例えば１５Ｖの電源に接続されており、制御信号ＴＰＣのレベルに基づいて電源電圧を供給電圧ＶＨに変換してドライバ素子４１ｃに出力するようになっている。例えば、電圧変換素子４１ａは、制御信号ＴＰＣがローレベルである場合は供給電圧ＶＨ＝１２Ｖを出力し、制御信号ＴＰＣがハイレベルである場合は供給電圧ＶＨ＝１３．５Ｖを出力するものである。

【0048】

電圧変換素子４１ｂは、例えば−５Ｖの電源に接続されており、制御信号ＴＰＣのレベルに基づいて電源電圧を供給電圧ＶＬに変換してドライバ素子４１ｃに出力するようになっている。例えば、電圧変換素子４１ｂは、制御信号ＴＰＣがローレベルである場合は供給電圧ＶＬ＝０Ｖを出力し、制御信号ＴＰＣがハイレベルである場合は供給電圧ＶＬ＝−１．５Ｖを出力するものである。

【0049】

ドライバ素子４１ｃは、パルス出力部２１からのタイミングパルスＴＰ２１と、電圧変換素子４１ａから供給される供給電圧ＶＨと、電圧変換素子４１ｂから供給される供給電圧ＶＬと、を入力するようになっている。そして、ドライバ素子４１ｃは、供給電圧ＶＨ及びＶＬに基づいて、タイミングパルスＴＰ２１の周波数を有し、デューティ比が５０％の蓄積転送パルスφＭ１を生成して出力するようになっている。

【0050】

具体的には、ドライバ素子４１ｃは、図示のように、例えば、撮影速度が１００万フレーム／秒の場合は、周波数が１ＭＨｚ（１周期＝１μｓ）、電圧振幅が３．３Ｖｐ−ｐ程度、デューティ比が５０％のタイミングパルスＴＰ２１から、周波数が１ＭＨｚ（１周期＝１μｓ）、ＶＬ＝０Ｖ、ＶＨ＝１２Ｖ、デューティ比が５０％の蓄積転送パルスφＭ１を生成して出力するものである。

【0051】

以上の説明では、第１蓄積転送パルス出力部４１を例示したが、図２に示した第１露光パルス出力部３１、第２露光パルス出力部３２、第２蓄積転送パルス出力部４２、第３蓄積転送パルス出力部４３、第４蓄積転送パルス出力部４４の構成も第１蓄積転送パルス出力部４１と同様の構成である。

【0052】

次に、撮影段階において、図２に示した画素周辺記録型撮像素子７０の各電極に印加されるパルス波形を図４に示す。

【0053】

ＰＤ電極７１ａに印加されるφＰＧ１と、ＰＤ電極７１ｂに印加されるφＰＧ２は、位相が互いに同じで電圧振幅が異なっている。例えば、φＰＧ１の電圧振幅は、φＰＧ２の電圧振幅の１／２である。

【0054】

ＣＣＤメモリ電極８１ａ、８５ａに印加されるφＭ１は、φＰＧ２に対して位相が１／４周期遅れ、電圧振幅は同じである。以下、φＭ２〜φＭ３は、φＭ１と電圧振幅が同じで、φＭ１に対して位相が順次１／４周期ずつ遅れた波形である。

【0055】

次に、波形なまりの程度を表す指標である１／４周期時電圧について図５を用いて説明する。この波形なまりとは、波形の立ち上がり及び立ち上がりが鈍化することをいう。

【0056】

図５において、実線は波形なまりがない波形を示し、点線は波形なまりがある波形を示している。１周期をＴとした場合、電圧波形の立ち上がり時からＴ／４時間経過した時点での電圧が１／４周期時電圧である。図示のように、ＶＬ＝０Ｖ、ＶＨ＝１２Ｖの駆動電圧を、６Ｖを中心電圧として画素周辺記録型撮像素子７０に印加したとする。１／４周期時電圧は、撮影速度が比較的低速のときは１２Ｖを示し、撮影速度が高速になるに従って６Ｖに漸近する。したがって、ＶＬ＝０Ｖ、ＶＨ＝１２Ｖの駆動電圧を印加した場合は、１／４周期時電圧は１２Ｖから６Ｖの間の値を取り得る。

【0057】

図６は、本実施形態におけるＣＣＤメモリ８０の１／４周期時電圧の撮影速度依存性を示すシミュレーション結果である。ＣＣＤメモリ８０は、１／４周期時電圧が１２Ｖの場合に電荷転送容量が最大になるよう設計してある。すなわち、１／４周期時電圧が１２Ｖよりも大きくなるに従って、又は、１／４周期時電圧が１２Ｖよりも小さくなるに従って、ＣＣＤメモリ８０の電荷転送容量は減少する構成となっている。

【0058】

図６に示した例では、ＶＬ＝０ＶとＶＨ＝１２Ｖの電圧（以下「第１駆動電圧」という。）でのデータ（黒丸）と、ＶＬ＝−１．５ＶとＶＨ＝１３．５Ｖの電圧（以下「第２駆動電圧」という。）でのデータ（白丸）と、を図示している。以下、第１駆動電圧での駆動信号を第１駆動信号といい、第２駆動電圧での駆動信号を第２駆動信号という。

【0059】

第１駆動信号及び第２駆動信号によるＣＣＤメモリ８０の駆動信号波形を図７に示す。図７は、撮影段階において、例えば、撮影速度が１００万フレーム／秒の場合の、第１駆動信号（図７（ａ））及び第２駆動信号（図７（ｂ））のそれぞれについて、実線は理想的な電圧波形（波形なまりなし）を示し、点線は実際の電圧波形（波形なまりあり）を示している。撮影速度が速くなるに従って波形なまりが大きくなり、その波形は６Ｖに漸近する。第１駆動信号及び第２駆動信号は、ともに６Ｖを中心とした電圧振幅を有する。

【0060】

図６に戻り、シミュレーション結果のデータによれば、撮影速度が１万フレーム／秒から３０万フレーム／秒程度までの領域（波形なまりなし）では、第１駆動信号（黒丸）の方が第２駆動信号（白丸）よりもＣＣＤメモリ８０の電荷転送容量を大きく設定することができる。しかしながら、撮影速度が８０万フレーム／秒程度以上の領域（波形なまりあり）では、第２駆動信号の方が第１駆動信号よりもＣＣＤメモリ８０の電荷転送容量を大きく設定することができる。なお、撮影速度が５０万フレーム／秒程度では、第１駆動信号及び第２駆動信号での電荷転送容量はほぼ同じである。

【0061】

撮影段階におけるＣＣＤメモリ８０の駆動方法に関し、従来は撮影速度にかかわらず駆動電圧を一定としていた。例えば、従来の駆動方法では、第１駆動信号のみでＣＣＤメモリ８０を駆動していた。これに対し、図６に示した結果より、撮影速度が５０万フレーム／秒程度から８０万フレーム／秒程度までの間に撮影速度閾値を設定し、この撮影速度閾値を基準としてＣＣＤメモリ８０の駆動電圧を切り替えれば、ＣＣＤメモリ８０の電荷転送容量を従来よりも向上させることができることがわかる。

【0062】

すなわち、駆動装置１０は、撮影速度閾値よりも撮影速度が遅い領域では第１駆動信号でＣＣＤメモリ８０を駆動し、撮影速度閾値よりも撮影速度が速い領域では第１駆動信号から第２駆動信号に切り替えてＣＣＤメモリ８０を駆動することにより、ＣＣＤメモリ８０の電荷転送容量を従来よりも向上させることができることがわかる。ここで、ノイズレベルは撮影速度に依存せず一定であるので、駆動装置１０は、撮影速度閾値を基準として駆動電圧を切り替えることにより、撮影速度閾値以上の高速駆動時において画素周辺記録型撮像素子７０のダイナミックレンジを拡大できることになる。

【0063】

次に、試作品のダイナミックレンジの測定結果について図８を用いて説明する。図８は、試作品について撮影速度に対する画素周辺記録型撮像素子７０のダイナミックレンジ測定結果を示す図であって、図６と同様に、第１駆動信号によるデータを黒丸で示し、第２駆動信号によるデータを白丸で示している。

【0064】

図８に示すように、第１駆動信号による駆動でのダイナミックレンジは、撮影速度が比較的遅い領域では５４．０ｄＢであり、撮影速度が５０万フレーム／秒程度から徐々に狭くなり、２００万フレーム／秒では３６．８ｄＢであった。

【0065】

一方、第２駆動信号による駆動でのダイナミックレンジは、撮影速度が比較的遅い領域では５２．３ｄＢであり、撮影速度が５０万フレーム／秒程度から徐々に狭くなり、２００万フレーム／秒では４１．５ｄＢであった。

【0066】

また、第１駆動信号による駆動と第２駆動信号による駆動とでダイナミックレンジの特性カーブが交差しており、交差した位置の撮影速度は７０万フレーム／秒程度であった。

【0067】

そこで、７０万フレーム／秒を撮影速度閾値とし、撮影速度閾値未満の撮影速度では第１駆動信号による駆動を行い、撮影速度閾値以上の撮影速度では第２駆動信号による駆動を行うことにより、従来の駆動方式よりもダイナミックレンジを拡大することができることがわかった。具体的には、例えば２００万フレーム／秒の撮影速度では、画素周辺記録型撮像素子７０のダイナミックレンジは３６．８ｄＢから４１．５ｄＢとなるので、本実施形態における駆動装置１０は、４．７ｄＢも拡大できることになる。

【0068】

次に、本実施形態における駆動装置１０の動作について、図１、図２及び図９を用いて説明する。図９は、駆動装置１０の動作を示すフローチャートである。

【0069】

駆動電圧設定部２２は、撮影速度情報を入力し（ステップＳ１１）、撮影速度が撮影速度閾値未満か否かを判断する（ステップＳ１２）。以下、撮影速度閾値を７０万フレーム／秒とする。

【0070】

ステップＳ１２において、撮影速度が７０万フレーム／秒未満の場合は、駆動電圧設定部２２は、ローレベルの制御信号ＴＰＣを電圧変換素子４１ａ及び４１ｂに出力する（ステップＳ１３）。

【0071】

電圧変換素子４１ａは、１５Ｖの電源電圧を供給電圧ＶＨ＝１２Ｖに変換してドライバ素子４１ｃに出力し、電圧変換素子４１ｂは、−５Ｖの電源電圧を供給電圧ＶＬ＝０Ｖに変換してドライバ素子４１ｃに出力する（ステップＳ１４）。

【0072】

ドライバ素子４１ｃは、パルス出力部２１から撮影速度に応じた周波数のタイミングパルスＴＰ２１、供給電圧ＶＨ＝１２Ｖ、供給電圧ＶＬ＝０Ｖを入力し、撮影速度に応じた周波数を有する第１駆動電圧のφＭ１をＣＣＤメモリ８０に出力する。同様に、露光パルス出力部３０が有するドライバ素子、蓄積転送パルス出力部４０が有するドライバ素子４１ｃ以外のドライバ素子も、第１駆動電圧のφＰＧ、φＭをＰＤ７１及びＣＣＤメモリ８０に出力する（ステップＳ１５）。

【0073】

例えば、撮影速度が５０万フレーム／秒の場合は、ドライバ素子４１ｃは、周波数が５００ｋＨｚ（１周期＝２μｓ）、ＶＬ＝０Ｖ、ＶＨ＝１２Ｖ、デューティ比が５０％の矩形波を駆動信号としてＰＤ７１及びＣＣＤメモリ８０に出力する。ただし、ＰＤ７１のＰＤ電極７１ａに印加されるφＰＧ１は、例えば、ＶＬ＝０Ｖ、ＶＨ＝６Ｖである。

【0074】

一方、ステップＳ１２において、撮影速度が７０万フレーム／秒以上の場合は、駆動電圧設定部２２は、ハイレベルの制御信号ＴＰＣを電圧変換素子４１ａ及び４１ｂに出力する（ステップＳ１６）。

【0075】

電圧変換素子４１ａは、１５Ｖの電源電圧を供給電圧ＶＨ＝１３．５Ｖに変換してドライバ素子４１ｃに出力し、電圧変換素子４１ｂは、−５Ｖの電源電圧を供給電圧ＶＬ＝−１．５Ｖに変換してドライバ素子４１ｃに出力する（ステップＳ１７）。

【0076】

ドライバ素子４１ｃは、パルス出力部２１から撮影速度に応じた周波数のタイミングパルスＴＰ２１、供給電圧ＶＨ＝１３．５Ｖ、供給電圧ＶＬ＝−１．５Ｖを入力し、撮影速度に応じた周波数を有する第２駆動電圧のφＭ１をＣＣＤメモリ８０に出力する。同様に、露光パルス出力部３０が有するドライバ素子、蓄積転送パルス出力部４０が有するドライバ素子４１ｃ以外のドライバ素子も、第２駆動電圧のφＰＧ、φＭをＰＤ７１及びＣＣＤメモリ８０に出力する（ステップＳ１８）。

【0077】

例えば、撮影速度が１００万フレーム／秒の場合は、ドライバ素子４１ｃは、周波数が１ＭＨｚ（１周期＝１μｓ）、ＶＬ＝−１．５Ｖ、ＶＨ＝１３．５Ｖ、デューティ比が５０％の矩形波を駆動信号としてＰＤ７１及びＣＣＤメモリ８０に出力する。ただし、ＰＤ７１のＰＤ電極７１ａに印加されるφＰＧ１は、例えば、ＶＬ＝−１．０Ｖ、ＶＨ＝７．０Ｖである。

【0078】

以上説明したステップＳ１１〜Ｓ１８が、撮影段階における駆動装置１０の動作である。以下、駆動装置１０が、撮影段階に続いて行う読出段階についての動作を説明する。

【0079】

ＦＰＧＡ２０は、ＣＣＤメモリ８０に蓄積された信号電荷を外部に読み出す制御を行う。すなわち、ＦＰＧＡ２０は、読出用の蓄積転送パルスφＭをＣＣＤメモリ８０に出力し（ステップＳ１９）、垂直転送パルスφＶを垂直転送ＣＣＤ７２に出力し（ステップＳ２０）、水平転送パルスφＨを水平転送ＣＣＤ７３に出力する（ステップＳ２１）。その結果、信号電荷は、出力回路７４を介して画素周辺記録型撮像素子７０の外部に出力される。ここで、読出用の蓄積転送パルスφＭ、垂直転送パルスφＶ、水平転送パルスφＨは、例えば、周波数が１００ｋＨｚ、電圧振幅が１２Ｖｐ−ｐ、デューティ比が５０％の駆動パルスである。

【0080】

以上のように、本実施形態における駆動装置１０は、蓄積転送パルス出力部４０が、撮影速度が撮影速度閾値未満の場合は第１駆動信号で、また、撮影速度が撮影速度閾値以上の場合は第１駆動信号よりも電荷転送容量を大きく設定する第２駆動信号で、ＣＣＤメモリ８０を駆動する構成としたので、高速駆動時のダイナミックレンジを従来よりも拡大することができる。

【0081】

（第２実施形態）
図１０に示すように、本実施形態における撮像装置９０は、図１に示した駆動装置１０及び画素周辺記録型撮像素子７０、被写体光を入射して集光するレンズ９１、撮影速度を設定する撮影速度設定部９２、アナログ信号の処理を行うアナログ信号処理部９３、アナログ信号をデジタル信号に変換（以下「ＡＤ変換」という。）するＡＤ変換部９４、デジタルの信号の処理を行うデジタル信号処理部９５、映像信号を記憶する映像信号メモリ９６、映像信号を出力する映像信号出力部９７、映像を表示する表示部９８を備えている。

【0082】

なお、駆動装置１０及び画素周辺記録型撮像素子７０の構成については、第１実施形態で説明したので省略する。また、アナログ信号処理部９３及びデジタル信号処理部９５は、本発明に係る信号処理回路を構成する。また、撮像装置９０は、図示を省略したが、ＣＰＵ、ＲＯＭ、ＲＡＭ等を備えた制御部を有し、この制御部がＲＯＭに記憶されたプログラムに基づいて装置全体の制御を行うようになっている。

【0083】

撮影速度設定部９２は、例えば、キーボード、ディスプレイ等を備え、撮影者がキーボードを操作して撮影速度が設定されるようになっている。設定された撮影速度のデータは撮影速度情報として駆動装置１０に出力される。

【0084】

駆動装置１０は、第１実施形態で説明したように、撮影段階において、撮影速度と撮影速度閾値とを比較し、撮影速度に応じた周波数を有する第１駆動信号又は第２駆動信号を生成して画素周辺記録型撮像素子７０（図１参照）のＰＤ７１及びＣＣＤメモリ８０を駆動する。その結果、レンズ９１を通過してＰＤ７１に入射した光信号の信号電荷は、順次、ＣＣＤメモリ８０（ＣＣＤメモリ８１〜８８）に蓄積される。

【0085】

その後、駆動装置１０は、ＣＣＤメモリ８０に蓄積された信号電荷の読み出しの駆動を行う。すなわち、駆動装置１０は、読出用の蓄積転送パルスφＭをＣＣＤメモリ８０に出力し、垂直転送パルスφＶを垂直転送ＣＣＤ７２に出力し、水平転送パルスφＨを水平転送ＣＣＤ７３に出力する。その結果、ＣＣＤメモリ８０に蓄積された信号電荷が出力回路７４経由でアナログ信号処理部９３に出力される。

【0086】

アナログ信号処理部９３は、画素周辺記録型撮像素子７０から出力されるアナログ信号に対して自動利得調整や相関二重サンプリング処理等のアナログ信号処理を行って、ＡＤ変換部９４に出力する。

【0087】

ＡＤ変換部９４は、アナログ信号処理部９３が出力するアナログ信号をデジタル信号に変換し、デジタル信号処理部９５に出力する。

【0088】

デジタル信号処理部９５は、ＡＤ変換部９４から得られる映像信号に対し、撮影時のフレームに対応させた並べ替えや、補間処理及びホワイトバランス補正、ＲＧＢ／ＹＣ変換処理等のデジタル信号処理を行って、映像信号メモリ９６に出力する。

【0089】

映像信号メモリ９６は、デジタル信号処理部９５からのデジタル値の映像信号を入力して記憶する。この映像信号メモリ９６は、例えば数千フレーム程度の映像信号を保存することができる。

【0090】

映像信号出力部９７は、映像信号メモリ９６からの映像信号を例えばＨＤ−ＳＤＩ（High Definition - Serial Digital Interface）の規格の映像信号に変換し、表示部９８及び外部装置（図示省略）に所定レートで出力する。例えば、通常のテレビレートの場合、映像信号出力部９７は３０フレーム／秒で映像信号を出力する。

【0091】

表示部９８は、例えば液晶ディスプレイで構成され、映像信号出力部９７が出力する映像信号に基づいた映像を表示する。

【0092】

以上のように、本実施形態における撮像装置９０は、駆動装置１０を備えたことにより、高速駆動時のダイナミックレンジを従来よりも拡大することができる。その結果、撮像装置９０は、被写体像の画質を向上させることができる。

【産業上の利用可能性】

【0093】

以上のように、本発明に係る駆動装置及び駆動方法並びに駆動装置を備えた撮像装置は、高速駆動時のダイナミックレンジを従来よりも拡大することができるという効果を有し、超高速度撮影に用いられる画素周辺記録型撮像素子の駆動装置及び駆動方法並びに駆動装置を備えた撮像装置等として有用である。

【符号の説明】

【0094】

１０ 駆動装置
２０ ＦＰＧＡ
２１ パルス出力部（撮影速度情報入力手段）
２２ 駆動電圧設定部（撮影速度情報入力手段）
３０ 露光パルス出力部
３１ 第１露光パルス出力部
３２ 第２露光パルス出力部
４０ 蓄積転送パルス出力部（第１駆動信号出力手段、第２駆動信号出力手段）
４１〜４４ 第１蓄積転送パルス出力部〜第４蓄積転送パルス出力部
４１ａ、４１ｂ 電圧変換素子
４１ｃ ドライバ素子
５０ 垂直転送パルス出力部
６０ 水平転送パルス出力部
７０ 画素周辺記録型撮像素子
７１ ＰＤ（受光素子）
７１ａ、７１ｂ ＰＤ電極
７２ 垂直転送ＣＣＤ
７３ 水平転送ＣＣＤ
７４ 出力回路
８０（８１〜８８） ＣＣＤメモリ（信号電荷蓄積転送部）
８１ａ、８２ａ、・・・８８ａ ＣＣＤメモリ電極
９０ 撮像装置
９１ レンズ
９２ 撮影速度設定部
９３ アナログ信号処理部（信号処理回路）
９４ ＡＤ変換部
９５ デジタル信号処理部（信号処理回路）
９６ 映像信号メモリ
９７ 映像信号出力部
９８ 表示部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】