特許 5983125 半導体発光素子の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5983125

(24)【登録日】2016年8月12日

(45)【発行日】2016年8月31日

(54)【発明の名称】半導体発光素子の製造方法

(51)【国際特許分類】

   H01L 33/02 20100101AFI20160818BHJP

   H01L 33/48 20100101ALI20160818BHJP

【ＦＩ】

   H01L33/02

   H01L33/48

【請求項の数】7

【全頁数】21

(21)【出願番号】特願2012-159152(P2012-159152)

(22)【出願日】2012年7月18日

(65)【公開番号】特開2014-22530(P2014-22530A)

(43)【公開日】2014年2月3日

【審査請求日】2015年6月23日

(73)【特許権者】

【識別番号】000226057

【氏名又は名称】日亜化学工業株式会社

(72)【発明者】

【氏名】松村 拓明

(72)【発明者】

【氏名】阿部 隆

(72)【発明者】

【氏名】中川 恭輔

【審査官】 佐藤 俊彦

(56)【参考文献】

【文献】 特開２００９−２００１７８（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１１／０２８４９０６（ＵＳ，Ａ１）

【文献】 特開２００５−１７５４６２（ＪＰ，Ａ）

【文献】 特表２００９−５１０７４３（ＪＰ，Ａ）

【文献】 特開２０１０−０５０３１８（ＪＰ，Ａ）

【文献】 特開２００６−０９３３５８（ＪＰ，Ａ）

【文献】 特開２００５−１３６３６２（ＪＰ，Ａ）

【文献】 特開２００７−３１１７６４（ＪＰ，Ａ）

【文献】 特開２０１２−０４３８９３（ＪＰ，Ａ）

【文献】 特開２０１２−０１９２１７（ＪＰ，Ａ）

【文献】 国際公開第２０１２／０２２６５７（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ３３／００−３３／６４

(57)【特許請求の範囲】

【請求項1】

第１半導体層と第２半導体層とが順に積層された半導体積層体を準備する工程と、
前記第２半導体層上に第２電極と絶縁膜とを順に形成する工程と、
前記第２半導体層の一部を除去して前記第１半導体層を露出する工程と、
露出した前記第１半導体層上及び前記絶縁膜上に金属層を形成し、前記金属層の表面を平坦化して第１電極を形成する工程と、
前記第１電極の表面に、最表面がＡｕである第１電極接着層を形成する工程と、
最表面がＡｕである支持基板側接着層を有する支持基板を準備する工程と、
前記第１電極接着層と前記支持基板側接着層とを接合する工程と、
を備えることを特徴とする半導体発光素子の製造方法。

【請求項2】

前記第１電極が、Ａｌが含有された合金であることを特徴とする請求項１に記載の半導体発光素子の製造方法。

【請求項3】

前記第１電極が、ＡｌＣｕ合金であることを特徴とする請求項１又は２に記載の半導体発光素子の製造方法。

【請求項4】

前記第１電極は、前記第１半導体層の露出面から前記第１電極の表面までの厚みが３μｍ以上１０μｍ以下であることを特徴とする請求項１乃至３のいずれか一に記載の半導体発光素子の製造方法。

【請求項5】

前記金属層の表面を平坦化して第１電極を形成する工程は、ケミカルメカニカルポリッシングにより行うことを特徴とする請求項１乃至４のいずれか一に記載の半導体発光素子の製造方法。

【請求項6】

前記金属層の表面を平坦化して第１電極を形成する工程により、前記金属層の表面の段差を５０ｎｍ未満とすることを特徴とする請求項１ないし５のいずれか一に記載の半導体発光素子の製造方法。

【請求項7】

前記第１電極接着層と前記支持基板側接着層とを接合する工程後における、前記第１電極接着層と前記支持基板側接着層との界面には複数の空隙が存在し、前記空隙の前記半導体積層体の積層方向の大きさが０より大きく１００ｎｍより小さいことを特徴とする請求項１ないし６のいずれか一に記載の半導体発光素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、支持基板と半導体積層体とを貼り合わせる接合層を有する半導体発光素子、及びその製造方法に関する。

【背景技術】

【0002】

半導体発光素子（ＬＥＤ）分野では、発光層を有する半導体積層体を成長基板側ウエハ（サファイア、ＧａＮ等）から放熱性や加工性に優れた異種の支持基板側ウエハ（Ｓｉ、Ｃｕ、Ｍｏ、Ｗ、Ａｌ、Ｃ、これらを含む複合化合物）へ転写する技術の開発なされている。特に、成長基板側ウエハと支持基板側ウエハを貼り合わせた後で成長基板を除去する技術がある。
接合技術としては、ＡｕＳｎやＳｎＰｄのような合金材料を用いた共晶接合が有名で、これはウエハを貼り合わせした状態で、融点まで温度をあげることで、ウエハ間で合金層の溶解が起こり、冷却過程で共晶化させることでウエハ同士を接合させる技術である。
共晶接合はウエハ間で合金層を一度溶解するため、ウエハ表面に多少凹凸や段差があっても接合しやすいといったメリットがあるが、ＡｕＳｎの場合、接合時に３００℃以上の高温にする必要があり、ウエハに形成された電極に熱的な損傷を与えたり、半導体積層体と電極との間に形成された電気的なコンタクトを悪化させたりする虞がある。また、ＳｎＰｄのように低い温度で接合させる場合は、接合過程においては熱的ダメージを与えることはないものの、低い温度で共晶部が再溶解してしまうため、ＬＥＤ製造後で熱がかかる状況において信頼性の低い接合となってしまう懸念がある。
さらに、接合層にボイドが存在した場合、ボイド上の半導体積層体にかかる応力と正常接合部上の半導体積層体にかかる応力とが著しく異なるために、ＬＬＯ（Ｌａｓｅｒ Ｌｉｆｔ Ｏｆｆ）による成長基板剥離時の応力変化の際に、ボイド上の半導体積層体に損傷部（クラック等）が発生する虞がある。

【0003】

ウエハ貼り合わせ接合に関する従来技術であって、ＬＬＯで生じた損傷部を除去する技術として、基体上に半導体薄膜を形成した後、レーザーアブレーションなどを用いて半導体薄膜を基体から剥離し、その半導体薄膜をケミカルメカニカルポリッシング（ＣＭＰ）法により研磨することで半導体薄膜の平滑化及び半導体薄膜に含まれる損傷部の除去を行うということが開示されている（特許文献１）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００６−０８６３８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかし、接合層のボイドが大きいと発光層にまでクラックが達して不灯、漏電などの不具合を発生させるといった製品信頼性の低下につながる。また、ＬＥＤ製造後に接合層のボイド起因の膜剥がれや膜浮きが生じる懸念があり、製品品質を劣化させる。

【0006】

さらにまた、特許文献１の半導体発光素子は、基板から剥離した窒化ガリウムの表面にｎ側のコンタクトメタル層とｎ側の透明電極層が形成されるため、半導体発光素子の光取り出し面が電極で遮光される。

【0007】

そこで本発明は、このような問題を解決するためになされたものである。本発明の目的
は、ボイド発生を抑制した信頼性の高い半導体発光素子及びその製造方法を提供する。

【課題を解決するための手段】

【0008】

本発明によれば、前記課題は次の手段により解決される。

【0009】

本発明に係る半導体発光素子の製造方法は、第１半導体層と第２半導体層とが順に積層された半導体積層体を準備する工程と、前記第２半導体層上に第２電極と絶縁膜とを順に形成する工程と、前記第２半導体層の一部を除去して前記第１半導体層を露出する工程と、露出した前記第１半導体層上及び前記絶縁膜上に金属層を形成し、前記金属層の表面を平坦化して第１電極を形成する工程と、前記第１電極の表面に、最表面がＡｕである第１電極接着層を形成する工程と、最表面がＡｕである支持基板側接着層を有する支持基板を準備する工程と、前記第１電極接着層と前記支持基板側接着層とを接合する工程と、を備える。これにより、金属層の平坦化を一括に行うので平坦度の高い第１電極を形成することができる。したがって、平坦なＡｕ同士を接合することができるので、ボイド発生を抑制し、かつＡｕ−Ａｕ接合により熱耐性及び強度に優れた信頼性の高い半導体発光素子を製造することができる。

【0010】

本発明に係る半導体発光素子の製造方法は、前記第１電極が、Ａｌが含有された合金であることが好ましい。これにより、半導体積層体と第１電極の界面において高反射率を有する半導体発光素子を製造することができる。

【0011】

本発明に係る半導体発光素子の製造方法は、前記第１電極が、ＡｌＣｕ合金であることが好ましい。ＡｌＣｕ合金はブリネル硬さが高いため、ＣＭＰにおけるメカニカル性が優位になり、平坦化しやすい。

【0012】

本発明に係る半導体発光素子の製造方法は、前記第１電極は、前記第１半導体層の露出面から前記第１電極の表面までの厚みが３μｍ以上１０μｍ以下であることが好ましい。

【0013】

本発明に係る半導体発光素子の製造方法は、前記金属層の表面を平坦化して第１電極を形成する工程は、ケミカルメカニカルポリッシングにより行うことが好ましい。これにより、平坦度の高い第１電極を形成することができる。

【0014】

本発明に係る半導体発光素子は、支持基板と、前記支持基板上に設けられた接合層と、前記接合層上に設けられた第１電極と、前記第１電極上に設けられた半導体積層体と、を備え、前記接合層は複数の空隙を有し、前記複数の空隙の前記半導体積層体の積層方向における高さは、前記第１電極の底面よりも低いことを特徴とする。さらに、前記第１電極の底面が、平坦であることが好ましい。これにより、ボイドが抑制された、信頼性の高い半導体発光素子とすることができる。

【0015】

また、前記空隙の前記半導体積層体の積層方向の大きさが０より大きく１００ｎｍより小さいことが好ましい。これにより、空隙の上部の半導体積層体にクラックが発生するのを抑制することができる。

【0016】

また、前記接合層はＡｕ層を有し、前記Ａｕ層に前記空隙が存在していることが好ましい。これにより、Ａｕ−Ａｕ接合で耐熱性、信頼性の高い半導体発光素子とすることができる。

【発明の効果】

【0017】

本発明によれば、ボイド発生を抑制した信頼性の高い半導体発光素子及びその製造方法を提供することができる。

【図面の簡単な説明】

【0018】

【図1】第一の実施形態に係る半導体発光素子を示す概略平面図である。

【図2】第一の実施形態に係る半導体発光素子を示す概略断面図である。

【図3】第一の実施形態に係る半導体発光素子を示す概略平面図である。

【図4】第一の実施形態に係る半導体発光素子を示す概略断面図であり、図２の部分的拡大図である。

【図5】第一の実施形態に係る半導体発光素子の変形例を示す概略断面図である。

【図6】第一の実施形態に係る半導体発光素子の製造方法の一工程を示す概略図である。

【図7】第一の実施形態に係る半導体発光素子の製造方法の一工程を示す概略図である。

【図8】第一の実施形態に係る半導体発光素子の製造方法の一工程を示す概略図である。

【図9】第一の実施形態に係る半導体発光素子の製造方法の一工程を示す概略図である。

【図10】第一の実施形態に係る半導体発光素子の変形例の製造方法の一工程を示す概略図である。

【図11】実施例１に係る半導体発光素子において、貫通孔部分における金属層の段差を金属層表面側からレーザー顕微鏡で測定したイメージ図である。

【図12】図１１のIII−III’線における金属層の段差を金属層表面側からレーザー顕微鏡で測定した結果を示すグラフである。

【図13】実施例１に係る半導体発光素子において、貫通孔部分における第１電極の段差を第１電極底面側からレーザー顕微鏡で測定したイメージ図である。

【図14】図１３のIV−IV’線における第１電極の段差を第１電極底面側からレーザー顕微鏡で測定した結果を示すグラフである。

【図15】実施例１に係る半導体発光素子において、接合層形成及び成長基板除去後の貫通孔部分における半導体積層体の光学顕微鏡写真を示すイメージ図である。

【図16】比較例１に係る半導体発光素子において、接合層形成及び成長基板除去後の貫通孔部分における接合層のボイドを示す概略断面図である。

【図17】比較例１に係る半導体発光素子において、接合層形成及び成長基板除去後の貫通孔部分における半導体積層体の光学顕微鏡写真を示すイメージ図である。

【発明を実施するための形態】

【0019】

以下、図面に基づいて本発明の実施の形態を詳細に説明する。ただし、以下に示す実施
形態は、本発明の技術思想を具体化する半導体発光素子を例示するものであって、本発明
を以下に限定するものではない。特に実施例に記載されている構成部品の寸法、材質、形
状、その相対的配置等は特に特定的な記載がない限りは、本発明の範囲をそれのみに限定
する趣旨ではなく、単なる説明例にすぎない。また、複数の図面に表れる同一符号の部分
は同一の部分又は部材を示しており、詳細な説明を適宜省略する。さらに、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する様態としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。さらにまた、一部の実施例、実施形態において説明された内容は、他の実施例、実施形態等に利用可能なものもある。

【0020】

＜第一の実施形態＞
第一の実施形態に係る半導体発光素子について図面を用いて詳述する。図１は、第一の実施形態に係る半導体発光素子を示す概略平面図である。図２は、第一の実施形態に係る半導体発光素子を示し、図１のI−I’線における概略断面図である。図３は、第一の実施形態に係る半導体発光素子を示し、図２のII−II’線における概略平面図である（保護膜１５ｃは不図示）。図１及び図３のI−I’線は、同一の線を示している。図４は、第一の実施形態に係る半導体発光素子を示す概略断面図であり、図２の部分的拡大図である。図５は、第一の実施形態に係る半導体発光素子の変形例を示す概略断面図である。ただし、説明の便宜上、図１乃至５は同一縮尺ではない。

【0021】

本明細書において、半導体発光素子１００の半導体積層体１２側の面を上面と称し、光取り出し面とする。また、本明細書において、層上等でいう「上」とは、必ずしも上面に接触して形成される場合に限られず、離間して上方に形成される場合も含んでおり、部材と部材との間に介在する部材が存在する場合も包含する意味で使用する。さらに、「平面視」とは、半導体積層体１２が設けられた側から半導体発光素子１００を見ることを指し、透過された状態の平面視という意味を含む。

【0022】

第一の実施形態に係る半導体発光素子１００は、支持基板１１と、支持基板１１上に設けられた接合層３０と、接合層３０上に設けられた第１電極１３と、第１電極１３上に設けられた半導体積層体１２と、を備える。さらに、接合層３０は、第１電極接着層１３ａと支持基板側接着層１９とを有し、半導体積層体１２は、第１半導体層１２ａと発光層１２ｂと第２半導体層１２ｃとを有する。

【0023】

第一の実施形態に係る半導体発光素子１００は、底面に裏面接着層１１０を有する矩形状の支持基板１１の上に、支持基板側接着層１９、第１電極接着層１３ａをこの順に備える接合層３０が設けられ、第１電極接着層１３ａ上に第１電極１３が設けられる。第１電極１３の上に反射電極１４ａと配線電極１４ｂとパッド電極１４ｃとを備える第２電極１４を有している。さらに、第１電極１３と第２電極１４の上に、第２半導体層１２ｃ、発光層１２ｂ、第１半導体層１２ａを順に積層した、支持基板１１と同様に略矩形状の半導体積層体１２を備えている。半導体積層体１２は、平面視で向かい合う２辺の中央が半円状の凹部を有する。また、第２半導体層１２ｃ及び発光層１２ｂを部分的に除去して第１半導体層１２ａを露出させている。第１半導体層１２ａが露出された領域は、略楕円形状で複数あり、全てほぼ等間隔になるように行列を成して、半導体積層体１２の全面に配列している。露出された第１半導体層１２ａは直線的ではなく、２段階になって傾斜している。

【0024】

第１電極１３は、第１電極接着層１３ａ上に、平面視で半導体発光素子１００のほぼ全面に広く形成され、面積が半導体積層体１２よりも大きいため半導体積層体１２から露出する部分を有している。第１電極１３の底面、すなわち接合層３０と接する面は平坦である。第１電極１３と第２電極１４は、平面視で重なる領域を持っている。例えば、第１電極１３と第２電極１４は、第２半導体層１２ｃ下で重なっており、第１半導体層１２ａが露出された領域（貫通孔１３ｂ）では重なっていない。第１電極１３は、第２電極１４の配線電極１４ｂ、反射電極１４ａ、半導体積層体１２の第２半導体１２ｃ、発光層１２ｂ、第１半導体層１２ａの一部を貫く貫通孔１３ｂを通して、露出された第１半導体層１２ａと接続される。貫通孔１３ｂは、第２半導体層１２ｃから第１半導体層１２ａへ向かって幅が狭くなるような穴となっている。

【0025】

接合層３０は、複数の空隙２０を有している。空隙２０は、半導体積層体１２の積層方向における高さが、第１電極１３の底面よりも低い。また、空隙２０は、第１電極１３の底面に対してほぼ平行に並んでいる。この空隙２０は支持基板側接着層１９と第１電極接着層１３ａの界面に存在し、その形状、大きさはそれぞれ異なっており、間隔も一定ではない。個々の空隙２０は一箇所に集まっておらず、接合層３０全面に広く分散している。

【0026】

第２電極１４について、反射電極１４ａが第２半導体層１２ｃのほぼ全面を覆うように設けられている。反射電極１４ａの第２半導体層１２ｃと接する面とは反対側の面で、反射電極１４ａの表面を覆うように配線電極１４ｂが設けられる。配線電極１４ｂは、平面視で半導体積層体１２から露出するように、つまり、半導体積層体１２と重ならない領域まで延伸される。半導体積層体１２から露出した配線電極１４ｂ上には、パッド電極１４ｃが形成される。したがって、パッド電極１４ｃは半導体積層体１２の横にあり、平面視で半導体積層体１２と異なる領域に設けられる。パッド電極１４ｃは、矩形状の半導体発光素子１００に２つ設けられており、半導体発光素子１００の向かい合う２辺の中央の、素子端部に近い位置にそれぞれ設けられている。つまり、パッド電極１４ｃは、半導体発光素子１００の角部以外の領域に配置されている。

【0027】

絶縁膜１５ｂは、第１電極１３と第２電極１４の間に設けられる。絶縁膜１５ｂは、第２電極１４の下側から、第２電極１４の貫通孔１３ｂと隣接する側面、そして第２半導体層１２ｃ、発光層１２ｂ、第１半導体層１２ａの一部の側面を覆うように延びている。これにより、平面視で重なる第１電極と第２電極とが絶縁され、立体的な電極構造となっている。保護膜１５ａは、第２電極１４で覆われない第２半導体層１２ｃの表面に設けられる。さらに、第１電極１３、第２電極１４の形成面以外の半導体層１２の表面、つまり、半導体積層体１２の側面と上面は、保護膜１５ｃで被覆されている。

【0028】

第一の実施形態の変形例として、半導体発光素子１００がバンプ１７と波長変換部材１８を有している半導体発光素子１０００としてもよい。詳細には、２つのバンプ１７が２つのパッド電極１４ｃ上にそれぞれ設けられており、波長変換部材１８が、バンプ１７の側面、保護膜１５ｃ、パッド電極１４ｃを覆うように設けられている。波長変換部材１８の上面はバンプ１７とほぼ同じ高さであり、バンプ１７は上面が露出している。波長変換部材１８は、上面と側面が略垂直に交わっているため、半導体発光素子１０００は全体で立方体又は直方体のような外観をしている。

【0029】

以下、本実施形態の各構成について詳述する。

【0030】

（支持基板１１）
支持基板は、主に、Ｓｉ基板の他、ＧａＡｓの半導体基板、Ｃｕ、Ｇｅ、Ｎｉの金属材料、Ｃｕ−Ｗの複合材料等の導電性基板が挙げられる。加えて、Ｃｕ−Ｍｏ、ＡｌＳｉＣ、ＡｌＳｉ、ＡｌＮ、ＳｉＣ、Ｃｕ−ダイヤ等の金属とセラミックの複合体等も利用できる。例えば、Ｃｕ−Ｗ、Ｃｕ−Ｍｏの一般式をＣｕ_ｘＷ_{１００−ｘ}（０≦ｘ≦３０）、Ｃｕ_ｘＭｏ_{１００−ｘ}（０≦ｘ≦５０）のようにそれぞれ示すことができる。またＳｉを用いる利点は安価でチップ化がしやすい点である。支持基板の好ましい膜厚としては５０〜５００μｍである。支持基板の膜厚をこの範囲に設定することで放熱性が良くなる。一方で、支持基板に導電性基板を使用すれば、基板側からの電力供給が可能になる他、高い静電耐圧及び放熱性に優れた素子とできる。また、通常は、Ｓｉ、Ｃｕ（Ｃｕ−Ｗ）等の不透光性の材料で、それと半導体層との間、例えば電極、若しくは半導体層内に反射構造を設ける構造として、放熱性、発光特性に優れ好ましい。また、メッキにより、窒化物半導体層上にメッキ部材を形成して、支持基板、支持基板との間の接着部を形成することもできる。また、支持基板を設けない素子でも良く、発光装置の載置部、基台上に直接実装されても良く、メッキによる金属部材等を半導体層上に設ける形態でも良い。

【0031】

（半導体積層体１２）
半導体積層体を構成する第１半導体層、発光層及び第２半導体層としては、特に限定されるものではなく、ＩｎＡｌＧａＰ系、ＩｎＰ系、ＡｌＧａＡｓ系、これらの混晶、ＧａＮ系等の窒化物半導体のいずれでもよい。窒化物半導体としては、ＧａＮ、ＡｌＮもしくはＩｎＮ、又はこれらの混晶であるIII−Ｖ族窒化物半導体（Ｉｎ_ＸＡｌ_ＹＧａ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１））が挙げられる。さらに、ＩＩＩ族元素として一部又は全部にＢを用いても、Ｖ族元素としてＮの一部をＰ、Ａｓ、Ｓｂで置換した混晶であってもよい。これらの半導体層は、通常、ｎ型、ｐ型のいずれかの不純物がドーピングされている。
第１及び第２半導体層において、第１半導体層とは、ｎ型又はｐ型半導体層を指し、第２半導体層とは、第１半導体層とは異なる導電型、つまりｐ型又はｎ型半導体層を示す。好ましくは、第１半導体層がｎ型半導体層であり、第２半導体層がｐ型半導体層である。

【0032】

半導体層は、単層構造でもよいが、ＭＩＳ接合、ＰＩＮ接合又はＰＮ接合を有したホモ構造、ヘテロ構造又はダブルへテロ構造等の積層構造であってもよい。つまりは、ｎ型半導体層とｐ型半導体層とが直接接して発光部となる素子でもよいし、ｎ型半導体層とｐ型半導体層との間に活性層を設けて、活性層が発光部となる素子でもよい。
各半導体層の膜厚は特に限定されるものではなく、適宜調整することができる。

【0033】

半導体積層体１２は、平面視でどのような形状であっても構わない。本実施形態では略矩形状であるが、円形、楕円形、多角形等任意の形状とすることができる。

【0034】

半導体積層体１２は、平面視で第２半導体層１２ｃの外形よりも第１半導体層１２ａの外形の方が小さくなるように、その側面は傾斜が設けられている。つまり、本実施形態では側面が順テーパーになっている。そのため、半導体積層体１２の側面での光の全反射を抑制し光取り出しが向上する。また、半導体積層体１２の側面は、第２半導体層１２ｃの面積よりも第１半導体層１２ａの面積の方が大きくなるように逆テーパーとしてもよい。このとき、半導体積層体１２内において、光を側面で反射させて上方へ光を取り出すことができる。

【0035】

第１半導体層１２ａの上面は、粗面又は凹凸が形成されている。これにより、光取り出し効率が向上する。第１半導体層１２ａの上面全面に粗面又は凹凸を形成してもよいが、少なくとも一部に形成されていてもよい。

【0036】

（第１電極１３）
第１電極は、例えば、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、炭素（Ｃ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、ランタン（Ｌａ）、銅（Ｃｕ）、銀（Ａｇ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）シリコン（Ｓｉ）、金（Ａｕ）これらの酸化物、窒化物、ホウ化物、ＩＴＯ、ＺｎＯ、Ｉｎ_２Ｏ_３等の透明導電性酸化物からなる群から選択された少なくとも一種を含む金属、合金の単層膜又は積層膜により形成することができる。

【0037】

第１電極１３は、第１半導体層１２ａと導通するために、第２電極１４の下側から上面へ向かって延びるように設けられて貫通孔１３ｂへ達しており、貫通孔１３ｂを満たして第１半導体層１２ａと接している。第１電極１３の厚みは、貫通孔１３ｂにおいて第１半導体層１２ａの露出面から第１電極１３の底面までの厚みが３μｍ以上１０μｍ以下とすることができる。また、貫通孔１３ｂ以外の領域、言い換えると配線電極１４ｂ下部では１μｍ以上あることが好ましい。貫通孔１３ｂの第１電極１３の側面は絶縁膜１５ｂから露出された部分を有しており、第１電極１３の上面と側面の一部で第１半導体層１２ａと接している。言い換えると、第１半導体層１２ａは第１電極１３と絶縁膜１５ｂとの接触面が２段階になっている。これにより、第１電極１３の側面が全て絶縁膜１５ｂで被覆されるよりも、第１電極１３と第１半導体層１２ａとの接触面積が大きくなるため、電流が広がり易くＶｆ（順方向電圧）が低減する。第１電極１３の膜厚は特に限定されるものではないが、貫通孔１３ｂ内で露出した第１半導体層１２ａの直下に位置する第１電極１３の底面が、第２電極１４の表面（詳細には配線電極１４ｂの表面）を被覆する絶縁膜１５ｂの表面よりも下側にあること好ましい。膜厚は、得ようとする特性を考慮して適宜調整することができる。

【0038】

第１電極１３は、後述する製造方法において、貫通孔１３ｂ内部と絶縁膜１５ｂ表面に設けられた金属層を平坦化することにより形成される。金属層は単層、多層でもよいが、平坦化を行う場合はその対象となる層がＡｌ、Ａｕ、Ｃｕ、Ｗ、Ｔｉ、Ｍｏ、Ｎｂ、Ｔａ、V、Ｉｎ、Ｓｎ、Ｐｄ、Ｓｉ、Ｃ及びそれらを含む合金、窒化物、ホウ化物、酸化物であることが好ましい。

【0039】

また、金属層を単層で用いる場合は、第１半導体層１２ａとのオーミック性を考慮し、且つ第２電極１４と同様に発光層１２ｂから出た光を反射する材料が好ましい。具体的には、Ａｌ合金、好ましくはＡｌＣｕ合金が用いられる。特に、Ｃｕ又はＳｉを含むＡｌ合金は、腐食、酸化を抑制することができる。また、純粋Ａｌと比べてブリネル硬さが大きいため、ＣＭＰ処理による平坦化が容易であり好ましい。Ｃｕを含むＡｌ合金の場合、Ｃｕの含有量が多くなると反射率が低下する。そのため、Ｃｕの含有量は１％以上１０％以下であることが好ましい。

【0040】

本実施形態においては、平面視で、楕円形状の複数の貫通孔１３ｂが行列を成して等間隔に配置されている。これにより、第１電極１３は個別にパッド電極を設ける必要がなく、複数の貫通孔１３ｂを小さい面積で分散配置しているので、発光面積を大きく確保することができ、電流密度が均一になってＶｆ（順方向電圧）が低減し、均一発光が可能となる。
貫通孔１３ｂの平面視での形状は楕円形に限らず、円形、多角形、線状、曲線状等任意の形状とすることができ、形状が統一されていなくてもよいし、複数が繋がるような形状でもよい。形状は、面積が小さすぎるとＶｆが高くなる虞があるので、円形よりも少し面積の大きい楕円形や、直線状とすることもできる。配置する数や位置は、半導体積層体１２の大きさや形状によって適宜変更することができる。したがって、行列配置に限らず、線対称配置、点対称配置、距離が不均一な配置であってもよい。

【0041】

（第１電極接着層１３ａ）
第１電極接着層１３ａは、第１電極１３の下面のほぼ全面に形成され、支持基板側接着層１９と接合される。第１電極接着層１３ａは接合のための機能と、第１電極１３のように電流供給としての機能を兼ねることができる。平坦化した第１電極１３を形成していれば第１電極接着層１３ａの表面を平坦化する必要はないが、第１電極接着層１３ａの最表面を平坦化処理してもよい。第１電極接着層１３ａと支持基板側接着層１９を接合したものを接合層３０とする。第１電極接着層１３ａは第１電極１３に使用可能な材料を用いることができ、それら材料の単層、積層並びに合金などが利用できる。第１電極接着層１３ａと支持基板側接着層１９との接合面をＡｕ−Ａｕ接合にすれば、熱に対する耐性が強いため信頼性の高い半導体発光素子とすることができる。すなわち、第１電極１３の底面に、最表面がＡｕである第１電極接着層１３ａを形成すればよい。

【0042】

（支持基板側接着層１９）
支持基板側接着層１９は、支持基板１１の上面のほぼ全面に形成され、支持基板１１のオーミック電極且つ第１電極接着層１３ａと接合するためのものである。支持基板側接着層１９は、第１電極接着層１３ａと同様の材料を用いることができる。支持基板側接着層１９を金属の積層構造にする場合、第１電極接着層とＡｕ−Ａｕ接合するために、最上面はＡｕであることが好ましい。

【0043】

第一の実施形態においては、接合層３０は第１電極接着層１３ａと支持基板側接着層１９の接合面において、Ａｕ−Ａｕ接合やＣｕ−Ｃｕ接合等の固相拡散接合により形成することが好ましい。これは単一元素の原子拡散による接合のため、一度接合すると、接合界面はなくなって同一の固相となり、非常に安定した接合層となる。完全な固相拡散接合を起こすためには、接合させるウエハ表面に存在する原子未結合手に弱く結合した不純物を取り除き、未結合手をフリーにした状態で、ウエハ同士を貼り合わせる必要があるが、未結合手を完全にフリーにしなくても、低温の熱（１５０℃程度）をかけて原子拡散速度を上げれば、ウエハ間の接合は可能である。
固相拡散接合は完全に接触した面で原子拡散が進行するため、ウエハ表面の凹凸や段差を極力小さくする必要がある。したがって、第１電極１３の平坦な底面に平坦な第１電極接着層１３ａを設け、支持基板側接着層１９の平坦な最表面と接合することにより、強固な接合層３０とすることができる。

【0044】

（空隙２０）
空隙２０は、接合層３０に存在し、半導体積層体１２の積層方向における高さが、第１電極１３の底面よりも低い。また、空隙２０は、第１電極１３の底面に対してほぼ平行に並ぶ。空隙２０は、第１電極接着層１３ａと支持基板側接着層１９の接合界面に存在することが好ましい。本実施形態において、空隙２０が第１電極１３の底面に対してほぼ平行に並ぶとは、ボイドの外形が第１電極の底面に沿っていることを示すのではなく、半導体発光素子の断面において複数の空隙２０をみたときに、複数の空隙２０が線状に配置していることを示す。このとき、第１電極１３の底面が凹凸を有していても、複数の空隙がその凹凸に沿って線状を成している場合も含む。空隙２０の形状や大きさは異なっていてもよく、間隔も一定でなくてもよい。空隙２０の形状は球状、線状、板状、不規則な形状等様々であるが、半導体積層体１２の積層方向における大きさが０ｎｍより大きく１００ｎｍより小さいことが好ましく、８０ｎｍ以下がより好ましい。
また、接合層３０がＡｕ−Ａｕ接合からなるＡｕ層を有し、Ａｕ層に空隙が存在していることが好ましい。

【0045】

（第２電極１４）
第２電極１４は、反射電極１４ａ、配線電極１４ｂ、パッド電極１４ｃを有し、第１電極１３と同様の材料を用いることができる。

【0046】

（反射電極１４ａ）
反射電極１４ａは、発光層１２ｂからの光を効率よく反射させることを意図するものであるため、第２半導体層１２ｃの略全面に、広い面積で形成されることが好ましい。ここで略全面とは、第２半導体層１２ｃの外縁及び第１半導体層１２ａの露出部の外縁以外の領域を指し、例えば、半導体発光素子１００の上面積の７０％以上、８０％以上であることが好ましい。これにより、反射電極１４ａの第２半導体層１２ｃへの接触面積を最大限として、接触抵抗を低下させて駆動電圧を低減させることができる。また、発光層１２ｂからの光を、第２半導体層１２ｃの略全面積で反射させることが可能となり、光の取り出し効率を向上させることができる。反射電極１４ａは第１電極１３が第１半導体層１２ａと導通する貫通孔１３ｂを形成するために、複数の穴が設けられたような形状をしている。
反射電極は発光層の出光を反射させる材料として、Ａｌ、Ｒｈ、Ａｇから選択された少なくとも一種金属又は合金の単層膜又は積層膜により形成することが好ましく、なかでもＡｇ又はＡｇ合金を含む金属膜を含むことが好ましい。
反射電極は、マイグレーション防止のためにカバー電極となる別の金属含有層や絶縁性の保護膜で側面と下側（支持基板側）が完全に被覆されていてもよい。本実施形態においては、反射電極はその下側が配線電極で、側面が保護膜で覆われているので、これらがカバー電極としての役割も担っている。

【0047】

（配線電極１４ｂ）
反射電極１４ａの下側には、配線電極１４ｂが設けられている。配線電極１４ｂは、反射電極１４ａのほぼ全面を覆い、また反射電極１４ａと外部電源とを接続するために延伸し、平面視で半導体積層体１２から露出する領域を持つ。配線電極１４ｂも、発光層１２ｂからの光を反射する機能を有しているのが好ましく、また導電性が高い材料であることが好ましい。

【0048】

（パッド電極１４ｃ）
平面視で半導体積層体１２から露出した配線電極１４ｂ上には、パッド電極１４ｃが形成されている。パッド電極１４ｃは、その上面に外部電源や配線と接続するためのバンプ１７を形成してもよい。本実施形態において、２つのパッド電極１４ｃが、半導体発光素子１００の角部以外の領域であって、半導体積層体１２を間に挟むように素子端部の辺に配置されており、向かい合うもの同士の形状は円形で等しい。パッド電極１４ｃは、角部以外の領域に設けることが好ましく、外部接続用のワイヤーが発光を遮ることを考慮すると半導体発光素子１００の外周付近に配置した方がよいが、半導体発光素子１００の中央領域に形成してもよい。半導体発光素子１００の大きさや半導体積層体１２の形状に合わせて、適宜大きさ、個数、配置を変更することができる。

【0049】

（保護膜１５ａ、１５ｃ、絶縁膜１５ｂ）
絶縁膜、保護膜は、例えば、Ｓｉ、Ｔｉ、Ｖ、Ｚｒ、Ｎｂ、Ｈｆ、Ｔａよりなる群から選択された少なくとも一種の元素を含む酸化膜、窒化膜、酸化窒化膜等が挙げられる。特に、ＳｉＯ_２、ＳｉＯＮ、ＺｒＯ_２、ＳｉＮ、ＢＮ、ＳｉＣ、ＳｉＯＣ、ＡｌＮ、ＡｌＧａＮが挙げられる。絶縁膜と保護膜は、単一の材料の単層膜又は積層膜でもよいし、異なる材料の積層膜でもよい。ＤＢＲ膜としてもよい。

【0050】

（裏面接着層）
裏面接着層は、支持基板の支持基板側接着層が形成されている面と反対側に形成されオーミック電極として機能し、且つ半導体発光素子を実装基板に実装するための層である。ＴｉＳｉ_２、Ｔｉ、Ｐｔ、Ｒｕ、Ａｕ、Ｓｎなどの金属を含む層やその積層構造とすることができる。第１電極接着層、支持基板側接着層と同様の材料を使用することができるが、樹脂を用いてもよい。

【0051】

（波長変換部材１８）
波長変換部材は、半導体発光素子からの光の一部を異なる波長の光に変換する光変換物質を含有する樹脂からなる。光変換物質は、少なくとも、発光層からの発光波長によって励起され蛍光光を発する。光変換物質は、公知の蛍光体を用いることができ、例えばＹＡＧ系蛍光体が使用できる。樹脂は目的や用途に応じて、フェニル系シリコーン樹脂、ジメチル系シリコーン樹脂、硬質ハイブリットシリコーン樹脂等のシリコーン系樹脂、エポキシ系樹脂を用いることができる。樹脂には蛍光体の他に、フィラー、拡散剤等を含有させることができる。これにより、発光層からの光を変換させ、例えば、白色系、電球色等の所望の光を発する半導体発光素子を得ることができる。

【0052】

波長変換部材１８の上面は、バンプ１７の上面とほぼ同じ高さである。これにより、バンプ１７の上面が波長変換部材１８から露出しているので、バンプ１７が平面視で半導体発光素子１００のどの位置にあってもワイヤーと接続することができ、バンプ形成位置を自由に設定することができる。波長変換部材１８の表面は粗面であってもよく、これにより波長変換部材１８から外部へ光が出るときに全反射しにくく、放出されやすくなるため、光取り出し効率が向上する。
波長変換部材１８は、板状のものであってもよい。例えば、半導体積層体１２上に、半導体積層体１２の平面視における面積よりも大きい面積の板状の波長変換部材１８を、接着用の樹脂を用いて設けることもできる。

【0053】

次に、本発明の第一の実施形態の半導体発光素子１００の製造方法について図面を用いて詳述する。図６乃至９は、第一の実施形態に係る半導体発光素子１００の製造方法の一工程を示す概略図である。製造方法の工程は、図６（Ａ）〜（Ｆ）、図７（Ｇ）〜（Ｊ）、図８（Ｋ）〜（Ｎ）、図９（Ｏ）〜（Ｒ）の順に行われる。また、図１０は、第一の実施形態に係る半導体発光素子の変形例（半導体発光素子１０００）の製造方法の一工程を示す概略図である。製造方法の工程は、図６〜９の次に図１０（Ａ）〜（Ｃ）が行われる。

【0054】

＜半導体積層構造の形成＞
まず、成長基板１０のウエハを準備する。成長基板１０は、半導体積層体をエピタキシャル成長させるのに適した材料から形成され、基板の大きさや厚さ等は特に限定されない。窒化物半導体のエピタキシャル成長に適した基板としては、サファイア、スピネル等の絶縁性基板、透光性基板や、ＳｉＣ、窒化物半導体（例えば、ＧａＮ等）、ＣｕＷ等の導電性基板が挙げられる。成長基板１０は凹凸形状を有していてもよい。その凹凸形状を有したサファイア基板１０をＭＯＣＶＤ装置内に設置し、この凹凸形状を有したサファイア基板１０上に、第１半導体層１２ａ、発光層１２ｂおよび第２半導体層１２ｃを順に成長させることで、半導体積層構造が形成される。

【0055】

＜反射電極１４ａの形成＞
第２半導体層１２ｃの表面に貫通孔１３ｂのための穴を設けた反射電極１４ａをパターン形成する。電流注入の領域を大きくするために、第２半導体層１２ｃのほぼ全面に形成する。光透過する薄膜の密着層を介して、例えば密着層／反射層の順に積層した多層構造とすることもできる。

【0056】

＜保護膜１５ａの形成＞
反射電極１４ａから露出した第２半導体層１２ｃ上に保護膜１５ａを形成する。保護膜１５ａは反射電極１４ａの一部を覆うように設けることもできる。これにより、第２半導体層１２ｃの表面上に選択的に設けられた反射電極１４ａから第２半導体層１２ｃに導通される。

【0057】

＜配線電極１４ｂの形成＞
反射電極１４ａと保護膜１５ａの上の略全面に、反射電極１４ａと同様に貫通孔１３ｂのための穴が重なるように配線電極１４ｂを形成する。

【0058】

＜貫通孔１３ｂの形成（半導体積層構造のエッチング）（１）＞
貫通孔１３ｂとなる領域を除いて、保護膜１５ａと配線電極１４ｂの上面にレジストを設け、エッチングする。エッチングによりレジスト開口部を介して、保護膜１５ａ、第２半導体層１２ｃ、発光層１２ｂ、第１半導体層１２ａの一部を除去して、第１半導体層１２ａを露出させ貫通孔１３ｂを形成する。この時、第１半導体層１２ａは発光層１２ｂとの界面が露出するまでエッチングしてもよいし、第１半導体層１２ａの内部までエッチングしてもよい。

【0059】

＜絶縁膜１５ｂの形成＞
貫通孔１３ｂを構成する配線電極１４ｂ、保護膜１５ａ、反射電極１４ａ、第２半導体層１２ｃ、発光層１２ｂ、第１半導体層１２ａを全て被覆する絶縁膜１５ｂを形成する。この絶縁膜１５ｂによって、第１電極１３が第２電極１４、第２半導体層１２ｃ及び発光層１２ｂと絶縁される。

【0060】

＜貫通孔１３ｂの形成（半導体積層構造のエッチング）（２）＞
貫通孔１３ｂとなる領域において、第１半導体層１２ａが露出するように絶縁膜１５ｂをエッチングにより除去する。さらに絶縁膜１５ｂをエッチングした際のダメージを除去するために第１半導体層１２ａの一部を除去してもよい。

【0061】

＜第１電極１３の形成＞
絶縁膜１５ｂ上に金属層を形成する。このとき、金属層は貫通孔１３ｂを埋め込み、第１半導体層１２ａの露出面と接していれば単層でも多層でもよい。金属層は、貫通孔１３ｂ内で露出した第１半導体層１２ａの直上に位置する表面の高さが、第２電極１４、詳細には配線電極１４ｂを被覆する絶縁膜１５ｂよりも高くなるように形成される。すなわち、露出した第１半導体層１２ａに接続される金属層が、貫通孔１３ｂ内部と絶縁膜１５ｂ表面とに、絶縁膜１５ｂの表面の最大高さよりも厚く形成される。好ましくは、金属層の厚みが、第１半導体層１２ａの露出面から絶縁膜１５ｂ表面の最大高さまでの２倍以上となるように形成する。続いて、金属層の上面をＣＭＰ処理するか研磨し、平坦化して第１電極１３とする。本実施形態において平坦化とは、基準面を定めたときにその凹凸の高低差が±５０ｎｍ未満であることをいう。このとき、平坦化した表面（第１電極１３の底面）から絶縁膜１５ｂが露出しないようにする。金属層は、貫通孔１３ｂがあるためにその孔の形状に沿って形成されてしまうが、研磨等を行って表面を平坦化することで、後の貼り合わせ工程で第１電極接着層１３ａと支持基板側接着層１９間にボイドが発生するのを防止することができる。本実施形態において、第１半導体層１２ａに接続され、平坦化処理を施した金属層を有する部材を第１電極１３とする。

【0062】

＜第１電極接着層１３ａの形成＞
第１電極１３上に、貼り合わせ時に支持基板側接着層１９と接合するための第１電極接着層１３ａを形成する。第１電極１３の表面が平坦であるので、その上に形成される第１電極接着層１３ａも平坦となる。

【0063】

＜貼り合わせ工程＞
他方、支持基板側接着層１９が形成された支持基板１１を準備する。支持基板１１の上面が平坦であれば、支持基板側接着層１９を平坦化処理する必要はないが、支持基板側接着層１９の積層構造内に、支持基板側接着層１９の最表面が平坦になるような平坦化処理を施した層を有していてもよい。次に、支持基板側接着層１９と第１電極接着層１３ａとを熱圧着により接着して、接合層３０とする。このとき、支持基板側接着層１９と第１電極接着層１３ａを構成する材料の一部が合金化されていてもよいし、材料の成分が拡散していてもよい。

【0064】

＜素子分離工程（半導体積層体１２の形成）＞
第１半導体層１２ａ上の成長基板１０は、成長基板１０側からエキシマレーザやフェムト秒レーザを含む固体レーザ等を照射して除去する（ＬＬＯ）か、又は研削によって取り除かれる。成長基板１０を除去後、露出した第１半導体層１２ａの表面をＣＭＰ処理することで所望の膜である第１半導体層１２ａを露出させる。その後、第１半導体層１２ａの上面にレジストを設けてＲＩＥ等でエッチングし、個々の半導体発光素子１００を構成する半導体積層体１２を形成する。半導体積層体１２の上面は、ＴＭＡＨ（水酸化テトラメチルアンモニウム）溶液により異方性エッチングを行う。この処理により、第１半導体層１２ａの表面が粗面になり、光取り出し効率が向上する。

【0065】

＜パッド電極１４ｃの形成＞
平面視で半導体積層体１２から露出した保護膜１５ａの一部を除去した後、その開口部にパッド電極１４ｃを形成する。

【0066】

＜保護膜１５ｃと裏面接着層１１０の形成＞
半導体積層体１２の上面と側面とを被覆する保護膜１５ｃを形成する。また、支持基板の裏面全面に、半導体発光素子１００を実装基板に実装するための裏面接着層１１０を形成する。その後、ウエハを個々の半導体発光素子１００にダイシングやブレイク等で分割する。
以上の方法により、本発明の第一の実施形態の半導体発光素子１００が製造される。

【0067】

＜バンプ１７、波長変換部材１８の形成＞
ウエハを個々の半導体発光素子１００にダイシングやブレイク等で分割する前に、以下の工程を行うことにより半導体発光素子１０００が製造される。
パッド電極１４ｃ上に半導体積層体１２の高さよりも高いバンプ１７を形成する。パッド電極１４ｃと、保護膜１５ａと、保護膜１５ｃと、バンプ１７の全ての露出面は、蛍光体が含有される樹脂からなる波長変換部材１８で被覆される。波長変換部材１８は印刷、ポッティング、圧縮成型、スピンコート、スプレーコート等でウエハに塗布する。波長変換部材１８の樹脂を硬化した後、バンプ１７の上面が露出して、バンプ１７と波長変換部材１８の上面がほぼ同じ高さとなるように切削する。その後、ウエハを個々の半導体発光素子１０００にダイシングやブレイク等で分割する。
以上の方法により、本発明の第一の実施形態の変形例である半導体発光素子１０００が製造される。

【実施例】

【0068】

＜実施例１＞
次に、実施例１について説明する。実施例１は、第一の実施形態に係る半導体発光素子の製造方法に基づいて半導体発光素子１００を作製する。
図１は、実施例１に係る半導体発光素子を示す概略平面図である。図２は、実施例１に係る半導体発光素子を示し、図１のI−I’線における概略断面図である。図３は、実施例１に係る半導体発光素子を示し、図２のII−II’線における概略平面図である（保護膜１５ｃは不図示）。図１及び図３のI−I’線は、同一の線を示している。図４は、実施例１に係る半導体発光素子を示す概略断面図であり、図２の部分的拡大図である。

【0069】

本明細書において積層構造は、特に記載がない場合は断面図で下にあるものを左から記載する。例えば、下から順にＡｕ、Ｐｔ、Ｔｉと積層されている場合は、Ａｕ／Ｐｔ／Ｔｉと表す。

【0070】

実施例１の半導体発光素子１００は、平面視で２ｍｍ四方である。半導体発光素子１００は、支持基板１１と、支持基板１１上に設けられた接合層３０と、接合層３０上に設けられたｎ側電極１３と、ｎ側電極１３上に設けられた半導体積層体１２と、を備える。さらに、接合層３０は、ｎ側電極接着層１３ａと支持基板側接着層１９とを有し、半導体積層体１２は、ｎ型半導体層１２ａと発光層１２ｂとｐ型半導体層１２ｃとを有する。ｎ側電極１３と半導体積層体１２の間には、保護膜１５ａ、絶縁膜１５ｂ、反射電極１４ａと配線電極１４ｂとパッド電極１４ｃとを有するｐ側電極１４が設けられている。

【0071】

実施例１の半導体発光素子１００は、底面にＡｕ／Ｐｔ／Ｔｉ（＝５００ｎｍ／３００ｎｍ／２ｎｍ）からなる裏面接着層１１０を有する平面視で矩形状のＳｉ基板１１上に、Ｔｉ／Ｐｔ／Ａｕ（＝２ｎｍ／３００ｎｍ／５００ｎｍ）からなる支持基板側接着層１９、Ａｕ／Ｐｔ／Ｔｉ（＝５００ｎｍ／３００ｎｍ／１００ｎｍ）からなるｎ側電極接着層１３ａをこの順に備える。そして、支持基板側接着層１９のＡｕとｎ側電極接着層１３ａのＡｕからなるＡｕ層を有する接合層３０を形成している。ｎ側電極接着層１３ａ上のほぼ全面に平坦な底面を有するＡｌＣｕ合金からなるｎ側電極１３が形成されている。接合層３０において、Ａｕ層にはｎ側電極１３の底面に対してほぼ平行に並ぶ複数の空隙が存在する。空隙の大きさはいずれも１００ｎｍより小さく、不規則な形状であり間隔は一定ではない。

【0072】

ｎ側電極１３とｐ側電極１４は、平面視で重なる領域を持っており、ｎ側電極１３は、ｐ側電極１４の配線電極１４ｂ、反射電極１４ａ、ｐ型半導体１２ｃ、発光層１２ｂ、ｎ型半導体層１２ａの一部を貫く貫通孔１３ｂを通して、露出されたｎ型半導体層１２ａと接続される。ｎ側電極１３は、貫通孔１３ｂにおいて、ｎ型半導体層１２ａ露出面からｎ側電極１３の底面までの厚みが約４μｍであり、貫通孔１３ｂ以外の領域では約１μｍである。貫通孔１３ｂは、ｐ型半導体層１２ｃからｎ型半導体層１２ａへ向かって幅が狭くなるような穴となっている。

【0073】

絶縁膜１５ｂとして１０００ｎｍの酸化シリコンが、ｎ側電極１３とｐ側電極１４の間に設けられる。絶縁膜１５ｂは、ｐ側電極１４の下側から、ｐ側電極１４の貫通孔１３ｂと隣接する側面、及びｐ型半導体層１２ｃ、発光層１２ｂ、ｎ型半導体層１２ａの一部の側面を覆うように半導体発光素子１００の上面へ向かって延びている。

【0074】

ｐ側電極１４が、絶縁膜１５ｂを介してｎ側電極１３の上に設けられる。ｐ側電極１４は、Ｐｔ／Ｔｉ／Ｎｉ／Ａｇ（＝１２０ｎｍ／１２０ｎｍ／１２０ｎｍ／１２０ｎｍ）からなる反射電極１４ａがｐ型半導体層１２ｃのほぼ全面を覆うように設けられており、ｐ型半導体層１２ｃの露出面を４８０ｎｍの酸化シリコンからなる保護膜１５ａが被覆している。反射電極１４ａのｐ型半導体層１２ｃと接する面とは反対側の面で、反射電極１４ａを覆うようにＴｉ／Ｒｈ／Ｔｉ（＝３０ｎｍ／３４０ｎｍ／３０ｎｍ）からなる配線電極１４ｂが設けられる。配線電極１４ｂは、平面視で半導体積層体１２から露出するように、つまり、半導体積層体１２と重ならない領域まで延伸される。半導体積層体１２から露出した配線電極１４ｂ上には、Ｔｉ／Ｐｔ／Ａｕ（＝３０ｎｍ／３００ｎｍ／５００ｎｍ）からなるパッド電極１４ｃが形成される。パッド電極１４ｃは平面視で前記半導体積層体と異なる領域に設けられ、矩形状の半導体発光素子１００の向かい合う２辺の中央の、素子端部に近い位置に２つ設けられている。

【0075】

ｐ側電極１４上には、半導体積層体１２を有する。半導体積層体１２は、上面側（Ｓｉ基板と反対側）から、ｎ型半導体層１２ａ、多重量子井戸構造を有する発光層１２ｂ、ｐ型半導体層１２ｃを備える。
半導体積層体１２は、ｎ型半導体層１２ａの上面が粗面又は凹凸形状となっている。また、ｐ型半導体層１２ｃ及び発光層１２ｂを部分的に除去してｎ型半導体層１２ａを露出させている。ｎ型半導体層１２ａが露出された領域は、略楕円形状で複数あり、全てほぼ等間隔になるように行列を成して、半導体積層体１２の全面に配列している。この露出されたｎ型半導体層１２ａが貫通孔１３ｂを通してｎ側電極１３と接続される。
半導体積層体１２の側面と上面は、４００ｎｍの酸化シリコンからなる保護膜１５ｃで被覆されている。

【0076】

この実施例１の半導体発光素子１００は、以下の製造方法により作製される。

【0077】

まず、凹凸形状を有した成長基板であるサファイア基板１０をＭＯＣＶＤ装置内に設置し、サファイア基板１０の凹凸上に、バッファ層としてアンドープの窒化物半導体であるＧａＮ層を形成した。ｎ型コンタクト層として、Ｓｉドープのｎ型ＧａＮ層、さらにアンドープの窒化物半導体であるＧａＮ層を積層し、ｎ型半導体層１２ａを形成した。ｎ型半導体層１２ａ上には、発光層１２ｂとして、バリア層となるＧａＮ層、井戸層となるＩｎＧａＮ層を１セットとして９セット積層して最後にバリア層となるＧａＮ層を積層させた多重量子井戸構造を形成した。発光層１２ｂ上には、ｐ型半導体層１２ｃとして、Ｍｇがドープされたｐ型クラッド層としてＡｌＧａＮ層、Ｍｇがドープされたｐ型コンタクト層であるｐ型ＧａＮ層を順次積層した。以上の工程により、半導体積層体１２となる半導体積層構造を形成したウエハを得た。

【0078】

ｐ型半導体層１２ｃの表面に貫通孔１３ｂのための穴を設けた反射電極１４ａをｐ型半導体層１２ｃのほぼ全面にＡｇ／Ｎｉ／Ｔｉ／Ｐｔの順に積層してパターン形成した。
反射電極１４ａから露出したｐ型半導体層１２ｃ上に酸化シリコンからなる保護膜１５ａを形成した。そして、反射電極１４ａと保護膜１５ａの上の略全面に、反射電極１４ａと同様に貫通孔１３ｂのための穴が重なるように配線電極１４ｂをＴｉ／Ｒｈ／Ｔｉの順に積層し形成した。

【0079】

次に、保護膜１５ａ、ｐ型半導体層１２ｃ、発光層１２ｂ、ｎ型半導体層１２ａの一部を除去してｎ型半導体層１２ａを露出させ、貫通孔１３ｂを形成した。

【0080】

配線電極１４ｂ、保護膜１５ａ、貫通孔１３ｂを構成するｐ型半導体層１２ｃと発光層１２ｂとｎ型半導体層１２ａを全て被覆する絶縁膜１５ｂを、酸化シリコン１０００ｎｍで形成した。この絶縁膜１５ｂによって、ｎ側電極がｐ側電極、ｐ型半導体層１２ｃ及び発光層１２ｂと絶縁される。その後、貫通孔１３ｂとなる領域の絶縁膜１５ｂをエッチングにより除去して、ｎ型半導体層１２ａを露出させた。

【0081】

絶縁膜１５ｂ上に、貫通孔１３ｂを埋め込み、ｎ型半導体層１２ａの露出面と接する金属層を、ＡｌＣｕ合金を積層して形成した。この時点で金属層の表面の段差は最大で４．３μｍであった。続いて、金属層の上面を金属層の段差が５０ｎｍ未満となるようにＣＭＰ処理して平坦化することによりｎ側電極１３を形成した。平坦化されたｎ側電極１３上に、貼り合わせ時に支持基板側接着層と接合するためのｎ側電極接着層１３ａをＴｉ／Ｐｔ／Ａｕをこの順に積層して形成した。

【0082】

他方、Ｔｉ／Ｐｔ／Ａｕが積層された支持基板側接着層１９を有する支持基板１１を準備し、支持基板側接着層１９と第１電極接着層１３ａとを熱圧着により接着して、接合層３０を形成した。これによりＡｕ−Ａｕ接合層３０が形成された。

【0083】

ｎ型半導体層１２ａ上のサファイア基板１０を、サファイア基板１０側からＬＬＯにより除去した。サファイア基板１０の除去後、露出したｎ型半導体層１２ａの表面をＣＭＰ処理し、所望の膜のｎ型半導体層１２ａを露出させた。その後、ｎ型半導体層１２ａの上面にレジストを設けてＲＩＥ等でエッチングし、個々の半導体発光素子１００を構成する半導体積層体１２を形成した。ｎ型半導体層１２ａの上面は、ＴＭＡＨ溶液により異方性エッチングを行い、粗面とした。

【0084】

平面視で半導体積層体１２から露出した保護膜１５ａの一部をエッチングにより除去し、保護膜１５ａの開口部であって配線電極１４ｂ上にＴｉ／Ｐｔ／Ａｕからなるパッド電極１４ｃを形成した。

【0085】

半導体積層体１２の上面と側面とを被覆する保護膜１５ｃを酸化シリコン４００ｎｍで形成した。また、支持基板の裏面全面にＴｉ／Ｐｔ／Ａｕの順に積層して裏面接着層１１０を形成した。以上の方法により得られるウエハをダイシングやブレイク等により所定の箇所で個々に分割することにより、２ｍｍ四方の半導体発光素子１００を製造した。

【0086】

このようにして作製した実施例１の半導体発光素子１００について、接合層３０の空隙２０が半導体積層体１２に損傷をもたらさないことを確認するため、比較例１と比較した。図１１は、実施例１に係る半導体発光素子において、貫通孔部分における金属層の段差を金属層表面側からレーザー顕微鏡で測定したイメージ図である。図１２は、図１１のIII−III’線における金属層の段差を金属層表面側からレーザー顕微鏡で測定した結果を示すグラフである。図１３は、実施例１に係る半導体発光素子において、貫通孔部分における第１電極の段差を第１電極底面側からレーザー顕微鏡で測定したイメージ図である。図１４は、図１３のIV−IV’線における第１電極の段差を第１電極底面側からレーザー顕微鏡で測定した結果を示すグラフである。図１５は、実施例１に係る半導体発光素子において、接合層形成及び成長基板除去後の貫通孔部分上の半導体積層体の光学顕微鏡写真を示すイメージ図である。図１６は、比較例１に係る半導体発光素子において、接合層形成及び成長基板除去後の貫通孔部分における接合層のボイドを示す概略断面図である。図１７は、比較例１に係る半導体発光素子において、接合層形成及び成長基板除去後の貫通孔部分上の半導体積層体の光学顕微鏡写真を示すイメージ図である。

【0087】

まず、実施例１の半導体発光素子１００において、金属層形成後に貫通孔１３ｂにおける金属層表面の段差をレーザー顕微鏡で測定した（図１１）。その結果、図１１のIII−III’線で最大４．３μｍの段差を確認した（図１２）。その後、金属層表面の高低差が±５０ｎｍ未満となるまで金属層を平坦化してｎ側電極１３を形成した（図１３）。その結果、図１３のIV−IV’線で段差がほぼ解消されたことを確認した（図１４）。そして、接合前に段差を解消された面状態を形成した後でｎ側電極接着層１３ａと支持基板側接着層１９を接合し、ＬＬＯによりサファイア基板除去を行ったものは、接合層３０の接合界面にｎ側電極の底面にほぼ平行に並ぶ複数の空隙は存在したが大きなボイドは確認されず、貫通孔１３ｂ上の半導体積層体内部に損傷が生じなかった（図１５）。なお、図１５について、サファイア基板をＬＬＯで除去した後、半導体積層体１２表面を鏡面化するために１μｍ程ＣＭＰ処理したものをサンプルとした。

【0088】

一方、比較例１としては、金属層形成後に平坦化処理を行わずに、金属層表面にｎ側電極接着層１３ｂを形成して、支持基板側接着層１９と接合したこと以外は、実施例１と同様に試作した。比較例１についても、ＬＬＯでサファイア基板を除去した後、半導体積層体１２表面を鏡面化するために１μｍ程ＣＭＰ処理したものをサンプルとした。その結果、接合層３０の接合界面にボイドが発生しており、特に貫通孔１３ｂ直下に、貫通孔１３ｂとｎ側電極１３の形状に沿った（類似した）外形を有する大きなボイドが生じていた（図１６）。これらボイドは、半導体積層体１２の積層方向における大きさが１００ｎｍを超え、その高さはｎ側電極１３の底面に達しており、貫通孔１３ｂ上の半導体積層体内部に多数の損傷（クラック２１）が生じた（図１７）。

【0089】

以上のことから、底面が平坦化された第１電極を設け、段差が解消された面状態を有する第１電極接着層と支持基板側接着層とを接着することにより、ボイドの発生を抑制して半導体積層体の損傷を防ぐことができる。また、接合層がＡｕ−Ａｕ接合からなるＡｕ層を有することで、耐熱性及び信頼性の高い半導体発光素子とすることができる。

【産業上の利用可能性】

【0090】

本発明の半導体発光素子は、照明用光源、各種インジケーター用光源、車載用光源、ディスプレイ用光源、液晶バックライト用光源、センサー用光源、および信号機等に利用することができる。

【符号の説明】

【0091】

１０ 成長基板
１１ 支持基板
１２ 半導体積層体
１２ａ 第１半導体層（ｎ型半導体層）
１２ｂ 発光層
１２ｃ 第２半導体層（ｐ型半導体層）
１３ 第１電極（ｎ側電極）
１３ａ 第１電極接着層（ｎ側電極接着層）
１３ｂ 貫通孔
１４ 第２電極（ｐ側電極）
１４ａ 反射電極
１４ｂ 配線電極
１４ｃ パッド電極
１５ａ、１５ｃ 保護膜
１５ｂ 絶縁膜
１７ バンプ
１８ 波長変換部材
１９ 支持基板側接着層
２０ 空隙
２１ クラック
２２ ボイド
３０ 接合層
１１０ 裏面接着層
１００、１０００ 半導体発光素子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】