特許 5988489 半導体素子およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5988489

(24)【登録日】2016年8月19日

(45)【発行日】2016年9月7日

(54)【発明の名称】半導体素子およびその製造方法

(51)【国際特許分類】

   H01L 33/32 20100101AFI20160825BHJP

   H01L 21/60 20060101ALI20160825BHJP

   H01L 33/38 20100101ALI20160825BHJP

【ＦＩ】

   H01L33/32

   H01L21/92 602D

   H01L21/92 604S

   H01L21/92 604D

   H01L33/38

【請求項の数】7

【全頁数】20

(21)【出願番号】特願2012-241126(P2012-241126)

(22)【出願日】2012年10月31日

(65)【公開番号】特開2014-93318(P2014-93318A)

(43)【公開日】2014年5月19日

【審査請求日】2015年8月28日

(73)【特許権者】

【識別番号】506334182

【氏名又は名称】ＤＯＷＡエレクトロニクス株式会社

(74)【代理人】

【識別番号】100091362

【弁理士】

【氏名又は名称】阿仁屋 節雄

(74)【代理人】

【識別番号】100105256

【弁理士】

【氏名又は名称】清野 仁

(74)【代理人】

【識別番号】100161034

【弁理士】

【氏名又は名称】奥山 知洋

(72)【発明者】

【氏名】大田 豊

(72)【発明者】

【氏名】豊田 達憲

【審査官】 佐藤 俊彦

(56)【参考文献】

【文献】 特開２００４−１５３１１０（ＪＰ，Ａ）

【文献】 特開平０７−１９３０６９（ＪＰ，Ａ）

【文献】 特開平０７−２７５１０６（ＪＰ，Ａ）

【文献】 特開平０８−１８６１１７（ＪＰ，Ａ）

【文献】 特開平０４−３５６９３５（ＪＰ，Ａ）

【文献】 特開平１０−０９８０４４（ＪＰ，Ａ）

【文献】 特開２００５−２９４６７８（ＪＰ，Ａ）

【文献】 特開２００２−２６１３３５（ＪＰ，Ａ）

【文献】 特開２００６−１１４７９２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ３３／００−３３／６４

(57)【特許請求の範囲】

【請求項1】

フリップチップ実装のための突起電極として段形状のバンプを備えた半導体素子において、
前記バンプは、
前記段形状の１段目を構成する第１バンプ部と、
前記段形状の２段目を構成する第２バンプ部と、
前記第１バンプ部の形成材料とは異なる形成材料により形成され、少なくとも前記第１バンプ部と前記第２バンプ部との間に介在するように配された第１被覆層と
を含み、
前記第１バンプ部は、前記半導体素子が有するシード層の面上に配置されており、
前記第１被覆層は、導電性を有した金属材料により形成され、当該第１被覆層の一部が前記シード層と電気的に接続している
ことを特徴とする半導体素子。

【請求項2】

前記第１バンプ部は、ニッケルを主成分とした金属材料を形成材料とし、
前記第１被覆層は、金を形成材料としたものである
ことを特徴とする請求項１記載の半導体素子。

【請求項3】

前記半導体素子は、発光層を備える発光素子である
ことを特徴とする請求項１または２記載の半導体素子。

【請求項4】

フリップチップ実装のための突起電極として段形状のバンプを備えた半導体素子の製造方法であって、
前記半導体素子に備えられた半導体層の電極と電気的に接続するシード層を形成する工程と、
前記シード層の表面に位置するバンプ形成面上に、前記段形状の１段目を構成する第１バンプ部を形成する工程と、
前記第１バンプ部を、当該第１バンプ部の形成材料とは異なる形成材料により形成される第１被覆層によって覆う第１被覆層形成工程と、
前記第１バンプ部のバンプ形成面上に、前記段形状の２段目を構成する第２バンプ部を形成する工程と、
を備え、
前記シード層のバンプ形成面上の一部に前記第１バンプ部を形成しない開口領域を有するように当該第１バンプ部の形成を行った後に、前記第１被覆層形成工程において、前記開口領域により露出する前記シード層と前記第１被覆層とを接続する
ことを特徴とする半導体素子の製造方法。

【請求項5】

前記第１バンプ部、前記第１被覆層および前記第２バンプ部を、いずれもめっき処理によって形成する
ことを特徴とする請求項４記載の半導体素子の製造方法。

【請求項6】

前記第１被覆層および前記第２バンプ部を、さらに第２被覆層によって覆う工程
を備えることを特徴とする請求項４または５記載の半導体素子の製造方法。

【請求項7】

前記シード層を形成する工程において、前記シード層のバンプ形成面が位置する開口部を具備する保護膜を形成する工程をさらに含む
ことを特徴とする請求項４、５または６記載の半導体素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体素子およびその製造方法に関し、特にフリップチップ実装されて用いられる半導体素子およびその製造方法に関する。

【背景技術】

【0002】

近年、半導体素子の一種として、ＬＥＤ（Light Emitting Diode）等の発光素子が広く普及している。そして、発光素子などの半導体素子の中には、予め、突起電極であるバンプが素子側に形成されており、そのバンプを用いてプリント配線基板などの実装基板上にフリップチップ実装するものがある。

【0003】

素子側に形成されるバンプとしては、段形状に形成されたものが知られている（例えば、特許文献１〜３参照）。「段形状」とは、横断面から見た形状が１段目（台座側）と２段目（先端側）とが積層された２段構造のように複数段で構成されており、上面から見た１段目のバンプ平面サイズ（例えばバンプ径）と２段目など各段のバンプ平面サイズとが異なる構造である。例えば、１段目の平面サイズが２段目よりも大きく形成された凸型がある。このような段形状に形成されたバンプを用いれば、半導体素子のフリップチップ実装時において、実装基板上で溶融した半田が段差部分で止まり、当該半田がバンプ側面を濡れ上がり半導体素子側の電極パッドまで到達してしまうのを防止できるので、半田が電極パッドに到達することによる短絡等の電気的接触不良の発生を防ぐことができる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開平０４−３５６９３５号公報

【特許文献2】特開平０８−１８６１１７号公報

【特許文献3】特開平０９−２７５１０６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、従来における段形状のバンプについては、以下に述べるような難点が存在していることがわかった。

【0006】

例えば特許文献１に開示されているように、整形治具を用いて段形状のバンプを形成する場合には、一つの半導体素子あたり複数のバンプがあると、それぞれのバンプを一つずつ個別に整形治具で押圧して段形状にする必要があるので、大きな手間を要してしまい、またそれぞれで同じ形状を得ることが難しくなってしまうおそれがある。
この点については、例えば特許文献２，３に開示されているように、整形治具を用いることなく、めっき法を用いることが考えられる。めっき法を用いて１段目（下段）と２段目（上段）を順に形成して段形状のバンプを完成させるようにすれば、複数のバンプについて一度に高い位置精度で形成することが可能になるからである。ところが、このようにめっき処理を２度に分け、１段目のバンプ部分を形成した後に、そこに重ねるように２段目のバンプ部分を形成すると、完成後のバンプについて、１段目と２段目との間の接合強度が弱くなってしまうことが分かった。つまり、めっき法を用いて１段目と２段目、さらには３段目等を順に形成して段形状のバンプを完成させた場合には、フリップチップ実装での使用に耐える強度が得られないおそれがある。

【0007】

本発明は、上述した従来技術における難点を解消すべく、フリップチップ実装での使用に耐え得る強度を確保することができ、かつ、大きな手間を要さずに容易に形成可能な段形状のバンプを有する半導体素子およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

上述した目的達成のために、本願発明者は、先ず、２段形状のバンプにおいて、１段目（下段）と２段目（上段）との間の接合強度が弱くなってしまう要因について検討した。そして、接合強度が弱くなってしまう要因は、１段目と２段目を順に形成すると、１段目の形成後２段目を形成するまでの間に１段目の表面が酸化し、これにより１段目の表面部分が当該１段目の形成材料が本来有している性質とは異質なものとなってしまい、そのために２段目との密着性が弱くなってしまうからではないかと推察した。
この点につき、本願発明者は、さらに鋭意検討を重ねた。その結果、接合強度が弱くなってしまう要因を排除して、フリップチップ実装での使用に耐え得る強度を確保するためには、１段目と２段目との組成の連続性を確保すべきという一般的な技術常識に捉われることなく、１段目の表面の酸化を抑制して１段目と２段目との密着性が弱くなってしまうのを回避するための層を１段目と２段目の間に介在させればよいのではないかとの着想に至った。
本発明は、上述した本願発明者による新たな着想に基づいてなされたものである。

【0009】

本発明の第１の態様は、
フリップチップ実装のための突起電極として段形状のバンプを備えた半導体素子において、
前記バンプは、
前記段形状の１段目を構成する第１バンプ部と、
前記段形状の２段目を構成する第２バンプ部と、
前記第１バンプ部の形成材料とは異なる形成材料により形成され、少なくとも前記第１バンプ部と前記第２バンプ部との間に介在するように配された第１被覆層と
を含むことを特徴とする半導体素子である。
本発明の第２の態様は、第１の態様に記載の発明において、
前記第１バンプ部は、前記半導体素子が有するシード層の面上に配置されており、
前記第１被覆層は、導電性を有した金属材料により形成され、当該第１被覆層の一部が前記シード層と電気的に接続している
ことを特徴とする。
本発明の第３の態様は、第１または第２の態様に記載の発明において、
前記第１バンプ部は、ニッケルを主成分とした金属材料を形成材料とし、
前記第１被覆層は、金を形成材料としたものである
ことを特徴とする。
本発明の第４の態様は、第１、第２または第３の態様に記載の発明において、
前記半導体素子は、発光層を備える発光素子である
ことを特徴とする。
本発明の第５の態様は、
フリップチップ実装のための突起電極として段形状のバンプを備えた半導体素子の製造方法であって、
前記半導体素子に備えられた半導体層の電極と電気的に接続するシード層を形成する工程と、
前記シード層の表面に位置するバンプ形成面上に、前記段形状の１段目を構成する第１バンプ部を形成する工程と、
前記第１バンプ部を、当該第１バンプ部の形成材料とは異なる形成材料により形成される第１被覆層によって覆う第１被覆層形成工程と、
前記第１バンプ部のバンプ形成面上に、前記段形状の２段目を構成する第２バンプ部を形成する工程と、
を備えることを特徴とする半導体素子の製造方法である。
本発明の第６の態様は、第５の態様に記載の発明において、
前記第１バンプ部、前記第１被覆層および前記第２バンプ部を、いずれもめっき処理によって形成する
ことを特徴とする。
本発明の第７の態様は、第５または第６の態様に記載の発明において、
前記シード層のバンプ形成面上の一部に前記第１バンプ部を形成しない開口領域を有するように当該第１バンプ部の形成を行った後に、前記第１被覆層形成工程において、前記開口領域により露出する前記シード層と前記第１被覆層とを接続する
ことを特徴とする。
本発明の第８の態様は、第５、第６または第７の態様に記載の発明において、
前記第１被覆層および前記第２バンプ部を、さらに第２被覆層によって覆う工程
を備えることを特徴とする。
本発明の第９の態様は、第５、第６、第７または第８の態様に記載の発明において、
前記シード層を形成する工程において、前記シード層のバンプ形成面が位置する開口部を具備する保護膜を形成する工程をさらに含む
ことを特徴とする。

【発明の効果】

【0010】

本発明によれば、段形状のバンプを有する半導体素子について、フリップチップ実装での使用に耐え得る強度を確保することができ、かつ、大きな手間を要さずに容易に形成することが可能となる。

【図面の簡単な説明】

【0011】

【図1】本発明の第１実施形態における発光素子の概略構成例を示す説明図であり、（ａ）は発光素子全体の側断面図、（ｂ）および（ｃ）はバンプ部分の拡大図である。

【図2】本発明の第１実施形態における発光素子の製造方法の手順を示す説明図であり、（ａ）〜（ｆ）は各工程での素子状態の側断面図である。

【図3】本発明の第２実施形態における発光素子の概略構成例を示す説明図であり、（ａ）は発光素子全体の側断面図、（ｂ）は要部拡大図である。

【図4】従来における発光素子の概略構成例を示す側断面図（その１）である。

【図5】従来における発光素子の概略構成例を示す側断面図（その２）である。

【発明を実施するための形態】

【0012】

以下、図面に基づき、本発明に係る半導体素子およびその製造方法について説明する。
本実施形態では、半導体素子として発光素子を例に挙げ、以下の順序で項分けをして説明を行う。
１．第１実施形態
１−１．発光素子の構成
１−２．発光素子のフリップチップ実装
１−３．発光素子の製造手順
１−４．第１実施形態の効果
２．第２実施形態
２−１．発光素子の構成
２−２．発光素子の製造手順
２−３．第２実施形態の効果
３．変形例等

【0013】

＜１．第１実施形態＞
先ず、本発明の第１実施形態について説明する。本実施形態においては、凸型の２段形状のバンプを備える場合を例に説明する。

【0014】

（１−１．発光素子の構成）
図１は、本発明の第１実施形態における発光素子の概略構成例を示す説明図である。

【0015】

第１実施形態で説明する発光素子は、図１（ａ）に示すように、透光性を有する基板１０上に、第１導電型層２１と、発光層２２と、第２導電型層２３とが順に積層されてなる半導体層２０、および、半導体層２０に接続する電極とを備えている。基板１０は、例えばサファイアやＳｉＣなど半導体層の発光に対し透光性のある基板である。半導体層２０は、例えば、第１導電型層２１がｎ型のＡｌＧａＮ、発光層２２がＡｌＩｎＧａＮ、第２導電型層２３がｐ型のＡｌＧａＮのIII族窒化物半導体層であるが、ｎ型とｐ型は逆転していてもよく、また半導体材料としてＡｌＧａＮ以外のＧａＮやＩｎＧａＮ等を用いてもよい。さらには、これら窒化物系に限らず、他のIII−Ｖ族半導体やII−IV族半導体などへの応用も可能である。第１導電型層２１と接続する第１電極３１と、第２導電型層２３と接続する第２電極４１とを合わせて半導体層の電極とする。

【0016】

また、半導体層２０は、第１導電型層２１、発光層２２および第２導電型層２３の積層方向に掘られた溝構造部２４を有している。つまり、半導体層２０には、第２導電型層２３の側からのエッチングにより溝構造部２４が形成されている。そして、溝構造部２４によって、半導体層２０は、第２導電型層２３が発光領域２５と非発光領域２６との複数領域に分断されるとともに、当該溝構造部２４の底部に第１導電型層２１の露出面が形成されている。ここでいう「底部」は、溝構造部２４の底面と当該底面近傍の側壁面との少なくとも一方であればよい。したがって、溝構造部２４の形成深さは、発光層２２および第２導電型層２３を分断する深さであれば、図例のように第１導電型層２１の途中までエッチング除去されてなるものでも、第１導電型層２１が露出した時点でエッチングを止めてなるものでもよい。なお、第１導電型層２１が厚く残っているほうが電気抵抗を下げる上では好ましいが、溝構造部２４の形成深さは第１導電型層２１を完全に除去してなるものでもよい。ただし、その場合は、露出した第１導電型層２１の側壁面等と後述する第１電極３１とが電気的に接続するとともに、発光領域２５における第１導電型層２１と非発光領域２６における第１導電型層２１との電気的な接続が何らかの手段によって確保されるものとする。また、溝構造部２４の形成幅は、発光層２２および第２導電型層２３を分断するのに十分な幅であればよい。

【0017】

溝構造部２４によって分断された複数領域のうち、非発光領域２６における第２導電型層２３上には、ｎ電極として機能する第１電極３１が成膜されている。ただし、第１電極３１は、第２導電型層２３上の全面を覆うのではなく、部分的に第２導電型層２３の露出面を残すような態様で成膜されている。さらに、第１電極３１は、第２導電型層２３上から溝構造部２４の底部における第１導電型層２１の露出部分にまで延びるように成膜されている。その結果として、第１電極３１は、溝構造部２４内における第１導電型層２１の露出部分と接合し、これによりｎ型の第１導電型層２１に接続するｎ電極として機能することになる。このような構成の第１電極３１は、ｎ型の第１導電型層２１に対して低抵抗なオーミック性を確保し易いＡｌ系の金属材料を用いて形成することが好ましく、具体的には例えばＴｉ／Ａｌ／ＴｉまたはＴｉ／Ａｌを用いて形成することが考えられる。ただし、他の公知金属材料を用いて形成することも可能である。

【0018】

また、非発光領域２６における第２導電型層２３上において、第１電極３１に覆われていない当該第２導電型層２３の露出面上には、第１シード層３２が成膜されている。第２導電型層２３の露出面上に形成されることから、第１シード層３２は、その側壁部分等にて第１電極３１との電気的接続を確保しつつ、当該第２導電型層２３の露出面と直接接合することになる。ここで「直接接合する」とは、第２導電型層２３と第１シード層３２との間に介在するものがなく接合している状態のことをいう。
このように、第１シード層３２が第２導電型層２３と直接接合していれば、当該第２導電型層２３の露出面が平坦性に優れているので、表面の粗さに起因して発生し得るボイド等の悪影響が及ぶことがないため、第１シード層３２と当該第２導電型層２３との間の機械的な接合強度を十分に確保することができる。さらには、第２導電型層２３の露出面が平坦性に優れていることから、第１シード層３２の上面についても、第２導電型層２３の露出面と同様に平坦性に優れたものとなり、その上にめっきによりバンプ６０が形成される場合であっても、Ａｌ系の金属材料を用いた場合の第１電極３１上と比較すると、当該バンプ６０と当該第２導電型層２３との間の機械的な接合強度を十分に確保することができる。なお、本明細書でいう「シード層」とは、めっきを析出させる下地層を意味する。
このような構成の第１シード層３２は、例えばＴｉ／Ａｕ、Ｔｉ／Ａｕ／ＴｉまたはＴｉ／Ｎｉ、Ｔｉ／ＰｄのようにＡｌを含有しない金属材料を用いて形成することが考えられる。

【0019】

一方、溝構造部２４によって分断された複数領域のうち、発光領域２５における第２導電型層２３上には、ｐ電極として機能する第２電極４１が成膜されている。第２電極４１は、ｐ型の第２導電型層２３に対して低抵抗なオーミック性を確保し易いＡｕ系の金属材料を用いて形成することが好ましく、具体的には例えばＮｉ／Ａｕの層とＰｔ／Ａｕ／Ｔｉの層とが積層された多層構造を用いて形成することが考えられる。ただし、他の公知金属材料を用いて形成することも可能である。

【0020】

また、第２電極４１上には、第２シード層４２が成膜されている。第２シード層４２は、第１シード層３２と同じまたは同種の金属を用いて形成することが考えられる。ただし、他の公知金属材料を用いて形成することも可能である。
なお、第１シード層３２と第２シード層４２とは、それぞれの上面がほぼ同じ高さとなるように形成されているものとする。

【0021】

これら半導体層２０、第１電極３１、第１シード層３２、第２電極４１および第２シード層４２は、保護膜５１によって覆われている。保護膜５１は、例えばＳｉＯ_２を用いて形成することが考えられる。
ただし、保護膜５１は、これらの全面を覆うのではなく、部分的に第１シード層３２の露出面および第２シード層４２の露出面を残すような態様で成膜されている。

【0022】

保護膜５１で覆われていない第１シード層３２の露出面上および第２シード層４２の露出面上のそれぞれには、外部との接合に用いられるバンプ６０が形成されている。バンプ６０は、フリップチップ実装のための突起電極として用いられるもので、第１バンプ部６１、第１被覆層６２、第２バンプ部６３および第２被覆層６４を備えて、２段形状（凸型）に形成されたものである。

【0023】

第１バンプ部６１は、２段形状の１段目を構成するもので、第１シード層３２または第２シード層４２の各露出面に直接接合するように（すなわち各露出面との間に介在するものがない状態で）形成されたものである。この第１バンプ部６１は、めっき処理により成膜することが可能で、かつ、導電性を有した金属材料を用いつつ、平面形状が円形である円柱状に形成することが考えられる。さらに安価に形成できることが好ましく、具体的には、ニッケル（Ｎｉ）を主成分とした金属材料、好ましくは当該金属材料として例えばＰを添加したＮｉを用いて形成することが考えられる。ただし、ＣｕやＮｉ系合金など他の公知金属材料を用いて形成することも可能であり、また他の形状（例えば角柱状）に形成したものであっても構わない。

【0024】

第１被覆層６２は、第１バンプ部６１の表面を覆うように薄膜状に形成されたものである。この第１被覆層６２は、めっき処理により成膜することが可能で、かつ、導電性を有した形成材料のうち、第１バンプ部６１の形成材料とは異なる形成材料で、特に第１バンプ部６１と第２バンプ部６３との密着性を改善する機能を有した形成材料を用いて形成されているものとする。ここで、「密着性を改善する機能」とは、同一形成材料を直接重ねた従来構成のように密着性が弱くなってしまうことがなく、当該従来構成の場合に比べて密着性を改善することができる機能のことをいい、当該機能の具体的な一例としては第１バンプ部６１の形成材料の酸化を抑制する機能が挙げられる。このような形成材料の代表的なものとして、例えばＡｕ（金）が挙げられる。ただし、必ずしもこれに限定されることはなく、例えばＰｔなどの白金族や、Ｃｒ、Ａｇ等の他の金属材料を用いて形成することも可能である。なお、後述するようにプリント配線基板の電極部分上にＡｕ−Ｓｎ系の半田層が形成されて実装される場合であれば、半田層との密着性の観点からＡｕが好ましい。このように上記の第１バンプと第２バンプとの間の密着性のほかに半田層との密着性も鑑みて被覆層の金属材料を選択する。

【0025】

第２バンプ部６３は、２段形状の２段目を構成するもので、第１バンプ部６１を覆う第１被覆層６２に重ねるように形成されたものである。したがって、第１バンプ部６１と第２バンプ部６３との間には、第１被覆層６２が介在していることになる。また、第２バンプ部６３は、２段形状の凸型の２段目を構成するものである場合、第１バンプ部６１と相似形の平面形状を有し、かつ、その平面形状が第１バンプ部６１よりも小サイズに形成されている。具体的には、第１バンプ部６１の平面形状が円形であれば、第２バンプ部６３は、第１バンプ部６１よりも小径に形成されていることになる。このような第２バンプ部６３は、第１バンプ部６１と同様に、めっき処理により成膜することが可能で、かつ、導電性を有した金属材料を用いて形成することが考えられる。さらに安価に形成できることが好ましく、具体的には、金属材料として例えばＰを添加したＮｉを用いて形成することが考えられる。ただし、第１バンプ部６１と同様の他の公知金属材料を用いて形成することも可能である。また、形状についても、第１バンプ部６１と異なるサイズであれば、円柱状ではなく、他の形状（例えば角柱状）に形成したものであっても構わない。

【0026】

第２被覆層６４は、第１バンプ部６１を覆う第１被覆層６２およびこれに重ねられた第２バンプ部６３について、これらの表面を覆うように薄膜状に形成されたものである。この第２被覆層６４は、第１被覆層６２と同様に、めっき処理により成膜することが可能で、かつ、導電性を有した形成材料、具体的には例えばＡｕを用いて形成されているものとする。ただし、必ずしもこれに限定されることはなく、例えばＰｔなどの白金族や、Ｃｒ、Ａｇ等の他の金属材料を用いて形成することも可能である。

【0027】

第１被覆層６２の厚さは、０．０５〜０．５μｍであることが好ましい。０．０５μｍ未満では立体的なバンプ部の被覆が十分に行われずボイドが発生して密着力が弱まる恐れがあるためである。また、第２被覆層６４の厚さは、０．３〜１μｍであることが好ましく、０．３〜０．５μｍがより好ましい。０．３μｍ未満の場合、以下に説明する実装において、半田とバンプの間の十分な密着強度が得られない恐れがあるためである。０．５μｍを超えて厚く形成しても、バンプ部よりも高価なめっきの使用量が増えるだけであり密着強度は増えない。

【0028】

（１−２．発光素子のフリップチップ実装）
以上のような構成の発光素子は、図示せぬプリント配線基板上にフリップチップ実装されて用いられる。詳しくは、例えば図１（ａ）に示した状態の天地を逆転させた状態で、バンプ６０がプリント配線基板上の電極部分に接触するように発光素子を当該プリント配線基板上に載置して、バンプ６０と電極部分とを接合させる。このようにして、発光素子は、プリント配線基板上にフリップチップ実装される。
このとき、発光素子における第１シード層３２と第２シード層４２がほぼ同じ高さに形成されており、かつ、これらのそれぞれに形成されたバンプ６０がほぼ同じ高さを有していれば、当該発光素子が傾いてしまう等の不都合の発生を抑えることができる。このことは、フリップチップ実装の際の接続不良等の発生を抑制するためには非常に有効であると言える。

【0029】

また、フリップチップ実装の際には、バンプ６０との接合のために、例えば図１（ｂ）に示すように、プリント配線基板の電極部分上に例えばＡｕ−Ｓｎ系など公知のＰｂフリー半田の半田層７０を所定厚さ（例えば３μｍ厚）で形成しておく。そして、バンプ６０の先端側（２段目の側）から当該バンプ６０を半田層７０へ埋入させて、プリント配線基板上の電極部分に対する当該バンプ６０の接合を行う。
このとき、例えば図１（ｃ）に示すように、半田層７０への凸型のバンプ６０の埋入部分の体積Ｖａと、バンプ６０における１段目と２段目の段差の大きさおよび当該段差と半田層７０の表面の間の距離によって特定される体積Ｖｂとが、ほぼ等しくなるようなサイズでバンプ６０が形成されていれば、半田層７０へのバンプ６０の埋入によって熔融半田が押し出されても、その熔融半田が１段目と２段目の段差部分で止まり、それよりも上方側へは広がらない。したがって、熔融半田がバンプ６０の側面を濡れ上がりシード層３２，４２まで到達してしまうのを防止でき、フリップチップ実装の際に短絡等の電気的接触不良が発生してしまうことがない。しかも、バンプ６０における２段目の側面のみならず、１段目と２段目の段差面にも熔融半田が接触することになるので、十分な接合強度を確保し得るようにもなる。なお、段数を増やして３段、４段などの複数段にした場合においても同様の効果が得られる。

【0030】

上記は凸型の２段形状の場合であり、溶融半田がバンプ６０の側面を濡れ上がりシード層３２，４２まで到達してしまうのを防止できる段形状であれば他の関係でもかまわない。そして、第１バンプ部６１および第２バンプ部６３の大きさは、実装に用いる半田の種類や半導体素子と実装基板との間の空隙の形状などによって設定することができる。例えば、平面サイズが５０〜２００μｍ、厚さが５〜１００μｍである。厚さが薄すぎると、チップ側に接触する可能性が高くなるため、半田層の約２倍以上の厚さが望ましい。

【0031】

このようにしてフリップチップ実装された発光素子は、バンプ６０を介して第１シード層３２と第２シード層４２との間に電圧を印加することで、外部へ向けて光を放出する。詳しくは、バンプ６０を介して第１シード層３２と第２シード層４２との間に電圧を印加すると、第１シード層３２から第１電極３１を通じて第１導電型層２１へ電子が流れ込むとともに、第２シード層４２から第２電極４１を通じて第２導電型層２３へ正孔が流れ込む。そして、発光領域２５の発光層２２において、電子と正孔が再結合して光が発生する。この光が、発光層２２から第１導電型層２１および透光性のあるサファイア基板１０を通じて外部へ向けて放出されるのである。

【0032】

なお、ここで説明した発光素子の状態は、当該説明のために例示した一態様に過ぎず、図に示した状態またはその天地を逆転させた状態に限定されないことは勿論である。

【0033】

（１−３．発光素子の製造手順）
次に、上述した構成の発光素子の製造手順について説明する。
図２は、本発明の第１実施形態における発光素子の製造方法の手順を示す説明図である。

【0034】

上述した構成の発光素子の製造は、以下に述べる手順で行われる。
先ず、所望厚さの板状に形成されたサファイア基板１０を用意し、そのサファイア基板１０上に、当該サファイア基板１０側から順に、第１導電型層２１、発光層２２および第２導電型層２３を有する積層構造の半導体層２０を形成する工程を行う。第１導電型層２１、発光層２２および第２導電型層２３の形成は、例えばIII族窒化物半導体材料により、公知の成膜手法を用いて行えばよい。

【0035】

そして、サファイア基板１０上に半導体層２０を形成したら、図２（ａ）に示すように、半導体層２０に対して第２導電型層２３の側からのエッチングにより溝構造部２４を形成する工程を行う。エッチングは、半導体層２０の形成材料を考慮しつつ公知の手法を用いて行えばよいが、一具体例としては反応性イオンエッチング（Reactive Ion Etching；ＲＩＥ）が挙げられる。また、エッチング深さは、既に説明したように、第２導電型層２３を発光領域２５と非発光領域２６とに分断するとともに、溝構造部２４の底部に第１導電型層２１を露出させる深さであればよい。

【0036】

その後は、図２（ｂ）に示すように、第１電極３１および第２電極４１を形成する工程を行う。
具体的には、先ず、発光領域２５における第２導電型層２３の露出面上に、多層構造の第２電極４１における初期層を形成する。第２電極４１の初期層は、第２導電型層２３に対してオーミック性を確保し易いＡｕ系の金属材料（例えばＮｉ／Ａｕ）を用いて、スパッタリング等の公知の成膜手法により形成すればよい。
次いで、非発光領域２６における第２導電型層２３の露出面上および溝構造部２４の底部に、第１電極３１を形成する。第１電極３１の形成に際しては、先ず、非発光領域２６における第２導電型層２３上にレジスト（ただし不図示）を形成する。レジストは、第１電極３１に覆われずに第２導電型層２３の露出面となる箇所に対応するように、当該第２導電型層２３上に部分的に形成する。レジストの形成材料および形成手法は、公知技術を利用すればよい。レジストの形成後は、続いて、第１電極３１を成膜する。このとき、第１電極３１は、非発光領域２６における第２導電型層２３上のみならず、当該第２導電型層２３上から溝構造部２４の底部における第１導電型層２１の露出部分にまで延びるように成膜する。第１電極３１の成膜は、Ａｌ系の金属材料（例えばＴｉ／Ａｌ／ＴｉまたはＴｉ／Ａｌ）を用いて、スパッタリング等の公知の手法により行えばよい。そして、第１電極３１の成膜後は、レジストの除去を行う。このようなリフトオフプロセスにより、溝構造部２４内の第１導電型層２１の露出部分まで延び、かつ、第２導電型層２３上の全面を覆うのではなく部分的に当該第２導電型層２３の露出面を残すような態様で、第１電極３１が成膜されることになる。
レジストの除去後は、続いて、第１電極３１を第１導電型層２１の露出面とオーミック接合させるべく、さらに、第２電極４１を第２導電型層２３とオーミック接合させるべく、当該第１電極３１および第２電極４１の初期層に対する熱処理を施す工程を行う。具体的には、例えば４００℃〜６００℃の熱処理を施す。熱処理の雰囲気は、公知の手法によって行えばよい。
さらにその後は、第２電極４１の初期層上に、多層構造の第２電極４１における２層目を形成してもよい。第２電極４１の２層目は、Ａｕ系の金属材料（例えばＰｔ／Ａｕ／Ｔｉ）を用いて、スパッタリング等の公知の成膜手法により形成すればよい。そして、第２電極４１の２層目を形成した後に、追加の熱処理として４００℃〜６００℃の熱処理を施しても良い。

【0037】

その後は、図２（ｃ）に示すように、第１シード層３２および第２シード層４２を形成する工程を行う。
第１シード層３２は、第１電極３１の成膜時にレジストで保護されていた部分、すなわち非発光領域２６における第２導電型層２３の露出面上に、当該第２導電型層２３に対してオーミック性を確保し易いＡｕ系の金属材料（例えばＴｉ／Ａｕ、Ｔｉ／Ａｕ／ＴｉまたはＴｉ／Ｎｉ）を用いて、スパッタリング等の公知の成膜手法により形成すればよい。
また、第２シード層４２は、第２電極４１の上面に、当該第２電極４１に対してオーミック性を確保し易いＡｕ系の金属材料（例えばＴｉ／Ａｕ、Ｔｉ／Ａｕ／ＴｉまたはＴｉ／Ｎｉ。ただし後述のように保護膜５１の開口部の上からシード層３２，４２を被せる場合であれば最表面にＴｉがなくてもよい。）を用いて、スパッタリングや真空蒸着等の公知の成膜手法により形成すればよい。
なお、第１シード層３２と第２シード層４２とは、一方を形成した後に他方を形成してもよいし、両方を同時に形成してもよい。いずれの場合であっても、それぞれの上面高さがほぼ揃うように、第１シード層３２および第２シード層４２が形成されるものとする。

【0038】

第１シード層３２および第２シード層４２の形成後は、図２（ｄ）に示すように、保護膜５１を形成する工程を行う。保護膜５１は、例えばＳｉＯ_２膜をプラズマＣＶＤなど公知の成膜手法により形成することが考えられる。
ただし、保護膜５１は、第１シード層３２や第２シード層４２等の全面を覆うのではなく、部分的に第１シード層３２の露出面および第２シード層４２の露出面を有するような態様とされる。例えば、第１シード層３２や第２シード層４２等の全面を覆うように保護膜５１を成膜した後、図示せぬレジストで公知技術を利用しつつマスクパターンを形成し、エッチングを行うことで保護膜５１に部分的な開口部を設けて、第１シード層３２および第２シード層４２の上面（バンプ形成面）を部分的に露出させる。そして、さらにドライエッチングやアッシング等を行って第１シード層３２および第２シード層４２の上面に残る付着物等を除去することで、部分的に第１シード層３２の露出面および第２シード層４２の露出面を残すようにする。ここで挙げたシード層３２，４２の形成手順と保護膜５１の形成手順は、単なる一例である。類似の形状が得られる方法であれば、開口部を有する保護膜を形成後にシード層を形成しても良いし、パターニング方法にリフトオフ法を用いるなど、公知の手法を組み合わせた他の工程とすることは可能である。

【0039】

その後は、図２（ｅ）および（ｆ）に示すように、第１シード層３２および第２シード層４２の各露出面上にバンプ６０を形成する工程を行う。

【0040】

バンプ６０を形成する前に、第１シード層３２および第２シード層４２の各露出面に対して、酸性クリーナーおよび希釈塩酸を用いて、めっき前活性化処理を行ってもよい。なお、例えば、希釈塩酸の後に、Ｐｄ触媒活性液に浸漬して、Ｐｄ触媒付与を行うことも考えられる。

【0041】

バンプ６０を形成する工程では、先ず、図２（ｅ）に示すように、第１シード層３２および第２シード層４２の各露出面（バンプ形成面）をめっきの析出開始面として、バンプ６０の１段目を構成する第１バンプ部６１を形成する。第１バンプ部６１の形成は、例えばＰを添加したＮｉを用いて形成する場合であれば、無電解ニッケルめっきによって行うことが考えられる。ただし、他の公知の成膜手法により形成しても構わない。なお、第１バンプ部６１の形成は、第１シード層３２および第２シード層４２のそれぞれに対して、別個に行ってもよいが、同時に行ったほうが効率的で好ましい。
そして、第１バンプ部６１の形成後は、続いて、第１バンプ部６１の表面を覆うように、第１被覆層６２を形成する。第１被覆層６２の形成は、例えばＡｕを用いて形成する場合であれば、置換金めっきで第１バンプ部６１を被覆した後、無電解金めっきにより置換金めっき表面をＡｕ薄膜で覆うことによって行うことが考えられる。ただし、他の公知の成膜手法により形成しても構わない。なお、第１被覆層６２の形成は、第１バンプ部６１の場合と同様に、第１シード層３２および第２シード層４２のそれぞれに対して、別個に行ってもよいが、同時に行ったほうが効率的で好ましい。

【0042】

第１バンプ部６１および第１被覆層６２の形成後は、続いて、図２（ｆ）に示すように、第１バンプ部６１を覆う第１被覆層６２に重ねるように、バンプ６０の２段目を構成する第２バンプ部６３を形成する。このとき、バンプ６０が２段凸型形状となるようにすべく、第１バンプ部６１の上方側に当該第１バンプ部６１よりも小サイズの開口部を有するレジストマスク（ただし不図示）を形成し、そのレジストマスクの開口部内に第２バンプ部６３を形成する。第２バンプ部６３の形成は、第１バンプ部６１の場合と同様に、例えばＰを添加したＮｉを用いて形成する場合であれば、無電解ニッケルめっきによって行うことが考えられる。ただし、他の公知の成膜手法により形成しても構わない。そして、第２バンプ部６３を形成したら、その形成に用いたレジストマスクの除去を行う。なお、第２バンプ部６３の形成は、第１バンプ部６１等の場合と同様に、第１シード層３２および第２シード層４２のそれぞれに対して、別個に行ってもよいが、同時に行ったほうが効率的で好ましい。
そして、第２バンプ部６３の形成後は、続いて、第１バンプ部６１を覆う第１被覆層６２およびこれに重ねられた第２バンプ部６３について、これらの表面を覆うように、第２被覆層６４を形成する。第２被覆層６４の形成は、第１被覆層６２の場合と同様に、例えばＡｕを用いて形成する場合であれば、置換金めっきで第２バンプ部６３等を被覆した後、無電解金めっきにより置換金めっき表面をＡｕ薄膜で覆うことによって行うことが考えられる。ただし、他の公知の成膜手法により形成しても構わない。なお、第２被覆層６４の形成は、第１バンプ部６１等の場合と同様に、第１シード層３２および第２シード層４２のそれぞれに対して、別個に行ってもよいが、同時に行ったほうが効率的で好ましい。

【0043】

このような手順を経ることで、第１シード層３２および第２シード層４２の各露出面上には、２段形状（凸型）のバンプ６０が形成されることになる。

【0044】

バンプ６０の形成後は、必要に応じて、サファイア基板１０の研磨・研削や、スクライブによる小片化等を行う。
以上のような一連の手順を経ることで、図１を用いて説明した構成の発光素子が製造される。

【0045】

（１−４．第１実施形態の効果）
第１実施形態で説明した発光素子およびその製造方法によれば、以下のような効果が得られる。

【0046】

第１実施形態では、２段形状のバンプ６０について、無電解めっきや置換めっき等のめっき法を用いて形成するので、整形治具を用いて形成する場合とは異なり、複数のバンプ６０について一度に高い位置精度で形成することが可能になる。つまり、めっき処理を利用することで、２段形状のバンプ６０を、大きな手間を要さずに、容易に形成することが可能である。

【0047】

しかも、第１実施形態では、２段形状のバンプ６０において、少なくとも第１バンプ部６１と第２バンプ部６３との間に第１被覆層６２が介在している。そして、その第１被覆層６２は、第１バンプ部６１の形成材料とは異なる形成材料により形成されている。そのため、同一形成材料を直接重ねる場合とは異なり、第１バンプ部６１に対する密着性を改善することが実現可能となる。具体的には、例えば第１被覆層６２の形成材料が第１バンプ部６１の形成材料の酸化を抑制する機能を有していれば、第１バンプ部６１の酸化による表面荒れ等を抑制することで、第１バンプ部６１との密着性が弱くなってしまうのを未然に回避することができる。また、仮に第１バンプ部６１の酸化が生じても、第１バンプ部６１の形成材料とは異なる形成材料の第１被覆層６２であれば、酸化によって第１バンプ部６１の表面が本来の性質とは異質なものとなった場合でも、同一形成材料を直接重ねる場合とは異なり、異なる形成材料であるが故の密着性改善効果が期待できる。したがって、めっき法を用いて１段目を構成する第１バンプ部６１と２段目を構成する第２バンプ部６３を順に形成して２段形状を完成させる場合であっても、第１バンプ部６１に対する第２バンプ部６３の密着性が弱くなるといった事態の発生を未然に回避でき、２段形状における１段目と２段目との間の接合強度を十分に確保することができる。
このように、２段形状における１段目と２段目との接合強度を十分に確保できれば、発光素子をプリント配線基板上にフリップチップ実装した際のダイシェア強度についても十分に確保することが可能となる。ここで「ダイシェア強度」とは、フリップチップ実装された発光素子の接合部分に水平方向の力（せん断方向の力）を加えたときの接合強度を表す指標である。このダイシェア強度が十分に確保されていれば、フリップチップ実装での使用に耐え得る強度を確保できていると言える。

【0048】

以上のように、第１実施形態によれば、２段形状における１段目と２段目との組成の連続性を確保すべきという一般的な技術常識に捉われることなく、第１バンプ部６１と第２バンプ部６３との間に第１被覆層６２を介在させているので、フリップチップ実装での使用に耐え得る強度を確保することができ、かつ、大きな手間を要さずに容易に２段形状のバンプ６０を形成することが可能である。

【0049】

また、第１実施形態においては、フリップチップ実装のために２段形状のバンプ６０を用いているので、熔融半田が１段目と２段目の段差部分で止まり、当該溶融半田がシード層３２，４２まで到達してしまうのを防止することができる。したがって、フリップチップ実装の際に短絡等の電気的接触不良が発生してしまうことがない。さらには、１段目と２段目の段差面にも熔融半田が接触することになるので、バンプ６０と半田層７０との間について十分な接合強度を確保し得るようにもなる。

【0050】

また、第１実施形態においては、例えばＰを添加したＮｉからなる第１バンプ部６１および第２バンプ部６３を、例えばＡｕからなる第１被覆層６２および第２被覆層６４が覆うことで、バンプ６０が構成されている。バンプ６０については、導電性や化学的特性等に優れた金属材料であるＡｕのみによって形成することも考えられるが、製作コスト面から現実的ではない。この点、第１実施形態で説明したような構成とすれば、第１バンプ部６１および第２バンプ部６３の形成材料としてＰを添加したＮｉを用いることで製作コストを抑えることができ、しかも第１被覆層６２および第２被覆層６４の形成材料としてＡｕを用いることで優れた導電性や化学的特性等を得ることができる。しかも、ＡｕはＰを添加したＮｉの酸化を抑制して密着性を改善する機能を有しているので、上述したように第１バンプ部６１と第２バンプ部６３との間の接合強度を十分に確保することができる。これらのことから、第１被覆層６２および第２被覆層６４の形成材料としては、Ａｕを用いることが最も好ましいと言える。

【0051】

また、第１実施形態で説明した構成および製造手順は、半導体素子の一例である発光素子、すなわち第１導電型層２１、発光層２２および第２導電型層２３が順に積層された半導体層２０を備えるものに適用した場合に非常に有効であると言える。なぜならば、このような発光素子は、バンプ６０を介したフリップチップ実装をすると当該バンプ６０を通じての放熱が行い易く、そのためにフリップチップ実装されて用いられることが多いので、上述したような接合強度確保および短絡等の電気的接触不良の発生防止を図ることが非常に重要となるからである。

【0052】

また、第１実施形態で説明したように、半導体層２０が溝構造部２４を有した構成であれば、シード層３２，４２の上面高さを揃えることが容易となるので、フリップチップ実装の際に発光素子が傾いてしまう等の不都合の発生を抑えることができ、フリップチップ実装の信頼性を向上させることができる。

【0053】

また、第１実施形態で説明したように、シード層３２，４２上のそれぞれに予めバンプ６０を形成しておき、バンプ６０が形成されている状態で発光素子製品としての工場出荷を行えば、当該バンプ６０が形成されていない場合に比べて、製品出荷先で発光素子をフリップチップ実装する際の工数削減が図れる。したがって、発光素子製品の利用者にとっては、利便性に優れたものとなる。しかも、アセンブリ後における接合部分の剥離が抑制されるので、製品信頼性についても非常に優れたものとなる。

【0054】

＜２．第２実施形態＞
次に、本発明の第２実施形態について説明する。
ただし、ここでは、主として、上述した第１実施形態との相違点を説明する。

【0055】

（２−１．発光素子の構成）
図３は、本発明の第２実施形態における発光素子の概略構成例を示す説明図である。
図３（ａ）および（ｂ）に示すように、第２実施形態で説明する発光素子は、バンプ６０における第１バンプ部６１および第１被覆層６２が、上述した第１実施形態の場合とは相違する。他の構成要素は、第１実施形態の場合と同様である。

【0056】

第１バンプ部６１は、保護膜５１で覆われていないシード層３２，４２の露出面上に、当該露出面と直接接合するように形成されている。ただし、第１実施形態では、シード層３２，４２の露出面の全域を覆うように（すなわち保護膜５１における開口部と同サイズで）形成されているのに対して、第２実施形態では、保護膜５１における開口部よりも小サイズで第１バンプ部６１が形成されており、そのサイズ違いにより当該第１バンプ部６１の形成後においてもシード層３２，４２の露出面（バンプ形成面）が部分的に露出する。すなわち、シード層３２，４２のバンプ形成面上の一部に第１バンプ部６１を形成しない開口領域を有するように当該第１バンプ部６１の形成を行った後に、第１被覆層形成工程において、開口領域により露出するシード層３２，４２の部分と第１被覆層６２とを接続する点で、第１実施形態の場合とは相違する。

【0057】

第１被覆層６２は、第１バンプ部６１の表面を覆うように薄膜状に形成されたものである。ただし、第１実施形態では、第１バンプ部６１の側壁面を覆う第１被覆層６２の下端が保護膜５１によって遮られシード層３２，４２には到達していないのに対して、第２実施形態では、第１バンプ部６１の側壁面を覆う第１被覆層６２の下端が当該側壁面と保護膜５１の開口部との間に入り込んでシード層３２，４２にまで到達しており、これにより第１被覆層６２の一部がシード層３２，４２と電気的に接続している点で、第１実施形態の場合とは相違する。

【0058】

（２−２．発光素子の製造手順）
次に、上述した構成の発光素子の製造手順について説明する。
第２実施形態においても、保護膜５１を形成する工程の前工程までは、第１実施形態の場合と同様である。
保護膜５１を形成する工程では、保護膜５１を成膜した後、ドライエッチングによって当該保護膜５１に部分的な開口部を設けて、シード層３２，４２の上面（バンプ形成面）を部分的に露出させる。なお、開口部は、後述するような手法の利用により、結果的に第１バンプ部６１の形成サイズよりも大サイズになるものとする。

【0059】

その後は、シード層３２，４２の各露出面（バンプ形成面）上に、めっき処理によって第１バンプ部６１を形成する。第１バンプ部６１の形成は、当該第１バンプ部６１の形成後においても、当該第１バンプ部６１と保護膜５１の開口部とのサイズ違いにより、シード層３２，４２の露出面（バンプ形成面）が部分的に露出することになるように行う。そのための一つの手法としては、保護膜５１の開口部よりも小サイズでの第１バンプ部６１の形成を、例えば当該小サイズの開口部を有するレジストマスクを利用するといった公知技術を用いつつ行うことが考えられる。また、他の一つの手法としては、開口部を第１バンプ部６１と同じ小サイズとしておき、第１バンプ部６１形成後に、エッチングにより第１バンプ部６１の外周の保護膜５１のみを、レジストマスクを利用するといった公知技術を用いつつ除去することも考えられる。つまり、シード層３２，４２のバンプ形成面上の一部に第１バンプ部６１を形成しない開口領域を形成できれば、どのような手法により第１バンプ部６１の形成を行っても構わない。

【0060】

そして、第１バンプ部６１の形成後は、続いて、第１バンプ部６１の表面を覆うように、めっき処理によって第１被覆層６２を形成する。このとき、第１バンプ部６１と保護膜５１の開口部との間にはシード層３２，４２が部分的に露出するような隙間が開いているため、第１被覆層６２を形成すると、その隙間部分に第１被覆層６２が入り込む。これにより、第１被覆層６２は、その一部がシード層３２，４２にまで到達して、シード層３２，４２と電気的に接続することになる。特に、シード層３２，４２がＡｕ系の金属材料によって形成されていれば、第１被覆層６２の形成材料としてＡｕを用いることで、Ａｕ同士を繋げることができ、電気的接続を確保する上で非常に好ましいものとなる。

【0061】

他の詳細内容については、第１実施形態の場合と同様なので、ここでの説明は省略する。

【0062】

（２−３．第２実施形態の効果）
第２実施形態で説明した発光素子およびその製造方法によれば、以下のような効果が得られる。

【0063】

第２実施形態では、第１バンプ部６１のみならず、これを覆う第１被覆層６２についても、シード層３２，４２と直接接合する箇所を有するように構成されている。つまり、第１バンプ部６１の形成材料（例えばＰを添加したＮｉ）よりも導電性に優れた形成材料（例えばＡｕ）で形成された第１被覆層６２が、シード層３２，４２と電気的に接続することになる。したがって、第２実施形態によれば、第１実施形態の場合に比べて、シード層３２，４２とバンプ６０との間の電気抵抗を低下させることが可能となる。このことは、発光素子に順方向電圧Ｖｆの増加を抑制する上で、非常に好ましいと言える。

【0064】

また、第２実施形態では、保護膜５１の開口部を第１バンプ部６１の形成予定サイズよりも大サイズで形成することで、第１被覆層６２の一部をシード層３２，４２まで到達させている。つまり、第１実施形態で説明したようにそれぞれを同サイズで形成することが一般的であるが、第２実施形態では、敢えて異サイズで形成することで、その後に第１被覆層６２を形成する際に、当該第１被覆層６２がシード層３２，４２まで入り込むようにしている。したがって、形成サイズへの配慮のみで、他の工程には全く変更等を加えることなく、電気抵抗を低下させることが可能となるので、発光素子の順方向電圧Ｖｆの増加の抑制のために当該発光素子の生産効率悪化等を招いてしまうこともない。

【0065】

＜３．変形例等＞
以上に本発明の第１実施形態および第２実施形態を説明したが、上述した開示内容は、本発明の例示的な実施形態を示すものである。すなわち、本発明の技術的範囲は、上述の例示的な実施形態に限定されるものではない。

【0066】

例えば、上述した各実施形態では、バンプ６０が第１バンプ部６１と第２バンプ部６３とを含む凸型の２段形状に構成されている場合を例に挙げたが、本発明はこれに限定されるものではなく、複数段で構成されており各段のバンプ平面サイズが互いに異なる「段形状」のものであれば、３段以上の段数のものであっても、また平面が円形状以外や横断面が凸型以外等のものであっても、全く同様に本発明を適用することが可能である。

【0067】

また、例えば、上述した各実施形態では、本発明を発光素子に適用した場合を例に挙げたが、本発明はこれに限定されるものではなく、ｐｎ接合の半導体素子であれば発光素子以外にも適用することが考えられ、その場合にもフリップチップ実装での使用に耐え得る強度を確保する上で好適なものとなる。

【実施例】

【0068】

次に、実施例を挙げて、本発明を具体的に説明する。ただし、本発明が、以下の実施例に限定されないことは勿論である。

【0069】

（実施例１）
実施例１では、図１に示した構成の発光素子を製造した。具体的には、サファイア基板１０上に、ｎ型のＡｌＧａＮからなる第１導電型層２１、ＡｌＩｎＧａＮからなる発光層２２、および、ｐ型のＡｌＧａＮからなる第２導電型層２３が順に積層されてなる半導体層２０を形成するとともに、その半導体層２０に溝構造部２４をＲＩＥによって形成し、半導体層２０を発光領域２５と非発光領域２６とに分断した。

【0070】

発光領域２５における第２導電型層２３の露出面上に、第２電極（すなわちｐ型電極）４１の初期層として、Ｎｉ／Ａｕの金属材料をそれぞれ１００Å／２００Åの膜厚で真空蒸着法により形成した。その後、非発光領域２６における第２導電型層２３の露出面上と、溝構造部２４の底部における第１導電型層２１の露出面上とに、第１電極（すなわちｎ型電極）３１として、これらの間の繋ぐ連続膜となるように、Ｔｉ／Ａｌ／Ｔｉの金属材料をそれぞれ３００Å／６０００Å／５０Åの膜厚でスパッタ法により成膜した。この第１電極３１は、第２導電型層２３上の全面を覆うのではなく、部分的に当該第２導電型層２３の露出面を残すように成膜されている。なお、図１に示す位置に電極を形成する方法として、レジストパターンを使用したリフトオフ法を用いた。

【0071】

そして、上記の第１電極３１および第２電極４１の初期層に対してオーミック性確保のために、５５０℃の熱処理を施した。その後、さらに当該第２電極４１の初期層上に、Ｐｔ／Ａｕ／Ｔｉの金属材料をそれぞれ５００Å／１０００Å／５０Åの膜厚で形成して第２電極４１とした。そして、さらに５５０℃の熱処理を施した。

【0072】

その後、非発光領域２６における第２導電型層２３の露出面上および第２電極４１の上面のそれぞれには、第１シード層（すなわちｎ型電極パッド）３２および第２シード層（すなわちｐ型電極パッド）４２として、Ｔｉ／Ａｕ／Ｔｉの金属材料をそれぞれ２００Å／２０００Å／１００Åの膜厚で成膜した。なお、図１に示す位置にシード層を形成する方法として、レジストパターンを使用したリフトオフ法を用いた。
なお、ここでは、第１シード層３２と第２シード層４２を同一工程で形成しており、第１電極３１と第２電極４１との成膜厚さの差分に起因して、各シード層３２，４２の上面高さがｎ側とｐ側で異なることになるが、その差は最大で０．２μｍ程度なので、この値を鑑みれば大きな影響は出ないと考えられる。ただし、各シード層３２，４２の上面高さを揃えるように、各シード層３２，４２の厚さを変えて別々に成膜しても良い。

【0073】

シード層３２，４２の形成後は、これらを覆う保護膜５１として、ＳｉＯ_２膜を３０００Åの膜厚で成膜した。そして、第１シード層３２および第２シード層４２の上面（バンプ形成面）を部分的に露出させるべく、レジストマスク形成後にドライエッチングを行うことで保護膜５１に部分的な開口部をφ１００μｍの大きさで設け、バンプ形成面とした。なお、ＳｉＯ_２膜をエッチングした各シード層３２，４２の露出面については、例えばＯ_２ガス：６０秒後にＡｒガス：３０秒でドライエッチングを行い、残留付着物等を除去した。

【0074】

そして、各シード層３２，４２の露出面上には、無電解ニッケルめっき（上村工業製エピタスＮＰＲ−１８）によってＰを７％添加したＮｉの層を成膜してバンプ径φ１００μｍ、厚さ約３μｍの第１バンプ部６１を形成し、その表面を置換金めっき（上村工業製エピタスＴＤＳ−２０）で被覆し、さらに置換金めっき表面を無電解金めっき（上村工業製エピタスＴＭＸ−１６）で覆うことで、約０．１μｍ厚の第１被覆層６２を形成した。さらに、これらに重ねるように、開口部φ７０μｍを有するレジストパターンを形成し、無電解ニッケルめっき（上村工業製エピタスＮＰＲ−１８）によってＰを７％添加したＮｉの層を成膜してバンプ径φ７０μｍ、厚さ約６μｍの第２バンプ部６３を形成し、その表面を置換金めっき（上村工業製エピタスＴＤＳ−２０）で被覆し、さらに置換金めっき表面および第１被覆層６２表面を無電解金めっき（上村工業製エピタスＴＭＸ−１６）で覆うことで、約０．５μｍ厚の第２被覆層６４を形成した。これらにより、表面に金めっきを有する２段形状の凸型のバンプ６０が形成されることになる。

【0075】

このように製造された実施例１の発光素子において、２段形状の凸型のバンプ６０は、第１バンプ部６１と第２バンプ部６３との間に第１被覆層６２が介在している。そのため、発光素子をフリップチップ実装した際のダイシェア強度を十分に確保し得るようになり、バンプ６０をＳｉ基板に半田接合（３μｍ厚のＡｕ／Ｓｎ半田層を３００℃加熱）した後、ダイシェア測定装置アークテック社製万能型ボンドテスター４０００−ＰＸＹ（条件：ボールシェアテスト）により発光素子に水平方向の応力を加えてダイシェア強度を測定したところ、接合の強さを表す指標となるダイシェア強度は、複数回の測定結果の平均が２０５ｇであった。

【0076】

また、実施例１の発光素子において、２０ｍＡの電流を流したときの順方向電圧（Ｖｆ）を１０個測定したところ、バンプ形成前の第１電極３１と第２電極４１の間で通電した場合は平均４．１１Ｖであり、バンプ形成後にバンプを介して通電した場合は平均４．２４Ｖであり、その差が約０．１Ｖであることがわかった。

【0077】

（実施例２）
実施例２では、図３に示した構成の発光素子を製造した。
具体的には、保護膜５１に部分的な開口部をφ１１０μｍの大きさで設けてバンプ形成面とした後、開口部の外周部をレジストで覆うことで露出する面をφ１００μｍとし、各シード層３２，４２の露出面上にバンプ径φ１００μｍで第１バンプ部６１を形成した。そして、外周部を覆っていたレジストを除去することで第１バンプ部６１が形成されないバンプ形成面上の開口領域を形成した後、その第１バンプ部６１の表面を覆い、かつ、シード層３２，４２との電気的接続を確保し得るように、開口領域のシード層３２，４２と接続する第１被覆層６２を形成した。他は、実施例１の場合と全く同様である。

【0078】

このように製造された実施例２の発光素子において、２段形状の凸型のバンプ６０は、第１被覆層６２がシード層３２，４２と電気的に接続している。そのため、シード層３２，４２との電気抵抗を実施例１の場合よりも低下させ得るようになり、順方向電圧（Ｖｆ）を１０個測定したところ、バンプ形成前の第１電極３１と第２電極４１の間で通電した場合は平均４．０４Ｖであり、バンプ形成後にバンプを介して通電した場合は平均４．０４Ｖであり、その差が０であることがわかった。

【0079】

（比較例１）
次に、上述した実施例１に対する比較例１を説明する。
図４は、比較例１となる従来構成の発光素子を示す側断面図である。なお、図中において、実施例１の場合と同一の構成要素については、同一の符号を付している。
図例の発光素子は、段形状ではなく１段目のみで構成されたバンプ８０を備えたものである。

【0080】

比較例１では、図４に示す従来構成の発光素子を製造した。具体的には、保護膜５１に部分的な開口部をφ１００μｍの大きさで設けた。その後、各シード層３２，４２の露出面上には、無電解ニッケルめっきによってＰを７％添加したＮｉの層を成膜してバンプ径φ１００μｍ、厚さ約９μｍのバンプ部８１を形成し、その表面を置換金めっきで被覆し、さらに置換金めっき表面を無電解金めっきで覆うことで、約０．５μｍ厚の被覆層８２を形成し、これらによって１段目のみからなるバンプ８０を形成した。他は、実施例１の場合と全く同様である。

【0081】

このような比較例１の発光素子において、ダイシェア強度を測定した結果は、複数回の測定結果の平均が２３５ｇであった。なお、バンプ径をφ１００μｍ→φ８０μｍとした場合には、複数回の測定結果の平均が１４０ｇであった。
ただし、比較例１の発光素子では、段形状を有しておらず１段目のみで構成されているために短絡等の電気的接触不良が発生し、３μｍ厚のＡｕ／Ｓｎ半田層７０を用いてフリップチップ実装をした場合に、溶融半田がシード層３２，４２まで到達することによる短絡等の電気的接触不良の発生率が１０％であった。

【0082】

（比較例２）
次に、上述した実施例１に対する比較例２を説明する。
図５は、比較例２となる発光素子を示す側断面図である。なお、図中においても、実施例１の場合と同一の構成要素については同一の符号を付し、バンプについては下一桁の数字を同じにしている。
図例の発光素子は、２段形状のバンプ９０を備えたものである。そのバンプ９０は、第１バンプ部９１と第２バンプ部９３とが被覆層を介さずに直接接合されている以外は、実施例１と同じである。

【0083】

具体的には、第１バンプ部９１に直接重ねるようにして、開口部φ７０μｍを有するレジストパターンを形成し、第２バンプ部９３を形成した。このとき、第１バンプ部９１の表面への置換金と無電解金めっきによる第１被覆層の形成を行わなかった。その後、第１バンプ部９１および第２バンプ部９３の表面を覆うように第２被覆層９４を形成した。

【0084】

このような比較例２の発光素子は、２段形状の凸型のバンプ９０を備えているので、３μｍ厚のＡｕ／Ｓｎ半田層を用いてフリップチップ実装をしても、短絡等の電気的接触不良が発生しない。
しかし、バンプ９０は、１段目の第１バンプ部９１と２段目の第２バンプ部９３とが直接接合しており、これらの間に被覆層が介在していない。ダイシェア強度を測定した結果は、複数回の測定結果の平均が１５５ｇであった。したがって、実施例１に比べてダイシェア強度が低く、発光素子をフリップチップ実装した際のダイシェア強度を十分に確保し得るとは言えない。

【0085】

（まとめ）
以上に説明した実施例１と比較例１とを比べると、比較例１における短絡等の電気的接触不良の発生率が１０％であるのに対して、実施例１では短絡等の電気的接触不良が発生しておらず、段形状のバンプ６０が電気的接触不良の発生を防ぐのに有効であることがわかる。
また、実施例１と比較例２とを比べると、これらはいずれも凸型の２段形状であるが、実施例１におけるダイシェア強度が２０５ｇであるのに対して、比較例２におけるダイシェア強度は１５５ｇであり、実施例１のダイシェア強度のほうが優れていることがわかる。ここで、発光素子のフリップチップ実装後に必要とされるダイシェア強度（すなわちフリップチップ実装での使用に耐え得るダイシェア強度）の基準値を例えば１８０ｇ程度と仮定すると、比較例２はフリップチップ実装での使用に耐え得るダイシェア強度に満たないのに対して、実施例１ではフリップチップ実装での使用に耐え得るダイシェア強度を十分に確保することができていると言える。
したがって、実施例１の発光素子であれば、フリップチップ実装での使用に耐え得る強度を確保することができ、かつ、フリップチップ実装後における短絡等の電気的接触不良が生じることもなく、これらの点で比較例１，２の場合よりも優れている。

【0086】

また、実施例１と実施例２とを比べると、実施例１の場合よりも実施例２の場合のほうが発光素子の順方向電圧Ｖｆの増加の抑制に有効であることがわかる。つまり、実施例２の発光素子であれば、実施例１で得られる作用効果に加えて、さらに発光素子の順方向電圧Ｖｆの増加を抑制し得るという作用効果が得られると言える。

【符号の説明】

【0087】

１０…サファイア基板、２０…半導体層、２１…第１導電型層、２２…発光層、２３…第２導電型層、２４…溝構造部、２５…発光領域、２６…非発光領域、３１…第１電極、３２…第１シード層、４１…第２電極、４２…第２シード層、５１…保護膜、６０…バンプ、６１…第１バンプ部、６２…第１被覆層、６３…第２バンプ部、６４…第２被覆層

【図1】

【図2】

【図3】

【図4】

【図5】