特許 5989985 埋没ジャンクションを有する垂直型トランジスタ及びその形成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5989985

(24)【登録日】2016年8月19日

(45)【発行日】2016年9月7日

(54)【発明の名称】埋没ジャンクションを有する垂直型トランジスタ及びその形成方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20160825BHJP

   H01L 29/78 20060101ALI20160825BHJP

   H01L 21/22 20060101ALI20160825BHJP

   H01L 21/3205 20060101ALI20160825BHJP

   H01L 21/768 20060101ALI20160825BHJP

   H01L 23/522 20060101ALI20160825BHJP

   H01L 21/8234 20060101ALI20160825BHJP

   H01L 27/088 20060101ALI20160825BHJP

   H01L 21/8242 20060101ALI20160825BHJP

   H01L 27/108 20060101ALI20160825BHJP

   H01L 29/417 20060101ALI20160825BHJP

【ＦＩ】

   H01L29/78 301Y

   H01L29/78 301S

   H01L29/78 301X

   H01L21/22 Z

   H01L21/88 J

   H01L21/90 D

   H01L27/08 102B

   H01L27/08 102D

   H01L27/08 102E

   H01L27/08 102H

   H01L27/10 671A

   H01L27/10 681A

   H01L27/10 681B

   H01L29/50 M

【請求項の数】13

【全頁数】26

(21)【出願番号】特願2011-242669(P2011-242669)

(22)【出願日】2011年11月4日

(65)【公開番号】特開2012-104827(P2012-104827A)

(43)【公開日】2012年5月31日

【審査請求日】2014年7月31日

(31)【優先権主張番号】10-2010-0110515

(32)【優先日】2010年11月8日

(33)【優先権主張国】KR

(73)【特許権者】

【識別番号】310024033

【氏名又は名称】エスケーハイニックス株式会社

【氏名又は名称原語表記】ＳＫ ｈｙｎｉｘ Ｉｎｃ．

(74)【代理人】

【識別番号】100083839

【弁理士】

【氏名又は名称】石川 泰男

(74)【代理人】

【識別番号】100120189

【弁理士】

【氏名又は名称】奥 和幸

(72)【発明者】

【氏名】朴 恩 實

(72)【発明者】

【氏名】エウン ヨング セオク

(72)【発明者】

【氏名】盧 キョング 奉

【審査官】 市川 武宜

(56)【参考文献】

【文献】 米国特許出願公開第２０１０／００９０３４８（ＵＳ，Ａ１）

【文献】 特開平０２−０９７０２７（ＪＰ，Ａ）

【文献】 特開平０２−２９８０３９（ＪＰ，Ａ）

【文献】 特開平０６−１２４９６０（ＪＰ，Ａ）

【文献】 特開２００８−２４４０９３（ＪＰ，Ａ）

【文献】 特開２００４−０７１７３３（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１０／００９０２６４（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／２２

Ｈ０１Ｌ ２１／３２０５

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２１／８２２９

Ｈ０１Ｌ ２１／８２３４

Ｈ０１Ｌ ２１／８２４２−２１／８２４７

Ｈ０１Ｌ ２３／５２２

Ｈ０１Ｌ ２７／０８８

Ｈ０１Ｌ ２７／１０−２７／１１５

Ｈ０１Ｌ ２７／２８

Ｈ０１Ｌ ２９／４１７

Ｈ０１Ｌ ２９／７６

Ｈ０１Ｌ ２９／７７２

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ５１／０５

(57)【特許請求の範囲】

【請求項1】

半導体基板に第１の側面に反対される第２の側面を有して突出した壁体（wall）を形成するステップと、
該壁体の第１の側面の一部を選択的に開口する開口部（opening）を有する片側コンタクトマスク（one side contact mask）を形成するステップと、
前記開口部に露出した前記第１の側面部分に互いに拡散度（diffusivity）が異なる不純物を拡散させて、第１の不純物層及び該第１の不純物層を覆う第２の不純物層を有する埋没ジャンクション（buried junction）を形成するステップと、
前記壁体間に埋没されて、前記片側コンタクトマスクの開口部を介して前記埋没ジャンクションに接触連結される埋没ビットライン（buried bit line）を形成するステップと、
を含み、
前記第１の不純物層及び前記第２の不純物層を形成するステップが、
前記片側コンタクトマスクの開口部に露出した前記第１の側面部分に接触するように、第２の不純物を有するドーピング媒介層を形成するステップと、
該ドーピング媒介層に前記第２の不純物に比べて拡散度（diffusivity）が低い第１の不純物をドーピング（doping）するステップと、
前記ドーピングされた第１の不純物及び第２の不純物を前記開口部に露出した前記第１の側面部分に拡散させる熱処理ステップと、
前記熱処理以降に前記ドーピング媒介層を選択的に除去して前記片側コンタクトマスクの開口部を露出させるステップと、
を含むことを特徴とする垂直型トランジスタの形成方法。

【請求項2】

前記不純物が、ヒ素（Ａｓ）及びリン（Ｐ）を有し、
前記リン（Ｐ）と前記ヒ素（Ａｓ）との拡散度の差によって前記第１の不純物層が前記ヒ素（Ａｓ）を有し、前記第２の不純物層が前記リン（Ｐ）を有して形成されることを特徴とする請求項１に記載の垂直型トランジスタの形成方法。

【請求項3】

前記第２の不純物層が、
前記第１の不純物層の前記ヒ素（Ａｓ）の濃度に比べて低い濃度で前記リン（Ｐ）を有することを特徴とする請求項２に記載の垂直型トランジスタの形成方法。

【請求項4】

前記第２の不純物層が、
前記第２の側面と接することなく離隔するように、前記リン（Ｐ）が拡散されて形成されることを特徴とする請求項３に記載の垂直型トランジスタの形成方法。

【請求項5】

前記ドーピング媒介層を形成するステップが、
前記壁体間に前記第２の不純物としてリン（Ｐ）がドーピング（doping）されたポリシリコン層を蒸着するステップと、
該ポリシリコン層を前記片側コンタクトマスクの開口部の上側部までエッチバック（etch back）するステップと、
前記エッチバックされたポリシリコン層に前記第１の不純物としてヒ素（Ａｓ）をイオン注入（ion implantation）するステップと、
を含むことを特徴とする請求項１に記載の垂直型トランジスタの形成方法。

【請求項6】

半導体基板に第１の側面に反対される第２の側面を有して突出した壁体（wall）を形成するステップと、
該壁体の第１の側面の一部を選択的に開口する開口部（opening）を有する片側コンタクトマスク（one side contact mask）を形成するステップと、
前記開口部に露出した前記第１の側面部分に互いに拡散度（diffusivity）が異なる不純物を拡散させて、第１の不純物層及び該第１の不純物層を覆う第２の不純物層を有する埋没ジャンクション（buried junction）を形成するステップと、
前記壁体間に埋没されて、前記片側コンタクトマスクの開口部を介して前記埋没ジャンクションに接触連結される埋没ビットライン（buried bit line）を形成するステップと、
を含み、
前記第１の不純物層及び前記第２の不純物層を形成するステップが、
前記片側コンタクトマスクの開口部に露出した前記第１の側面部分に接触するように拡散度（diffusivity）が互いに異なる第１の不純物及び第２の不純物を共に有するドーピング媒介層を形成するステップと、
前記ドーピングされた第１の不純物及び第２の不純物を前記開口部に露出した前記第１の側面部分に拡散させる熱処理ステップと、
前記熱処理以降に前記ドーピング媒介層を選択的に除去して前記片側コンタクトマスクの開口部を露出させるステップと、
を含むことを特徴とする垂直型トランジスタの形成方法。

【請求項7】

前記ドーピング媒介層を形成するステップが、
前記第１の不純物及び前記第２の不純物の各々としてヒ素（Ａｓ）及びリン（Ｐ）がドーピングされたポリシリコン層（Ａｓ、Ｐdoped polysilicon）を蒸着するステップと、
前記ポリシリコン層を前記片側コンタクトマスクの開口部の上側部までエッチバック（etch back）するステップと、
を含むことを特徴とする請求項６に記載の垂直型トランジスタの形成方法。

【請求項8】

前記ドーピング媒介層を形成するステップが、
前記壁体間を埋め込む非ドーピングされたポリシリコン（undoped polysillicon）層を蒸着するステップと、
前記ポリシリコン層を前記片側コンタクトマスクの開口部の上側部までエッチバック（etch back）するステップと、
前記ポリシリコン層にヒ素（Ａｓ）及びリン（Ｐ）をイオン注入（ion implantation）するステップと、
を含むことを特徴とする請求項６に記載の垂直型トランジスタの形成方法。

【請求項9】

前記片側コンタクトマスク（one side contact mask）を形成するステップが、
前記壁体（wall）の前記第１の側面及び前記第２の側面の下側部分を覆う第１のライナー（liner）及び上側部分を覆う第２のライナーを形成するステップと、
前記第２のライナーを覆い、前記第２のライナーに隣接する前記第１のライナーの一部を覆うように延長される第３のライナーを形成するステップと、
前記第３のライナー上に前記壁体間の部分を満たす犠牲層を形成するステップと、
前記第３のライナー及び前記犠牲層をリセス（recess）して前記第３のライナーの上端が底の角部に露出するトレンチを形成するステップと、
該トレンチの前記第１の側面に隣接した角部を選択的に露出するエッチングバリア（etching barrier）を形成するステップと、
該エッチングバリアによって露出する角部に位置する前記第３のライナー部分を除去して、前記犠牲層と前記壁体との間に溝を前記第１の側面に形成するステップと、
該溝に露出する前記第１のライナー部分を選択的に除去して、前記第１の側面の一部を開口する前記開口部を形成するステップと、
前記犠牲層及び前記第２の側面上に残留する前記第３のライナーを選択的に除去して残留する前記第１のライナー及び前記第２のライナーを有する前記片側コンタクトマスク（one side contact mask）を形成するステップと、
を含むことを特徴とする請求項６に記載の垂直型トランジスタの形成方法。

【請求項10】

前記エッチングバリアを形成するステップが、
前記トレンチの側壁及び底に延長され、前記トレンチによって突出する前記壁体の上端部分を覆うポリシリコン層を形成するステップと、
前記トレンチの前記第２の側面に隣接した角部を覆う前記ポリシリコン層部分に選択的にイオン注入する傾斜イオン注入ステップと、
前記ポリシリコン層のイオン注入された部分を選択的に除去するステップと、
を含むことを特徴とする請求項９に記載の垂直型トランジスタの形成方法。

【請求項11】

前記壁体を多数の活性ピラーに分割する分割トレンチ（trench）を前記埋没ビットラインに交差するように形成するステップと、
前記分割トレンチに露出した前記活性ピラーの側面にゲート誘電層を形成するステップと、
前記分割トレンチ内に前記埋没ビットラインに交差するゲートを形成するステップと、
前記活性ピラーの上部端部に第３の不純物層をドーピングして、前記埋没ジャンクションに対応する上側ジャンクションを形成するステップと、
を更に含むことを特徴とする請求項６に記載の垂直型トランジスタの形成方法。

【請求項12】

前記ゲートに対して前記第２の不純物層が、前記ゲートに終端が一部重なるようにリン（Ｐ）が拡散されて形成され、
前記第１の不純物層が、前記ゲートに重なることなく離隔するようにヒ素（Ａｓ）が拡散されて形成されることを特徴とする請求項１１に記載の垂直型トランジスタの形成方法。

【請求項13】

前記第１の不純物層が前記ゲートに重なることなく離隔するように、前記片側コンタクトマスクの開口部が、前記ゲートの下端より低い位置に位置するように形成されることを特徴とする請求項１２に記載の垂直型トランジスタの形成方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体素子に関し、特に、ハイブリッドドーピング（hybrid doping）による埋没ジャンクション（buried junction）を有する垂直型トランジスタ及びその形成方法に関する。

【背景技術】

【0002】

半導体素子の集積度が増加されるにつれて、制限された基板面積内に更に多数のトランジスタのような単位素子を集積するための努力が多く行われている。平板構造のＭＯＳＦＥＴ素子と平板型トランジスタ（planar type transistor）とは、ジャンクション（junction）が基板の表面のゲート両側部分に位置した水平チャネル（horizontal channel）を備えている。制限された基板表面積に更に多数のトランジスタを集積するためには、トランジスタのチャネル長の減少が求められる。

【0003】

漏れ電流の発生、短チャネル効果（short channel effect）、動作電流（on current）の減少問題が誘発される物理的限界のため、水平方向へのチャネル長を更に減少させるのが難しくなっており、平板構造における素子の極微細化が限界に至っている。これにより、基板に垂直に突出した活性領域構造、例えば、活性ピラー（pillar）を形成し、このような突出形状の活性領域に垂直な方向にチャネル（channel）を設定する垂直型トランジスタ構造が試みられている。

【0004】

垂直型トランジスタ構造において、ジャンクションは、垂直な方向に設定されるチャネルの上側及び下側に位置するように配置されなければならないため、チャネル下側に位置する埋没ジャンクションを形成するのに、トランジスタの垂直構造による幾何学的要因に起因する工程上の困難が伴われている。埋没ジャンクションが形成される垂直方向における位置とジャンクションの拡散深さ（depth）に依存して、垂直なゲートに重なるチャネル領域と埋没ジャンクションとの間の離隔する距離が変動され得る。このような離隔距離の変動によってチャネルのしきい電圧（Ｖｔ）が影響を受けるようになる。ジャンクションの拡散された深さが足りない場合、チャネルと埋没ジャンクションとの離隔距離が増加し、これにより、チャネルのしきい電圧（Ｖｔ）が急激に増加することがある。したがって、チャネル領域に対するジャンクションの位置及びジャンクションの拡散プロファイルの精密な制御が求められる。また、ジャンクションのドーパント（dopant）濃度が低い場合、ジャンクションに接触する配線との接触抵抗が増加するので、より低い接触抵抗を導くために、ジャンクションのドーパント濃度を高く確保する方法が求められる。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、上記のような従来技術の問題を解決するために提案されたものであって、その目的は、ドーパントの濃度をより高く確保しつつも、ドーパントが拡散されるジャンクション深さを制御することができ、改善された接触抵抗を実現し、チャネル領域との離隔間隔を減らしてチャネルのしきい電圧（Ｖｔ）を改善できる埋没ジャンクションを有する垂直型トランジスタ及びその形成方法を提供することにある。

【課題を解決するための手段】

【0006】

そこで、上記の目的を達成するための請求項１に係る垂直型トランジスタの形成方法は、半導体基板に第１の側面に反対される第２の側面を有して突出した壁体（wall）を形成するステップと、該壁体の第１の側面の一部を選択的に開口する開口部（opening）を有する片側コンタクトマスク（one side contact mask）を形成するステップと、前記開口部に露出した前記第１の側面部分に互いに拡散度（diffusivity）が異なる不純物を拡散させて、第１の不純物層及び該第１の不純物層を覆う第２の不純物層を有する埋没ジャンクション（buried junction）を形成するステップと、前記壁体間に埋没されて、前記片側コンタクトマスクの開口部を介して前記埋没ジャンクションに接触連結される埋没ビットライン（buried bit line）を形成するステップと、を含み、前記第１の不純物層及び前記第２の不純物層を形成するステップが、前記片側コンタクトマスクの開口部に露出した前記第１の側面部分に接触するように、第２の不純物を有するドーピング媒介層を形成するステップと、該ドーピング媒介層に前記第２の不純物に比べて拡散度（diffusivity）が低い第１の不純物をドーピング（doping）するステップと、前記ドーピングされた第１の不純物及び第２の不純物を前記開口部に露出した前記第１の側面部分に拡散させる熱処理ステップと、前記熱処理以降に前記ドーピング媒介層を選択的に除去して前記片側コンタクトマスクの開口部を露出させるステップと、を含むことを特徴とする。

【0007】

請求項１に記載の垂直型トランジスタの形成方法において、前記不純物は、ヒ素（Ａｓ）及びリン（Ｐ）を有し、前記リン（Ｐ）と前記ヒ素（Ａｓ）との拡散度の差によって前記第１の不純物層が前記ヒ素（Ａｓ）を有し、前記第２の不純物層が前記リン（Ｐ）を有して形成されることができる。

【0008】

請求項２に記載の垂直型トランジスタの形成方法において、前記第２の不純物層は、前記第１の不純物層の前記ヒ素（Ａｓ）の濃度に比べて低い濃度で前記リン（Ｐ）を有することができる。

【0009】

請求項３に記載の垂直型トランジスタの形成方法において、前記第２の不純物層は、前記第２の側面と接することなく離隔するように、前記リン（Ｐ）が拡散されて形成されることができる。

【0010】

請求項１に記載の垂直型トランジスタの形成方法において、前記ドーピング媒介層を形成するステップは、前記壁体間に前記第２の不純物としてリン（Ｐ）がドーピング（doping）されたポリシリコン層を蒸着するステップと、該ポリシリコン層を前記片側コンタクトマスクの開口部の上側部までエッチバック（etch back）するステップと、前記エッチバックされたポリシリコン層に前記第１の不純物としてヒ素（Ａｓ）をイオン注入（ion implantation）するステップと、を含むことができる。

【0012】

上記の目的を達成するための請求項６に係る垂直型トランジスタの形成方法は、半導体基板に第１の側面に反対される第２の側面を有して突出した壁体（wall）を形成するステップと、該壁体の第１の側面の一部を選択的に開口する開口部（opening）を有する片側コンタクトマスク（one side contact mask）を形成するステップと、前記開口部に露出した前記第１の側面部分に互いに拡散度（diffusivity）が異なる不純物を拡散させて、第１の不純物層及び該第１の不純物層を覆う第２の不純物層を有する埋没ジャンクション（buried junction）を形成するステップと、前記壁体間に埋没されて、前記片側コンタクトマスクの開口部を介して前記埋没ジャンクションに接触連結される埋没ビットライン（buried bit line）を形成するステップと、を含み、前記第１の不純物層及び前記第２の不純物層を形成するステップが、前記片側コンタクトマスクの開口部に露出した前記第１の側面部分に接触するように拡散度（diffusivity）が互いに異なる第１の不純物及び第２の不純物を共に有するドーピング媒介層を形成するステップと、前記ドーピングされた第１の不純物及び第２の不純物を前記開口部に露出した前記第１の側面部分に拡散させる熱処理ステップと、前記熱処理以降に前記ドーピング媒介層を選択的に除去して前記片側コンタクトマスクの開口部を露出させるステップと、を含むことを特徴とする。

【0013】

請求項６に記載の垂直型トランジスタの形成方法において、前記ドーピング媒介層を形成するステップは、前記第１の不純物及び前記第２の不純物の各々としてヒ素（Ａｓ）及びリン（Ｐ）がドーピングされたポリシリコン層（Ａｓ、Ｐdoped polysilicon）を蒸着するステップと、前記ポリシリコン層を前記片側コンタクトマスクの開口部の上側部までエッチバック（etch back）するステップと、を含むことができる。

【0014】

請求項６に記載の垂直型トランジスタの形成方法において、前記ドーピング媒介層を形成するステップが、前記壁体間を埋め込む非ドーピングされたポリシリコン（undoped polysillicon）層を蒸着するステップと、前記ポリシリコン層を前記片側コンタクトマスクの開口部の上側部までエッチバック（etch back）するステップと、前記ポリシリコン層にヒ素（Ａｓ）及びリン（Ｐ）をイオン注入（ion implantation）するステップと、を含むことができる。

【0015】

請求項６に記載の垂直型トランジスタの形成方法において、前記片側コンタクトマスク（one side contact mask）を形成するステップが、前記壁体（wall）の前記第１の側面及び前記第２の側面の下側部分を覆う第１のライナー（liner）及び上側部分を覆う第２のライナーを形成するステップと、前記第２のライナーを覆い、前記第２のライナーに隣接する前記第１のライナーの一部を覆うように延長される第３のライナーを形成するステップと、前記第３のライナー上に前記壁体間の部分を満たす犠牲層を形成するステップと、前記第３のライナー及び前記犠牲層をリセス（recess）して前記第３のライナーの上端が底の角部に露出するトレンチを形成するステップと、該トレンチの前記第１の側面に隣接した角部を選択的に露出するエッチングバリア（etching barrier）を形成するステップと、該エッチングバリアによって露出する角部に位置する前記第３のライナー部分を除去して、前記犠牲層と前記壁体との間に溝を前記第１の側面に形成するステップと、該溝に露出する前記第１のライナー部分を選択的に除去して、前記第１の側面の一部を開口する前記開口部を形成するステップと、前記犠牲層及び前記第２の側面上に残留する前記第３のライナーを選択的に除去して残留する前記第１のライナー及び前記第２のライナーを有する前記片側コンタクトマスク（one side contact mask）を形成するステップと、を含むことができる。

【0016】

請求項９に記載の垂直型トランジスタの形成方法において、前記エッチングバリアを形成するステップが、前記トレンチの側壁及び底に延長され、前記トレンチによって突出する前記壁体の上端部分を覆うポリシリコン層を形成するステップと、前記トレンチの前記第２の側面に隣接した角部を覆う前記ポリシリコン層部分に選択的にイオン注入する傾斜イオン注入ステップと、前記ポリシリコン層のイオン注入された部分を選択的に除去するステップと、を含むことができる。

【0017】

請求項６に記載の垂直型トランジスタの形成方法において、前記壁体を多数の活性ピラーに分割する分割トレンチ（trench）を前記埋没ビットラインに交差するように形成するステップと、前記分割トレンチに露出した前記活性ピラーの側面にゲート誘電層を形成するステップと、前記分割トレンチ内に前記埋没ビットラインに交差するゲートを形成するステップと、前記活性ピラーの上部端部に第３の不純物層をドーピングして、前記埋没ジャンクションに対応する上側ジャンクションを形成するステップと、を更に含むことができる。

【0018】

請求項１１に記載の垂直型トランジスタの形成方法において、前記ゲートに対して前記第２の不純物層が、前記ゲートに終端が一部重なるようにリン（Ｐ）が拡散されて形成され、前記第１の不純物層が、前記ゲートに重なることなく離隔するようにヒ素（Ａｓ）が拡散されて形成されることができる。

【0019】

請求項１２に記載の垂直型トランジスタの形成方法において、前記第１の不純物層が前記ゲートに重なることなく離隔するように、前記片側コンタクトマスクの開口部が、前記ゲートの下端より低い位置に位置するように形成されることができる。

【発明の効果】

【0028】

本発明によれば、ドーパントの濃度をより高く確保しつつも、ドーパントが拡散されるジャンクション深さを制御することができ、より緩やかなジャンクションプロファイル（broad junction profile）を誘導し、ジャンクションとチャネル領域との間の離隔間隔を排除させてチャネルしきい電圧の急激な増加を抑制することができる。また、ジャンクションの拡散プロファイル（profile）が拡張されることを有効に抑制し、ジャンクションによってチャネル領域が孤立されることを防止して、フローティングボディー効果が導かれることを有効に抑制させることができる。ジャンクションの表層部におけるドーパント濃度を更に高く誘導することができ、ジャンクションに接触連結される埋没ビットライン（buried bit line）とのジャンクション接触抵抗を更に低く誘導することができる。

【図面の簡単な説明】

【0029】

【図1】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法を示す図である。

【図2】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法を示す図である。

【図3】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法を示す図である。

【図4】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法を示す図である。

【図5】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法を示す図である。

【図6】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法を示す図である。

【図7】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法を示す図である。

【図8】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法を示す図である。

【図9】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法を示す図である。

【図10】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法を示す図である。

【図11】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法を示す図である。

【図12】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法を示す図である。

【図13】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法を示す図である。

【図14】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法を示す図である。

【図15】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法を示す図である。

【図16】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法を示す図である。

【図17】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法による効果を説明するために提示した図である。

【図18】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法による効果を説明するために提示した図である。

【図19】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ及び形成方法による効果を説明するために提示した図である。

【図20】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ形成方法の変形例を示す図である。

【図21】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ形成方法の変形例を示す図である。

【図22】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ形成方法の変形例を示す図である。

【図23】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ形成方法の変形例を示す図である。

【図24】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ形成方法の変形例を示す図である。

【図25】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ形成方法の変形例を示す図である。

【図26】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ形成方法の変形例を示す図である。

【図27】本発明の実施形態に係る埋没ジャンクションを有する垂直型トランジスタ形成方法の変形例を示す図である。

【発明を実施するための形態】

【0030】

図１に示すように、シリコン基板のような半導体基板１００上にエッチングマスク（etch mask）２００を形成する。エッチングマスク２００は、ＤＲＡＭ素子の場合、ビットラインが長く延長される方向に沿って長く延長されるライン状で形成されることができる。エッチングマスク２００は、活性領域１０１を設定する第１のトレンチ１１０を形成するエッチング過程で用いられ得る。このため、エッチングマスク２００は、半導体基板１００をなすシリコンとエッチング選択比を有する絶縁物、例えば、シリコン窒化物（Ｓｉ_３Ｎ_４）を有して形成されることができる。

【0031】

図２に示すように、露出した半導体基板１００部分を第１マスクパターン２００によって選択的にエッチングし、活性領域１０１を有する壁体（wall body）１１１が垣根状で基板１００の表面から垂直に突起される形状を有するように第１のトレンチ１１０を形成する。第１のトレンチ１１０によって活性領域１０１を有する壁体１１１は互いに向かい合うように形成され、第１のトレンチ１１０の側壁は、このような壁体の側壁表面からなる。このとき、壁体１１１の第１の側面１１３及び第２の側面１１５は、互いに反対側に対向するように位置する。活性領域１０１を有する壁体１１１は、基板１００の表面に対して垂直な方向に突出する形状を有するようになる。

【0032】

壁体１１１の第１の側面１１３、第２の側面１１５及び第１のトレンチ１１０の底の表面を覆う第１のライナー（liner）３１０を形成する。第１のライナー３１０は、後続過程で第１の側面１１３の下側の一部領域を選択的に露出する開口部を有する片側コンタクトマスク（one side contact mask）を形成するために導入される。本発明の実施形態に係る垂直型トランジスタは、ＤＲＡＭ素子のメモリセルを構成するために導入されるとき、活性領域１０１の側部にゲートを備え、活性領域１０１の下側に埋没ジャンクション（buried junction）、例えば、ドレーンを備え、埋没ジャンクションに対応する活性領域１０１の上端部に上側ジャンクション、例えば、ソースを備えるように構成される。これにより、埋没ジャンクションには、第１のトレンチ１１０の底部に埋没される埋没ビットラインが接触連結されるようになり、埋没ビットラインは、埋没ビットラインジャンクションである埋没ジャンクションと第１の側面１１３とのみで接触する片側コンタクトに接触するように構成される。このような片側コンタクトを実現するために、第１の側面１１３の一部領域のみ露出させる開口部を有する片側コンタクトマスクが求められる。

【0033】

第１のライナー３１０は、シリコン酸化物（ＳｉＯ_２）を有する層を蒸着するか、熱酸化して形成することができる。第１のライナー３１０は、第１のトレンチ１１０の底部を埋めるように形成される埋没ビットラインと活性領域１０１の隔離絶縁のための層に導入され得る。第１のライナー３１０上に第１のトレンチ１１０を埋める埋没層３３０を形成する。埋没層３３０は、第１のライナー３１０とエッチング選択比を有する物質層、例えば、ポリシリコン層を蒸着して形成されることができる。

【0034】

図３に示すように、埋没層３３０を第１のリセスでリセスして第１のトレンチ１１０の底部に位置させる。このとき、第１のリセスは、第１のトレンチ１１０内の第１の深さＤ１にリセスされた埋没層３３１の上側表面が位置するように行われる。このような第１の深さＤ１は、活性領域１０１に垂直型トランジスタのドレーンとして用いられる埋没ジャンクションの位置に合わせて設定される。埋没層３３１が第１のリセスでリセスされるとき、第１のライナー部もリセスされることができるが、エッチング選択比を有することができるので、埋没層３３１の第１のリセスによって露出する第１のライナー部を選択的にエッチングする過程を追加で行うことができる。これにより、埋没層３３１と活性領域１０１との界面に第１のライナー３１１を残留させる。

【0035】

図４に示すように、残留された第１のライナー３１１及び埋没層３３１によって露出する活性領域１０１の第１の側壁１１３及び第２の側面１１５上に、第１のライナー３１１と繋がれる第２のライナー３５０を形成する。第２のライナー３５０は、第１のライナー３１１とエッチング選択比を有する物質、例えば、シリコン窒化物を蒸着した後、異方性エッチングしてスペーサ形態を有するように形成されることができる。スペーサ形状のための異方性エッチングは、埋没層３３１部分が露出するように行われることができる。

【0036】

図５に示すように、埋没層３３１を第２のリセスでリセスして第２の深さＤ２まで表面が凹むようにする。これにより、第２のリセスでリセスされた埋没層３３２によって第１のライナー３１１の一部Ｇが露出するようになる。第１のライナー３１１の露出する部分Ｇは、埋没ジャンクションが形成される活性領域１０１の部分を露出するように、後続過程で片側エッチングされる部分である。したがって、第１のライナー３１１の露出する部分Ｇは、結局、垂直型トランジスタのドレーンに該当するジャンクションの幅を考慮して設定される。第１のライナー３１１、第２のライナー３５０、及び埋没層３３２は、このような埋没ジャンクションが形成される活性領域１０１の部分の範囲を設定するマスクの役割をするようになる。すなわち、マスクは、活性領域１０１の下側の側壁の一部を覆う第１の部分で第１のライナー３１１を有し、第１の部分の下側部を遮る第２の部分で埋没層３３２を有し、第１の部分の上側部を覆う第３の部分で第２のライナー３５０を有するように構成され得る。

【0037】

図６に示すように、第２のライナー３５０及び第１のライナー３１１の露出部Ｇを覆う第３のライナー３７０を形成する。第３のライナー３７０は、向かい合う２つの活性領域１０１の壁体１１１の向かい合う２つの第１の側壁１１３及び第２の側壁１１５のうち、いずれかの側壁、例えば、第１の側壁１１３の一部が選択的にエッチングされて、すなわち、片側エッチングされ、この部分で第１のライナー３１１の露出部Ｇを選択的に露出するように導入される。このとき、第２のライナー３５０は、活性領域１０１の第２の側壁１１５を遮るマスクで維持されなければならないので、第３のライナー３７０は、第２のライナー３５０とエッチング選択比を有する物質、例えば、チタニウム窒化物（ＴｉＮ）を有して形成されることができる。ＴｉＮ層を蒸着し、異方性エッチングしてスペーサ形態で第３のライナー３７０を形成する。異方性エッチングは、下部の埋没層３３２の上側表面を露出するように行われることができる。

【0038】

その後、第３のライナー３７０及び埋没層３３２上に第１のトレンチ１１０を満たす犠牲層３９０を形成する。犠牲層３９０は、第１のトレンチ１１０の両側に位置する２つの第３のライナー３７０のうち、いずれかを選択し露出させてエッチングする片側エッチング過程において、選択されなかった第３のライナー３７０の部分がエッチングされないようにマスクする役割をする。したがって、犠牲層３９０は、第３のライナー３７０とエッチング選択比を有することができる物質、例えば、シリコン酸化物（ＳｉＯ_２）を蒸着し、これをエッチバック又は化学機械的研磨（ＣＭＰ）して形成されることができる。犠牲層３９０のＣＭＰによってエッチングマスク２００の上側表面が露出され得る。

【0039】

図７に示すように、犠牲層３９０をリセスする。このとき、第３のライナー３７０の上端部もリセスされ得る。犠牲層３９０が所定の深さでリセスされ、両方の活性領域１０１を有する壁体１１１及びエッチングマスク２００の間に凹んだ形状で第２のトレンチ１１７形状がなされる。これにより、第２のトレンチ１１７の両側の底の角部に第３のライナー３７０のリセスされた上側端部が露出するようになる。

【0040】

図８に示すように、第２のトレンチ１１７上にエッチングバリア層（etch barrier layer）４００を形成する。エッチングバリア層４００は、片側コンタクトマスクをパターニングするためのエッチングバリアを形成するための層で、第２のトレンチ１１７の両側の底の角部４１１、４１２のうち、いずれかを選択して露出するエッチングバリアを形成するために導入される。このようなエッチングバリア層４００は、ポリシリコン層を蒸着して形成することができる。

【0041】

エッチングバリア層４００を形成した後、両側の底の角部４１１、４１２のうち、いずれか一側の角部、例えば、第１の角部４１１に重なるエッチングバリア層第１の部分４０１の反対の第２の角部４１２に重なるエッチングバリア層第２の部分４０２に不純物を注入する傾斜イオン注入４１０を行う。傾斜イオン注入４１０は、半導体基板１００に垂直な方向に対して所定角度傾いた角度、例えば、１０゜及び２０゜の傾斜角で２回不純物イオンが入射されるように行われ、壁体１１１及びエッチングマスク２００によって遮られる影効果（shadow effect）によって遮られたエッチングバリア層第１の部分４０１には、不純物イオンが入射されずに制限され、影効果に遮られずに露出した第２の部分４０２のみに選択的に不純物イオンが注入されるようにする。このとき、不純物としては、ボロン（Ｂ）を用いることができ、場合によって、ヒ素（Ａｓ）やリン（Ｐ）が用いられることもできる。

【0042】

ポリシリコン層のエッチングバリア層４００に部分的に不純物イオンを注入することにより、不純物イオンが注入された第２の部分４０２のエッチング率を、不純物イオンが注入されなかった第１の部分４０１に比べて低くなるように誘導することができる。ボロン（Ｂ）をイオン注入することにより、イオン注入された部分とイオンが注入されなかった部分との間のエッチング選択比を増加させることができる。これにより、同一の層であるポリシリコン層にエッチング選択比を有する部分を選択的に実現することができる。イオン注入される不純物の種類を異にするか、不純物の注入量を異にすることにより、イオン注入された部分のエッチング率を相対的に増加させて、イオン注入された部分が後続過程で選択的エッチングされるようにすることもできるが、本発明の実施形態では、ボロン（Ｂ）をイオン注入することにより、ボロンイオンが注入された部分のエッチング率が相対的に低くなるようにして、ボロンイオンが注入された部分が後続のエッチング過程で残留するように誘導することができる。

【0043】

図９に示すように、エッチングバリア層４００に選択的エッチング過程を行い、不純物イオンが注入されなかった、ドーピングされなかったポリシリコン層部である第１の部分４０１を選択的に除去してエッチングバリア４０２を形成する。このとき、エッチング過程は、アンモニアを有する湿式液、例えば、水酸化アンモニウム（ＮＨ_４ＯＨ）を有する湿式液を用いる湿式エッチング過程によって行われることができ、イオン注入によってイオン注入された第２の部分（図８の４０２）とイオン注入されなかった第１の部分（図８の４０１）とのエッチング率の差を利用して第１の部分４０１を選択的に除去することにより、第２のトレンチ１１７の第１の角部４１１を選択的に露出するエッチングバリア４０２を形成する。

【0044】

次に、エッチングバリア４０２をエッチングマスクとして用いて、露出した第３のライナー３７０の部分を選択的にエッチング除去する。エッチングバリア４０２は、選択された一側面、すなわち、壁体１１１の第１の側面１１３の第３のライナー３７０のみを選択的に露出し、対向する第２の側面１１５の第３のライナー３７０部分を遮蔽しているので、第１の側面１１３の第３のライナー３７０のみが片側エッチングされる。これにより、第２のトレンチ１１７の底の角に溝形態の開口した通路３７１が形成され、このような開口した通路３７１の底部に第１のライナー３１１の露出する部分Ｇが露出する。その後、第１のライナー３１１の露出部Ｇを選択的にエッチング除去して活性領域１０１を有する壁体１１１の第１の側面１１３の下側一部を露出する。

【0045】

図１０に示すように、第１のライナー３１１の露出部Ｇを除去して埋没ジャンクションが形成される活性領域１０１の部分を開口する開口部（opening）４１０を形成する。第１のライナー３１１の露出部Ｇを除去する過程は、開口した通路３７１を介したエッチング過程によって行われることができるが、犠牲層３９０をエッチング除去する過程で露出部Ｇが共に除去されるように行われることができる。犠牲層３９０が第１のライナー３１１と実質的に同じ物質、例えば、シリコン酸化物を有して形成されることができるので、犠牲層３９０の除去時、第１のライナー３１１の露出部Ｇが共にエッチング除去され得る。これにより、ジャンクションが形成される活性領域１０１の部分を開口する開口部（opening）４１０が形成される。

【0046】

図１１に示すように、犠牲層３９０とエッチング選択比を有して犠牲層３９０の除去時に残留するようになる反対側の側壁上の第２のライナー３７０を選択的に除去し、スペーサ形態の第２のライナー３５０を露出させる。その後、下部に残留する埋没層３３２を選択的に除去する。これにより、開口部４１０を有する片側コンタクトマスク（one side contact mask）が第１のライナー３１１及び第２のライナー３５０を有して形成される。開口部４１０は、壁体１１１の活性領域１０１の下側部分に位置し、埋没ビットラインが形成される位置を考慮して、第１のトレンチ１１０の底で所定の距離離隔した位置に位置する。

【0047】

図１〜図１１を参照して上述したように、片側コンタクトマスクが、側壁１１１の一側面が第１の側面１１３の一部を露出する開口部４１０を有するように形成された後、このような開口部４１０を介して垂直型トランジスタのドレーンとして用いられる埋没ジャンクションを形成する。片側コンタクトマスクを形成するとき、傾斜イオン注入を利用したエッチングバリア４０２を用いる場合を例示するが、本発明はこれに限定されず、第１の側面１１３の一部のみを露出する開口部４１０を実現する限り、様々な方法で変形されることもできる。埋没ジャンクションは、不純物のドーピングによって形成され、埋没ジャンクションに接触される埋没ビットラインとの接触抵抗の減少のために、極めて高いドーピング濃度が求められる。それにもかかわらず、埋没ジャンクションがドレーンとして作用するために求められる水準の深さ（又は距離）に拡散された拡散プロファイルを有することが求められる。埋没ジャンクションにおいて求められる拡散プロファイルとドーパント濃度とを確保するために、互いに異なる拡散度を有する不純物をドーピングする方法を提示する。

【0048】

図１２に示すように、片側コンタクトマスクの開口部４１０を介して、これに露出した側壁１１１の第１の側面１１３の部分に互いに拡散度（diffusivity）が異なる不純物を拡散させて第１の不純物層及び第１の不純物層を覆う第２の不純物層を有する埋没ジャンクションを形成する。このとき、拡散度が異なる不純物をドーピングすることにより、不純物が拡散される距離を異にすることができ、相対的に低い拡散度の不純物がドーピングされた第１の不純物層と、相対的に高い拡散度の不純物が相対的に遠い距離（又は深さ）に拡散されて形成された第２の不純物層とで埋没ジャンクションを実現することができる。

【0049】

第１の不純物層は、相対的に高い濃度で第１の不純物、例えば、ヒ素（Ａｓ）をドーピングして形成し、第２の不純物層は、相対的に低い濃度で第２の不純物、例えば、リン（Ｐ）をドーピングして形成することができる。このように、互いに拡散度が異なる不純物がドーピングされた第１の不純物及び第２の不純物層を有するように埋没ジャンクションを実現することにより、開口部４１０を介して埋没ジャンクションに接触される埋没ビットラインを形成するとき、埋没ビットラインと埋没ジャンクションとの間の接触界面に第１の不純物の高い濃度によってオーミックコンタクト（ohmic contact）を実現でき、接触抵抗の減少を実現することができる。また、第２の不純物であるリン（Ｐ）が低い濃度でより深い深さ（より遠い距離）に拡散されて第２の不純物層を実現することにより、ヒ素（Ａｓ）の低い拡散度によって求められる拡散深さ又は拡散距離を確保しない点を補償して、埋没ジャンクションが求められる拡散深さを有するようにすることができる。したがって、埋没ジャンクションの拡散プロファイルを求められる深さまで拡散されるように実現しつつも、埋没ビットラインとの接触部分における不純物の濃度を高く維持することが可能である。

【0050】

このように、互いに異なる拡散度の不純物をドーピングして第１の不純物及び第２の不純物層を形成する方法は、ドーピング媒介層５００を導入し、ドーピング媒介層５００に不純物をドーピングした後、熱処理などによって拡散させる方法で行われることができる。例えば、第１のトレンチ１１０を満たすようにポリシリコン層を蒸着する。このとき、シラン（silane：ＳｉＨ_４）のようなポリシリコン層のためのシリコンソースガス（silicon source gas）とともにリン化水素（phosphine：ＰＨ_３）を供給し、リン（Ｐ）がドーピングされたポリシリコン層を蒸着する。このとき、蒸着は、ほぼ４００℃〜６００℃の温度範囲で行われ、ほぼ０．３Torr〜２Torrの蒸着チャンバー圧力条件で行われる。

【0051】

蒸着されたポリシリコン層を開口部４１０の上側部まで乾式エッチングでエッチバック（etch back）し、開口部４１０を介して第１の側面１１３の露出した表面に接触するドーピング媒介層５００を形成する。第２の不純物としてリン（Ｐ）がドーピングされたドーピング媒介層５００を形成した後、ドーピング媒介層５００に第１の不純物としてヒ素（Ａｓ）をイオン注入する。ヒ素（Ａｓ）のイオン注入される浸透深さを考慮して開口部４１０に同等な高さ部分でポリシリコン層内にイオン注入されるヒ素（Ａｓ）の濃度が実質的に最大になるように、ポリシリコン層をエッチバックすることが有効である。このようなヒ素（Ａｓ）のイオン注入によってドーピング媒介層５００にはリン（Ｐ）とヒ素（Ａｓ）とが共にドーピングされた状態となる。

【0052】

一方、リン（Ｐ）は、相対的に高い拡散度を有し、望まなく遠い距離又は深い深さに拡散されることができる。リン（Ｐ）の拡散度を抑制して深い深さに拡散されることを抑制するために、リン（Ｐ）の拡散を抑制するカーボン（Ｃ）をドーピング媒介層５００にドーピングさせることができる。カーボン（Ｃ）は、シリコン（Ｓｉ）決定構造内でリン（Ｐ）が拡散又は侵入される位置に浸透又は拡散してリン（Ｐ）が浸透拡散されることを妨害し、リン（Ｐ）の拡散度又は拡散距離を抑制させることができる。このようなカーボン（Ｃ）は、イオン注入によってドーピング媒介層５００に注入され得る。

【0053】

図１３に示すように、ドーピング媒介層５００内のリン（Ｐ）及びヒ素（Ａｓ）が開口部４１０を介して第１の側面１１３の内側の活性領域１０１部分に拡散されるように熱処理を行う。このような熱処理は、短い時間に高い温度を印加できる急速熱的アニーリング（ＲＴＡ：Rapid Thermal Annealing）で行われることができ、ほぼ８００℃〜１１００℃の温度で行われることができる。このとき、例えば、窒素ガス（Ｎ_２）雰囲気を利用してＲＴＡを行うことができる。又は、ＲＴＡ過程は、酸素雰囲気を利用した酸素アニーリング（Ｏ_２ annealing）で行われることができる。例えば、窒素ガス（Ｎ_２）及び酸素ガスを有する雰囲気を利用して、ドーピング媒介層５００の表面に酸化物層による酸素パッシベーション（oxygen passivation）によって不純物ドーパント（dopant）が外部に損失されることを抑制して、より有効に不純物ドーパントが拡散されるようにすることができる。

【0054】

第１の不純物としてのヒ素（Ａｓ）は、第２の不純物としてのリン（Ｐ）に比べて相当低い拡散度を有しているので、露出した第１の側面１１３から活性領域１０１の内側に拡散される深さ（diffusion depth）が相対的に短くなり、これにより、第１の不純物層５１１をなすようになる。リン（Ｐ）は、ヒ素（Ａｓ）に比べて高い拡散度を有しており、相対的に側方に深い深さまで拡散されることができ、第１の不純物層５１１を覆う第２の不純物層５１３をなす拡散プロファイル（profile）を形成する。したがって、埋没ジャンクション５１０は、第１の不純物層５１１のヒ素（Ａｓ）の拡散プロファイルと、これを覆う第２の不純物層５１３のリン（Ｐ）の拡散プロファイルとを備えるようになる。

【0055】

図１４に示すように、ドーピング媒介層５００を選択的に除去した後、第１のトレンチ１１０内にビットライン導電層、例えば、チタニウム窒化物（ＴｉＮ）層のような金属層６２０を蒸着し、リセスして埋没ビットライン６００を形成する。金属層６２０は、ＴｉＮ層やタングステン（Ｗ）層を有することができる。金属層６２０と埋没ジャンクション５１０との界面には、金属層６２０がチタニウムシリサイド（ＴｉＳｉ_ｘ）のようなシリサイド（silicide）層やタングステン（Ｗ）からなるとき、界面にチタニウム（Ｔｉ）及びチタニウム窒化物（ＴｉＮ）の複合層が界面層６１０へ導入され得る。埋没ビットライン６００は、開口部４１０を介して埋没ジャンクション５１０と接触し、このとき、活性領域１０１を基準として考慮する場合、一側壁方向のみで接触がなされる片側コンタクトが実現される。

【0056】

図１５に示すように、片側コンタクトをなす埋没ビットライン６００を形成した後、埋没ビットライン６００を絶縁する第１の絶縁層７１０を第１のトレンチ１１０内に形成する。第１の絶縁層７１０は、シリコン窒化物（Ｓｉ_３Ｎ_４）層を有して形成されることができる。第１の絶縁層７１０上に第１のトレンチ１１０を満たす第２の絶縁層７２０をポリシラザン（polysilazane）のようなスピンオン誘電層（ＳＯＤ：Spin On Dielectric）を塗布し、熱処理によって緻密化（densification）して形成されることができる。このとき、ＳＯＤ層上に高密度プラズマ酸化物（ＨＤＰ oxide）層を更に形成し、ＳＯＤ層を固定する層として利用することができる。すなわち、第２の絶縁層７２０は、ＳＯＤ層とＨＤＰ酸化物層との二重層で形成されることができる。

【0057】

次に、活性領域１０１の長い垣根形状の壁体１１１を横切って分割する分割トレンチとして第３のトレンチ１１６を形成して、活性領域１０１の壁体１１１をセル（cell）単位に分離させて活性ピラー（active pillar）１１２で形成する。第３のトレンチ１１６は、埋没ビットライン６００と交差するように形成され、図１６に示されているように、ワードライン（word line）として用いられるゲート（gate：図１６の７５０）が形成される活性ピラー１１２の第３の側面１１９を露出するように形成される。このとき、第３のトレンチ１１６の底には、埋没ビットライン６００が露出されないように、第１の絶縁層７１０又は第２の絶縁層７２０の一部が残留され得る。

【0058】

第３のトレンチ１１６によって露出した活性ピラー１１２の第３の側面１１９は、第１の側面１１３及び第２の側面１１５と交差される面方向を有して形成される。このような露出する第３の側面１１９上に熱酸化などを行ってゲート誘電層７５１を形成する。

【0059】

第３のトレンチ１１６内のゲート誘電層７５１上にワードラインとして用いられるゲート７５０を形成する。このとき、ゲート７５０は、ゲート誘電層７５１上に側方に付着された形状で形成され、タングステン層のような金属層を有して形成されることができる。このとき、向かい合う２つの第３の側面１１９上に各々分離されたゲート７５０が形成されるように、ゲート７５０のための層を蒸着した後、第３のトレンチ１１６の底が露出するように異方性乾式エッチングする過程が導入され得る。このような乾式エッチング過程によってゲート７５０がそれぞれの活性ピラー１１２が付着された形態になるようにノード（node）分離され得る。タングステン層とゲート誘電層７５１との界面には、接着層としてチタニウム／チタニウム窒化物層が導入され得る。ゲート７５０は、埋没ビットライン６００と交差される方向に延長されるように形成される。ゲート７５０のための層を蒸着し、リセスして活性ピラー１１２の上側端部の側面を露出した後、活性ピラー１１２の上側端部に第１の不純物及び第２の不純物と同じ導電型の不純物、例えば、リン（Ｐ）をドーピングしてソース（source）として上側ジャンクション５５０を形成する。このように、垂直型トランジスタが構成されることができ、ソースの上側ジャンクション５５０に連結されるようにキャパシタが集積されてＤＲＡＭメモリセルが構成され得る。

【0060】

本発明の実施形態に係る垂直型トランジスタは、拡散度が異なるヒ素（Ａｓ）とリン（Ｐ）を不純物として用いるハイブリッド（hybrid）ドーピング方式で埋没ジャンクション５１０を形成することにより、埋没ジャンクション５１０に求められる接触抵抗の減少とともに、ジャンクション拡散プロファイルを求める形態で形成することができる。

【0061】

図１７に示すように、活性領域１０１を有する壁体１１１又は壁体１１１を分割して形成される活性ピラー１１２の下側に片側コンタクト（ＯＳＣ：one side contact）として埋没ジャンクション５１０が形成される。このとき、埋没ジャンクション５１０は、拡散度（diffusivity）が低いヒ素（Ａｓ）が拡散された第１の不純物層５１１と拡散度が相対的に高いリン（Ｐ）が拡散された第２の不純物層５１３を有して備えられる。第１の不純物層５１１のヒ素（Ａｓ）は拡散度が低いため、高い濃度でドーピングされても第１の不純物層５１１の拡散プロファイルが側方に深く拡張されず、ＯＳＣの第１の側面１１３に隣接する表層内に限定されることができる。言い換えれば、第１の不純物層５１１の拡散プロファイルが側方に深く拡散されることを抑制しつつも、第１の不純物層５１１内のヒ素（Ａｓ）の濃度を増加させることができる。第１の不純物層５１１が開口部４１０に露出する第１の側面１１３部分の表層に隣接して位置するので、開口部４１０を介して接触する埋没ビットライン（図１６の６００）は、実質的に第１の不純物層５１１と電気的に接触される。

【0062】

埋没ビットライン６００の接触抵抗を減少させるためには、このような接触がオーミック接触を形成することが有利であり、オーミック接触のために、第１の不純物層５１１の濃度は相当高く形成されることが有利である。第１の不純物層５１１にドーピングされるドーパントの拡散度がヒ素（Ａｓ）より大きい場合、濃度が高くなるほど拡散プロファイルの深さは増加されるはずであり、図１８に示されたように、このような場合、拡散プロファイル５３が反対側の第２の側面１１５まで延長されるように拡散されることができる。埋没ジャンクション拡散プロファイル５３が第１の側面１１３から第２の側面１１５まで延長される場合、ゲート７５０に重なる活性領域１０１部分と下部の半導体基板１００部分が拡散プロファイル５３によって断絶遮断されるフローティングボディー構造（floating body structure）が誘発され得る。このようなフローティングボディー構造において、ゲート７５０の下の活性領域１０１部分にファイルアップ（pile up）されるホール電荷（hole charge）が半導体基板１００側に抜け出すことができないため、続けてファイルアップされたホール電荷がトランジスタの動作に悪影響を及ぼして動作不良を誘発し得る。

【0063】

本発明の実施形態では、第１の不純物層５１１の不純物ドーパントを、ヒ素（Ａｓ）を用いることにより、ドーパント濃度を増加させるにもかかわらず、ヒ素（Ａｓ）の低い拡散度によって第１の不純物層５１１の拡散プロファイルが側方に深く拡散されることを有効に制限抑制することができる。これにより、第１の不純物層５１１の濃度をオーミック接触のために求められる高い水準、例えば、５Ｅ１９ dose／cm^３〜７Ｅ２０ dose／cm^３水準に実現することができる。

【0064】

第１の不純物層５１１を、ヒ素（Ａｓ）のドーピングを利用して実現するとき、ヒ素（Ａｓ）の低い拡散度は、拡散プロファイルの深さ拡張を抑制するのに有効であるが、第１の不純物層５１１がゲート７５０に重なるチャネル（channel）地点との相当な距離であるＤ３の分だけ離隔する脆弱点が伴われ得る。開口部４１０は、ゲート７５０と所定間隔Ｄ４の分だけ離隔したより深い位置に位置する。これは、開口部４１０を介して埋没ジャンクション５１０に接触する埋没ビットライン６００と、これに交差されるように形成されるゲート７５０とが離隔マージン（margin）を確保するためである。埋没ビットライン６００とゲート７５０との間の離隔マージンはほぼ４０ｎｍ程度に設定されることができるが、このような離隔マージンは、工程マージンを確保することにより、埋没ビットライン６００とゲート７５０との間の短絡（short）を防止するために設定される。

【0065】

このような離隔マージンを減らす場合、工程マージンの確保が難しく、かつ、トランジスタの動作時、埋没ビットライン６００とゲート７５０との間の寄生キャパシタンス（capacitance）の発生又は撹乱によってＤＲＡＭの読み出し及び書き込み（read/write）動作時に、しきい電圧（Ｖｔ）が変わるミスマッチ（mismatch）現象が誘発され得る。したがって、埋没ビットライン６００とゲート７５０との間に導入される第１の絶縁層（図１６の７１０）又は第２の絶縁層７２０による離隔間隔及び絶縁の確保が重要である。

【0066】

第１の不純物層５１１のみで埋没ジャンクション５１０を構成するためには、第１の不純物層５１１の拡散プロファイルの終端部分がゲート７５０と重ならなければならないが、ヒ素（Ａｓ）の低い拡散度によって拡散される距離Ｄ５が制限されるため、第１の不純物層５１１とゲート７５０との間に離隔距離Ｄ３が誘発される。このような離隔距離Ｄ３の発生は、トランジスタのしきい電圧Ｖｔの急激な増加を誘発するようになり、実験的にチャネルの不純物濃度が１Ｅ１２ dose／cm^３で離隔されない場合に比べてＤ３が２０ｎｍに測定される場合、１Ｖ以上のしきい電圧の増加が測定される。ヒ素（Ａｓ）の濃度が７Ｅ２０ dose／cm^３〜３Ｅ２０ dose／cm^３範囲にスプリット（split）した場合に、しきい電圧Ｖｔは１．２〜１．６Ｖ水準に相当急激な増加を見せることが実験的に測定される。このようなしきい電圧の増加を抑制するためには、離隔距離Ｄ３を減らさなければならず、このために、開口部４１０の離隔間隔Ｄ４が減らなければならないが、これは、埋没ビットライン６００とゲート７５０との離隔確保のために困難である。

【0067】

第１の不純物層５１１の濃度確保のために、低い拡散度のヒ素（Ａｓ）を用いるときのしきい電圧増加を補償するために、第２の不純物層５１３を形成して埋没ジャンクション５１０のより緩慢な拡散プロファイルを実現する。このとき、第２の不純物層５１３は、相対的に高い拡散度のリン（Ｐ）をドーピングする。リン（Ｐ）は、ヒ素（Ａｓ）より低い濃度で例えば、６．３Ｅ１６ dose／cm^３〜５．７Ｅ１９ dose／cm^３水準にドーピングされ得る。リン（Ｐ）のドーピングによる第２の不純物層５１３は、リン（Ｐ）の相対的に高い拡散度によって第１の不純物層５１１より深い深さに拡散され、これにより、拡散プロファイルは、より深い深さまで拡張される。第２の不純物層５１３は第１の不純物層５１１を内包するように覆う形状で形成され、全体埋没ジャンクション５１０の拡散プロファイルがゲート７５０に重なる活性領域１０１部分であるチャネルに一部重なるように拡張されることができる。これは、図１９に示されているように、リン（Ｐ）の拡散度又は拡散距離がヒ素（Ａｓ）の拡散度又は拡散距離より大きいためである。

【0068】

図１９は、７５Ａｓと３１Ｐの拡散プロファイルをＳＩＭＳで測定した結果を見せている。濃度１Ｅ１８原子 dose／cm^３における拡散深さを測定すれば、ヒ素（Ａｓ）は２０３Åであることに比べ、リン（Ｐ）は１７５Åに測定される。このとき、表面でのヒ素（Ａｓ）の濃度は６．５Ｅ１９ dose／cm^３であり、リン（Ｐ）の濃度は５．７Ｅ１９ dose／cm^３であり、全体濃度は１．２５Ｅ２０ dose／cm^３に設定して行われる。拡散のための熱処理は、１０００℃でほぼ１０秒程度ＲＴＡ処理によって行う。リン（Ｐ）は、より深い距離まで拡散されることを、図１９のＳＩＭＳ測定プロファイルが見せている。

【0069】

このように、リン（Ｐ）をドーピングして第２の不純物層５１３を形成することにより、全体埋没ジャンクション５１０の拡散プロファイルが、ゲート７５０に重なる活性領域１０１部分であるチャネルに接するように拡張させることができる。これにより、トランジスタのしきい電圧Ｖｔは０．６〜０．２Ｖ水準に減少させることができ、これは、ヒ素（Ａｓ）のみでドーピングした第１の不純物層５１１のみで埋没ジャンクション５１０が備えられる場合に発生するしきい電圧の急激な増加を補償できることを示す。第２の不純物層５１３のためのリン（Ｐ）のドーピング濃度をヒ素（Ａｓ）のドーピング濃度より低くすることにより、第２の不純物層５１３が第２の側面１１５まで至らず、第２の側面１１５と所定間隔５２０離隔されるようにすることができる。すなわち、リン（Ｐ）のドーピング濃度を減少させることにより、第２の不純物層５１３の拡散プロファイルが過度に拡張されることを抑制することができる。

【0070】

これは、オーミック接触のために求められるドーパントドーピング濃度水準を、ヒ素（Ａｓ）のドーピング濃度を増加させることによって実現し、緩慢な拡散プロファイルをリン（Ｐ）のドーピングで実現することによって可能である。このように、第２の不純物層５１３が所定間隔５２０、第２の側面１１５と離隔することにより、離隔した部分を介してチャネルの下の活性領域１０１部分と下部の半導体基板１００とが遮断されずに連結されるボディータイド構造（body tied structure）が実現され得る。これにより、ホール電荷がこのような離隔部分に半導体基板１００側に抜け出すことができ、ホール電荷のファイルアップを有効に抑制することができる。

【0071】

本発明の実施形態では、拡散度が低いヒ素（Ａｓ）で接触濃度を確保し、拡散度が高いリン（Ｐ）でジャンクション深さを確保した緩慢なプロファイルのジャンクション（broad junction）で埋没ジャンクション５１０を形成することができる。これにより、緩慢なプロファイルによる電界（electrical field）の減少を実現し、チャネル及びジャンクション抵抗を減少させて安定したトランジスタ動作を実現することができる。ヒ素（Ａｓ）の濃度を高くしつつも、埋没ジャンクション５１０とゲート７５０の下のチャネルとの重ね（overlap）確保が可能であって、埋没ビットライン６００とゲート７５０であるワードラインとの間のマージンを確保しつつも、セルトランジスタのしきい電圧Ｖｔが上昇することを有効に抑制することができる。更に、ポリシリコンを蒸着する蒸着設備とイオン注入のみで埋没ジャンクション５１０を実現する過程の実行が可能であって、新しい装備の導入なしで垂直型トランジスタの製造が可能である。

【0072】

本発明の実施形態に係る垂直型キャパシタのジャンクション形成方法は、ヒ素（Ａｓ）とリン（Ｐ）を共にドーピングする限り、様々に変形されたドーピング方法が利用され得る。

【0073】

図２０に示すように、低濃度のリン（Ｐ）と高濃度のヒ素（Ａｓ）とが共にドーピングされたポリシリコン層（Ａｓ、Ｐ doped polysilicon）を蒸着し、これを片側コンタクトマスクの開口部４１０の上側部までエッチバック（etch back）してドーピング媒介層５０１を形成することができる。次に、図２１に示されているように、ＲＴＡ過程を利用して拡散させて第１の不純物層５２１及び第２の不純物層５２３を有する埋没ジャンクション５２０を形成することができる。このような場合、ドーピングされたポリシリコン層を蒸着時にヒ素（Ａｓ）とリン（Ｐ）を共にドーピングすることにより、イオン注入のような工程ステップを省略することができる。

【0074】

図２２に示すように、不純物がドーピングされていない非ドーピングされたポリシリコン層（undoped polysillicon）を蒸着し、これを片側コンタクトマスクの開口部４１０の上側部までエッチバック（etch back）する。次に、低濃度のリン（Ｐ）と高濃度のヒ素（Ａｓ）とをイオン注入のようなドーピング方法でドーピングしてドーピング媒介層５０３を形成することができる。続いて、ＲＴＡ過程を利用して拡散させて第１の不純物層５３１及び第２の不純物層５３３を有する埋没ジャンクション５３０を形成することができる。このとき、ヒ素（Ａｓ）とリン（Ｐ）のドーピングは、イオン注入の他に、ヒ素化合物やリン化合物をドーピングソースガス形態で提供して行われることもできる。このような場合、非ドーピングされたポリシリコン層を蒸着し、イオン注入によってヒ素（Ａｓ）とリン（Ｐ）をドーピングすることにより、ドーピングポリシリコン層の形成が単純化され得る。

【0075】

図２３に示すように、片側コンタクトマスクの開口部４１０にリン化水素（phosphine）ガスのようなリン化合物のドーピングソースを提供し、露出した第１の側面１１３にリン（Ｐ）を直接ドーピングする。これにより、リンドーピング層５４４が形成される。次に、ヒ素（Ａｓ）をドーピングする過程、例えば、イオン注入過程が行われ得る。ヒ素（Ａｓ）は、露出した第１の側面１１３部分に直接イオン注入されたり、又は、図２４に示されているように、ヒ素（Ａｓ）がドーピングされたポリシリコン層のドーピング媒介層５０５を形成した後、図２５に示されているように、ＲＴＡ過程を利用して拡散させて第１の不純物層５４１及び第２の不純物層５４３を有する埋没ジャンクション５４０を形成することができる。このとき、ヒ素（Ａｓ）がドーピングされたポリシリコン層のドーピング媒介層５０５は、非ドーピングされたポリシリコン層を蒸着し、エッチバックした後、ヒ素（Ａｓ）をイオン注入することによって形成されることもできる。

【0076】

図２６に示すように、片側コンタクトマスクの開口部４１０によって露出した第１の側面１１３にリン（Ｐ）及びヒ素（Ａｓ）を直接ドーピングしてドーピング層５５５を形成することができる。リン化合物をプラズマ励起して第１の側面１１３に提供することにより、励起されたリン（Ｐ）が第１の側面１１３にプラズマドーピングされるようにすることができ、また、ヒ素化合物をプラズマ励起して第１の側面１１３に提供することにより、励起されたヒ素（Ａｓ）が第１の側面１１３にプラズマドーピングされるようにすることができる。プラズマドーピングによって形成されたドーピング層５５５にＲＴＡ過程を行ってドーピングされた不純物ドーパントが拡散されるようにすることにより、第１の不純物層５５１及び第２の不純物層５５３を有する埋没ジャンクション５５０を形成することができる。

【0077】

一方、図１３に示されているように、ドーピング媒介層５００を形成した後、熱処理によって不純物の拡散を誘導してから、ドーピング媒介層５００を選択的に除去せずに、ドーピング媒介層５００をビットラインとして利用することができる。例えば、図１４に示されているように、ビットライン６００のための別の導電層を蒸着し、このために、ドーピング媒介層５００を選択的に除去する過程を省略し、ドーピング媒介層５００として利用されたドーパントがドーピングされたポリシリコン層を残存させてビットライン６００として利用することができる。ポリシリコン層のみでビットライン６００を形成することができるので、選択的エッチング及び別の導電層の蒸着及びエッチング過程を省略でき、工程ステップの減縮が可能である。

【0078】

このとき、不純物の拡散のためのＲＴＡ過程は、酸素雰囲気を利用した酸素アニーリング（Ｏ_２ annealing）で行われ得る。例えば、窒素ガス（Ｎ_２）及び酸素ガスを有する雰囲気を利用して、ドーピング媒介層５００の表面に酸化物層による酸素パッシベーション（oxygen passivation）によって不純物ドーパント（dopant）が外部に損失されることを抑制し、より有効に不純物ドーパントが拡散されるようにすることができる。これにより、ドーピング媒介層５００内のドーパントがＲＴＡ過程中に表面の外部に流出されて損失されることを抑制し、ドーピング媒介層５００を有するビットラインの導電性を高く維持することができる。

【0079】

図２７に示すように、ドーピング媒介層５００として利用されたポリシリコン層上に導電性が更に高い金属層、例えば、タングステン（Ｗ）やチタニウム（Ｔｉ）などの金属層６３０を追加で蒸着してビットライン６０５を構成することもできる。このような場合、ドーピング媒介層５００のポリシリコン層表面に酸化層が発生することを抑制するために、ＲＴＡ過程は、酸素パッシベーションを誘導しない不活性ガス雰囲気、例えば、窒素ガス雰囲気で行われ得る。場合によって、ドーピング媒介層５００の一部厚さを部分的にリセスし、金属層６３０を蒸着することもできる。

【符号の説明】

【0080】

１００ 半導体基板
１１１ 活性領域の壁体（wall body）
１１３ 第１の側面
１１５ 第２の側面
３１１、３５０、３７０ 片側コンタクトマスクのためのライナー（liner）
４１０ 開口部（opening）
５１０ 埋没ジャンクション
５１１ 第１の不純物層
５１３ 第２の不純物層
６００ 埋没ビットライン
７５０ ゲート

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】