特許 5993248 電子部品内蔵基板及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5993248

(24)【登録日】2016年8月26日

(45)【発行日】2016年9月14日

(54)【発明の名称】電子部品内蔵基板及びその製造方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20160901BHJP

   H05K 1/14 20060101ALI20160901BHJP

【ＦＩ】

   H05K3/46 L

   H05K3/46 Q

   H05K3/46 N

   H05K1/14 H

   H05K1/14 G

【請求項の数】7

【全頁数】15

(21)【出願番号】特願2012-186065(P2012-186065)

(22)【出願日】2012年8月27日

(65)【公開番号】特開2014-45051(P2014-45051A)

(43)【公開日】2014年3月13日

【審査請求日】2015年7月15日

(73)【特許権者】

【識別番号】000190688

【氏名又は名称】新光電気工業株式会社

(74)【代理人】

【識別番号】100091672

【弁理士】

【氏名又は名称】岡本 啓三

(72)【発明者】

【氏名】倉嶋 信幸

(72)【発明者】

【氏名】小山 鉄也

(72)【発明者】

【氏名】飯塚 肇

(72)【発明者】

【氏名】田中 功一

【審査官】 ゆずりは 広行

(56)【参考文献】

【文献】 特開２００１−２６７７１０（ＪＰ，Ａ）

【文献】 特開２００８−１５９９５５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０５Ｋ １／１４

Ｈ０５Ｋ ３／４６

(57)【特許請求の範囲】

【請求項1】

下側配線基板と、
前記下側配線基板の上に搭載された電子部品と、
前記電子部品を収容する開口部を備えて前記電子部品の周囲に配置され、導電性ボールを介して前記下側配線基板に接続された中間配線基板と、
前記電子部品及び前記中間配線基板の上に配置され、導電性ボールを介して前記中間配線基板に接続された上側配線基板と、
前記下側配線基板、前記中間配線基板及び前記上側配線基板の各間の領域に充填されて、前記電子部品を封止する樹脂とを有し、
前記中間配線基板の上下側に配置される前記導電性ボールは、コアボールと前記コアボールの外面に形成されたはんだ層とからそれぞれ形成され、かつ、相互にずれた位置に配置され、平面視して相互に重ならない位置に配置されていることを特徴とする電子部品内蔵基板。

【請求項2】

前記導電性ボールは、平面視して千鳥配置に配列されていることを特徴とする請求項１に記載の電子部品内蔵基板。

【請求項3】

前記導電性ボールの直径は、前記電子部品の高さより小さいことを特徴とする請求項１又は２に記載の電子部品内蔵基板。

【請求項4】

前記中間配線基板は、枠状に繋がって形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品内蔵基板。

【請求項5】

下側配線基板の上に電子部品を搭載する工程と、
前記電子部品を収容する開口部を備えた中間配線基板が前記下側配線基板に導電性ボールを介して接続され、かつ、前記中間配線基板に上側配線基板が導電性ボールを介して接続された構造の積層配線基板を得る工程と、
前記下側配線基板、前記中間配線基板及び前記上側配線基板の各間の領域に樹脂を充填して前記電子部品を封止する工程とを有し、
前記中間配線基板の上下側に配置される前記導電性ボールは、コアボールと前記コアボールの外面に形成されたはんだ層とからそれぞれ形成され、かつ、相互にずれた位置に配置され、平面視して相互に重ならない位置に配置されることを特徴とする電子部品内蔵基板の製造方法。

【請求項6】

前記積層配線基板を得る工程は、
前記中間配線基板を前記下側配線基板に前記導電性ボールを介して接続する工程と、
前記上側配線基板を前記中間配線基板に前記導電性ボールを介して接続する工程とを含むことを特徴とする請求項５に記載の電子部品内蔵基板の製造方法。

【請求項7】

前記導電性ボールの直径は、前記電子部品の高さより小さいことを特徴とする請求項５又は６に記載の電子部品内蔵基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子部品内蔵基板及びその製造方法に関する。

【背景技術】

【0002】

近年の電子機器の発達に伴い、電子機器に使用される電子部品装置の配線基板は、小型化及び高性能化などが要求されている。これに対応するため、配線基板内に電子部品が内蔵された電子部品内蔵基板が実用化されている。

【0003】

そのような電子部品内蔵基板の一例では、半導体チップなどが実装された下側配線基板の上にバンプ電極を介して上側配線基板が積層され、下側配線基板と上側配線基板との間に半導体チップを封止するモールド樹脂が充填される。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００８−１０８８５号公報

【特許文献2】特開２００１−２１０９５４号公報

【特許文献3】特開２００４−１６５３１８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

後述する予備的事項で説明するように、半導体チップが搭載された下側配線基板の上にはんだボールを介して上側配線基板が積層された電子部品内蔵基板では、はんだボールの直径を半導体チップの高さより大きくする必要がある。このため、半導体チップの高性能化に伴って信号量が増大する要求に対して、はんだボールの直径を小さくして配置ピッチを狭くすることは困難である。

【0006】

また、下側、上側配線基板の間の領域にモールド樹脂を充填する際に、モールド型の間隔が設計値より広くなっている場合は、下側、上側配線基板が押し広げられて、はんだボールが下側配線基板から分離して電気的にオープンになる。

【0007】

また逆に、モールド型の間隔が設計値より狭くなっている場合は、上側配線基板が必要以上に下側に押圧されるため、はんだボールが潰れてしまう。

【0008】

導電性ボールの配置ピッチを狭くできると共に、信頼性よく樹脂が充填される電子部品内蔵基板及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

以下の開示の一観点によれば、下側配線基板と、前記下側配線基板の上に搭載された電子部品と、前記電子部品を収容する開口部を備えて前記電子部品の周囲に配置され、導電性ボールを介して前記下側配線基板に接続された中間配線基板と、前記電子部品及び前記中間配線基板の上に配置され、導電性ボールを介して前記中間配線基板に接続された上側配線基板と、前記下側配線基板、前記中間配線基板及び前記上側配線基板の各間の領域に充填されて、前記電子部品を封止する樹脂とを有し、前記中間配線基板の上下側に配置される前記導電性ボールは、コアボールと前記コアボールの外面に形成されたはんだ層とからそれぞれ形成され、かつ、相互にずれた位置に配置され、平面視して相互に重ならない位置に配置されている電子部品内蔵基板が提供される。

【0010】

また、その開示の他の観点によれば、下側配線基板の上に電子部品を搭載する工程と、前記電子部品を収容する開口部を備えた中間配線基板が前記下側配線基板に導電性ボールを介して接続され、かつ、前記中間配線基板に上側配線基板が導電性ボールを介して接続された構造の積層配線基板を得る工程と、前記下側配線基板、前記中間配線基板及び前記上側配線基板の各間の領域に樹脂を充填して前記電子部品を封止する工程とを有し、
前記中間配線基板の上下側に配置される前記導電性ボールは、コアボールと前記コアボールの外面に形成されたはんだ層とからそれぞれ形成され、かつ、相互にずれた位置に配置され、平面視して相互に重ならない位置に配置されることを特徴とする電子部品内蔵基板の製造方法が提供される。

【発明の効果】

【0011】

以下の開示によれば、電子部品内蔵基板では、下側配線基板と上側配線基板との間に中間配線基板を介在させ、中間配線基板の上下側に配置される導電性ボールは相互にずれた位置に配置されている。

【0012】

これによって、導電性ボールの直径を小さくできるため、導電性ボールの配置ピッチを狭くすることができる。また、下側、中間、上側配線基板の各間の領域に樹脂を充填する際に、中間配線基板が圧力に追随して上下に撓むようになっている。これにより、樹脂を充填する際に、上側配線基板が上側又は下側に押圧される際に、中間配線基板が上側又は下側に撓んで押圧力が吸収される。

【0013】

これにより、樹脂を充填する際に、導電性ボールが下側配線基板及び上側配線基板から分離して電気的にオープンになったり、導電性ボールが潰れたりすることが防止される。

【図面の簡単な説明】

【0014】

【図1】図１は予備的事項に係る電子部品内蔵基板の製造方法を示す断面図である。

【図2】図２（ａ）及び（ｂ）は予備的事項に係る電子部品内蔵基板の製造方法の問題点を説明するための断面図（その１）である。

【図3】図３（ａ）及び（ｂ）は予備的事項に係る電子部品内蔵基板の製造方法の問題点を説明するための断面図（その２）である。

【図4】図４（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図（その１）である。

【図5】図５（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図及び平面図（その２）である。

【図6】図６（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図（その３）である。

【図7】図７（ａ）及び（ｂ）は実施形態の電子部品内蔵基板の製造方法を示す断面図（その４）である。

【図8】図８は実施形態の電子部品内蔵基板の製造方法を示す断面図（その５）である。

【図9】図９（ａ）及び（ｂ）は図８のモールド樹脂を形成する際にモールド型内で中間配線基板が撓む様子を示す断面図（その１）である。

【図10】図１０は図８のモールド樹脂を形成する際に中間配線基板がモールド型内で撓む様子を示す断面図（その２）である。

【図11】図１１は実施形態の電子部品内蔵基板を示す断面図である。

【発明を実施するための形態】

【0015】

以下、実施の形態について、添付の図面を参照して説明する。

【0016】

実施形態を説明する前に、基礎となる予備的事項について説明する。予備的事項に係る電子部品内蔵基板の製造方法では、図１に示すように、まず、下側配線基板１００の接続パッド（不図示）に半導体チップ２００のバンプ電極２２０をフリップチップ接続する。さらに、半導体チップ２００の下側の隙間にアンダーフィル樹脂２４０を充填する。

【0017】

次いで、上側配線基板３００をはんだボール３２０を介して下側配線基板１００に電気的に接続する。これにより、下側配線基板１００と上側配線基板３００との間の領域に半導体チップ２００が収容された状態となる。

【0018】

近年では、半導体チップ２００の高性能化及び高集積化に伴って信号量が増大してきている。このため、下側配線基板１００及び上側配線基板３００の各接続部位の配置ピッチを狭くして接続経路の数を増加させる必要がある。

【0019】

これに対応するためには、図１の配線基板の構造では、はんだボール３２０の直径を小さくしてその数を増やして配置することにより、接続部位の狭ピッチ化を行う必要がある。

【0020】

しかしながら、はんだボール３２０の直径は半導体チップ２００の高さよりも大きく設定する必要がある。半導体チップ２００の厚みを薄くすることは限界があるため、下側配線基板１００及び上側配線基板３００の間ではんだボール３２０の配置ピッチをさらに狭くすることは困難を極める。

【0021】

さらに、次の工程で、図１の下側配線基板１００と上側配線基板３００の間の領域にモールド樹脂を充填して半導体チップ２００を封止する。

【0022】

モールド樹脂を充填する工程では、図２（ａ）に示すように、下型４００及び上型４２０の間に下側、上側配線基板１００，３００を配置し、溶融されたモールド樹脂を樹脂供給部Ａから下側、上側配線基板１００，３００の間の領域に注入する。

【0023】

このとき、図２（ａ）のように、下型４００及び上型４２０の間隔が設計値より広くなっている場合は、上側配線基板３００と上型４２０との間に隙間Ｇが生じた状態となる。この場合は、図２（ｂ）に示すように、モールド樹脂の注入時の圧力によって、下側、上側配線基板１００，３００が押し広げられて、はんだボール３２０が下側配線基板１００から分離することで電気的にオープンになってしまう問題がある。

【0024】

特に、上側配線基板３００と上型４２０との間に２０μｍ程度以上の隙間Ｇが生じていると、モールド樹脂の注入時にはんだボール３２０が下側配線基板１００から分離しやすい。

【0025】

また、これとは逆に、図３（ａ）に示すように、下型４００及び上型４２０の間隔が設計値より狭くなっている場合は、上側配線基板３００が上型４２０によって必要以上に下側に押圧されるため、はんだボール３２０が潰れてしまう。

【0026】

図３（ｂ）に示すように、図３（ａ）のはんだボール３２０の周りを拡大すると、下側、上側配線基板１００，３００は、接続パッドＰ上に開口部１４０ａが設けられたソルダレジスト１４０を備えている。そして、上下側に配置された接続パッドＰの間にはんだボール３２０が搭載されている。

【0027】

はんだボール３２０が潰れるほど上側配線基板３００が押圧されると、はんだボール３２０に接触しているソルダレジスト１４０にクラックＣが発生する。

【0028】

後の工程で、上側配線基板３００の上面側の接続パッドに半導体デバイスのはんだ電極をリフロー加熱して接続する際に、下側、上側配線基板１００，３００の間のはんだボール３２０が再溶融する。はんだボール３２０が再溶融するときに、ソルダレジスト１４０に発生したクラックＣに沿ってはんだが流れ込むことで、隣り合うはんだボール３２０が電気ショートする問題がある。

【0029】

以下に説明する実施形態では、前述した不具合を解消することができる。

【0030】

（実施の形態）
図４〜図１０は実施形態の電子部品内蔵基板の製造方法を説明するための図、図１１は実施形態の電子部品内蔵基板を示す図である。

【0031】

実施形態の電子部品内蔵基板の製造方法では、まず、図４（ａ）に示すように、下側配線基板５を用意する。下側配線基板５では、厚み方向の中央部にコア基板１０が配置されている。コア基板１０は例えばガラスエポキシ樹脂などの絶縁材料から形成される。

【0032】

コア基板１０の両面側には銅などからなる第１配線層２０がそれぞれ形成されている。コア基板１０には厚み方向に貫通するスルーホールＴＨが設けられている。

【0033】

両面側の第１配線層２０はスルーホールＴＨの内壁に形成されたスルーホールめっき層１２を介して相互接続されている。スルーホールＴＨの残りの孔には樹脂体Ｒが充填されている。あるいは、コア基板１０のスルーホールＴＨを金属で充填して貫通電極を形成し、両面側の第１配線層２０が貫通電極を介して相互接続されていてもよい。

【0034】

コア基板１０の両面側には、第１配線層２０を被覆する層間絶縁層３０がそれぞれ形成されている。層間絶縁層３０は、エポキシ樹脂又はポリイミド樹脂などから形成される。両面側の層間絶縁層３０には、第１配線層２０の接続部に到達するビアホールＶＨがそれぞれ形成されている。

【0035】

さらに、両面側の層間絶縁層３０の上には、ビアホールＶＨに充填されたビア導体を介して第１配線層２０に接続される第２配線層２２がそれぞれ形成されている。

【0036】

また、コア基板１０の両面側の層間絶縁層３０及び第２配線層２２の上に、第２配線層２２の接続パッドＰ上に開口部３２ａが設けられたソルダレジスト３２がそれぞれ形成されている。

【0037】

多面取り用の大型の下側配線基板５を使用する場合は、基板に複数の製品領域が区画される。図４（ａ）では下側配線基板５の１つの製品領域が示されており、その中央部に部品搭載領域Ａが画定されている。

【0038】

図４（ａ）の下側配線基板５の例では、コア基板１０の両面側に２層の第１、第２配線層２０，２２がそれぞれ積層されているが、配線層の積層数は任意に設定することができる。また、下側配線基板５は、基材としてポリイミドテープなどを使用するフレキシブル性を有するコアレス基板であってもよい。

【0039】

次いで、図４（ｂ）に示すように、素子形成面側にバンプ電極４２を備えた半導体チップ４０を用意する。そして、下側配線基板５の部品搭載領域Ａの第２配線層２２の接続パッドＰに半導体チップ４０のバンプ電極４２をフリップチップ接続する。その後に、半導体チップ４０の下側の隙間にアンダーフィル樹脂４４を充填する。

【0040】

さらに、同じく図４（ｂ）に示すように、チップキャパシタ５０を用意する。そして、下側配線基板５の上面側において、半導体チップ４０の横方向に配置されたソルダレジスト３２の上にチップキャパシタ５０を接着する。チップキャパシタ５０は、横方向の両端側に接続端子５２を備えており、両端側の接続端子５２が下側配線基板５の表面と平行な方向に配置される。

【0041】

さらに、チップキャパシタ５０の両端側の接続端子５２をはんだ層５４によって第２配線層２２の接続パッドＰにそれぞれ電気的に接続する。

【0042】

このようにして、下側配線基板５の上面側の部品搭載領域Ａに半導体チップ４０及びチップキャパシタ５０を並べて搭載する。

【0043】

電子部品として、半導体チップ４０及びチップキャパシタ５０を例示するが、この他に、抵抗素子、インダクタ素子などの各種の電子部品を使用することができる。

【0044】

次いで、図５（ａ）に示すように、中間配線基板６を用意する。中間配線基板６は、中央部に上面から下面まで貫通する開口部６ａを備えた枠状構造を有する。中間配線基板６の開口部６ａは上記した下側配線基板５の部品搭載領域Ａに対応しており、それより一回り大きな面積に設定される。

【0045】

中間配線基板６では、コア基板１０ａの両面側に配線層２４が形成されている、コア基板１０ａは例えばガラスエポキシ樹脂などの絶縁材料から形成される。コア基板１０ａには厚み方向に貫通するスルーホールＴＨが設けられている。両面側の配線層２４はスルーホールＴＨの内壁に形成されたスルーホールめっき層１２を介して相互接続されている。

【0046】

スルーホールＴＨの残りの孔には樹脂体Ｒが充填されている。前述した下側配線基板５と同様に、コア基板１０ａの両面側の配線層２４がスルーホールＴＨに形成された貫通電極を介して相互接続されていてもよい。

【0047】

コア基板１０ａの下面側には、配線層２４の第１接続パッドＰ１上に開口部３４ａが設けられたソルダレジスト３４が形成されている。同様に、コア基板１０ａの上面側には、配線層２４の第２接続パッドＰ２上に開口部３４ａが設けられたソルダレジスト３４が形成されている。

【0048】

あるいは、中間配線基板６は、基材としてポリイミドテープなどを使用するフレキシブル性を有するコアレス基板であってもよい。

【0049】

図５（ｂ）は、図５（ａ）の中間配線基板６を平面視した平面図である。図５（ａ）の断面図は、図５（ｂ）のＩ−Ｉの断面に相当する。図５（ｂ）では、中間配線基板６の第１、第２接続パッドＰ１，Ｐ２のみが描かれており、その他の要素は省略されている。

【0050】

図５（ａ）に図５（ｂ）の平面図を加えて参照すると、中間配線基板６の下面側の第１接続パッドＰ１と上面側の接続パッドＰ２は相互にずれた位置に配置されている。図５（ａ）及び（ｂ）では、好適な例として、平面視して第１接続パッドＰ１及び第２接続パッドＰ２は相互に重ならない位置に配置され、千鳥配置になるように配列されている。

【0051】

第１接続パッドＰ１及び第２接続パッドＰ２は相互にずれた位置に配置されていればよく、図５（ｂ）の例以外に、第１接続パッドＰ１及び第２接続パッドＰ２の一部が重なった状態でずれて配置されていてもよい。

【0052】

また、図５（ｂ）の例では、上下側の第１接続パッドＰ１及び第２接続パッドＰ２がそれぞれ２列になって配列されているが、配列数は任意に設定することができる。

【0053】

そして、図６（ａ）に示すように、中間配線基板６の下面側の第１接続パッドＰ１に第１はんだボール２８を搭載し、リフロー加熱することにより第１接続パッドＰ１に第１はんだボール２８を接合する。第１はんだボール２８が導電性ボールの一例である。

【0054】

図６（ａ）では、好適な例として、第１はんだボール２８は銅コアボール２８ａの外面にはんだ層２８ｂが被覆されて形成される。あるいは、はんだボールとして、樹脂コアボールの外面にはんだ層で被覆されて形成されたものを使用してもよい。

【0055】

または、はんだボールとして、積層される基板間の間隔が多少変動しても差し支えない場合は、全体にわたってはんだから形成されるはんだボールを使用してもよい。このように、導電性ボールの例として、少なくとも外面がはんだ層から形成されたはんだボールを使用することができる。

【0056】

次いで、図６（ｂ）に示すように、図６（ａ）の中間配線基板６の下面側の第１はんだボール２８を前述した図４（ｂ）の下側配線基板５の上面側の接続パッドＰの上に配置し、リフロー加熱する。これにより、中間配線基板６の第１はんだボール２８が下側配線基板５の接続パッドＰに接合されて両者が電気的に接続される。

【0057】

これにより、中間配線基板６の開口部６ａ内に半導体チップ４０及びチップキャパシタ５０が収容された状態となる。

【0058】

なお、枠状に繋がった中間配線基板６を例示したが、中間配線基板６が複数に分割された状態で、半導体チップ４０及びチップキャパシタ５０の周囲に配置されてもよい。

【0059】

続いて、図７（ａ）に示すように、上側配線基板７を用意する。上側配線基板７では、コア基板１０ｂの両面側に配線層２６が形成されている。コア基板１０ｂは例えばガラスエポキシ樹脂などの絶縁材料から形成される。コア基板１０ｂには厚み方向に貫通するスルーホールＴＨが設けられている。

【0060】

両面側の配線層２６はスルーホールＴＨの内壁に形成されたスルーホールめっき層１２を介して相互接続されている。スルーホールＴＨの残りの孔には樹脂体Ｒが充填されている。

【0061】

前述した下側配線基板５と同様に、コア基板１０ｂの両面側の配線層２６がスルーホールＴＨに形成された貫通電極を介して相互接続されていてもよい。

【0062】

コア基板１０ｂの下面側には、配線層２６の第１接続パッドＰ１上に開口部３６ａが設けられたソルダレジスト３６が形成されている。同様に、コア基板１０ｂの上面側には、配線層２６の第２接続パッドＰ２上に開口部３６ａが設けられたソルダレジスト３６が形成されている。

【0063】

上側配線基板７においても、下側配線基板５及び中間配線基板６と同様に、フレキシブル性を有するコアレス基板であってもよい。

【0064】

そして、上側配線基板７の下面側の第１接続パッドＰ１に第２はんだボール２９を搭載し、リフロー加熱することにより、第１接続パッドＰ１に第２はんだボール２９を接合する。第２はんだボール２９は、前述した第１はんだボール２８と同様に、好適には、銅コアボール２９ａの外面にはんだ層２９ｂが被覆されて形成される。

【0065】

次いで、図７（ｂ）に示すように、図７（ａ）の上側配線基板７の下面側の第２はんだボール２９を前述した図６（ｂ）の中間配線基板６の上面側の第２接続パッドＰ２の上に配置し、リフロー加熱する。これにより、上側配線基板７の第２はんだボール２９が中間配線基板６の第２接続パッドＰ２に接合されて両者が電気的に接続される。

【0066】

このようにして、上側配線基板７は、その下の第２はんだボール２９、中間配線基板６、その下の第１はんだボール２８を介して下側配線基板５に電気的に接続される。

【0067】

以上により、下側配線基板５の上に中間配線基板６を介して上側配線基板７が積層された積層配線基板８が得られる。前述したように、中間配線基板６の両面側の第１、第２接続パッドＰ１，Ｐ２は相互にずれた位置に配置されている。

【0068】

このため、中間配線基板６の上下側に配置される第１、第２はんだボール２８，２９においてもそれらに対応して相互にずれた位置に配置される。

【0069】

さらには、本実施形態では、中間配線基板６の上下側に配置される第１、第２はんだボール２８．２９は、図５（ｂ）の第１、第２接続パッドＰ１，Ｐ２に対応して平面視して相互に重ならない位置にずれて配置される。

【0070】

本実施形態では、下側配線基板５と上側配線基板７との間に中間配線基板６が介在しているので、第１、第２はんだボール２８，２９の直径を半導体チップ４０及びキャップキャパシタ５０の高さより大きく設定する必要がない。

【0071】

例えば、バンプ電極４２を含む半導体チップ４０及びキャップキャパシタ５０の各高さが３００μｍの場合は、中間配線基板６の厚みを１５０μｍ程度とし、上下側に配置される第１、第２はんだボール２８，２９の直径を１００μｍ程度とすることができる。

【0072】

これに対して、予備的事項で説明したように、中間配線基板６を使用しない場合は、はんだボールの直径を半導体チップ４０の高さ：３００μｍを超える値に設定する必要がある。

【0073】

本実施形態では、半導体チップ４０及びキャップキャパシタ５０の高さを考慮して中間配線基板６の厚みを調整することにより、半導体チップ４０の高さよりかなり小さな直径の第１、第２はんだボール２８、２９を採用することができる。これにより、下側、上側配線基板５，７の各間の接続部位の狭ピッチ化を図ることができる。

【0074】

このようにして、半導体チップの高性能化及び高集積化に伴って信号量が増大する要求に対して、第１、第２はんだボール２８，２９の直径を小さくすることで接続経路の数を容易に増加させることができる。

【0075】

なお、前述した積層配線基板８を得る工程では、最初に、図６（ａ）及び（ｂ）で、中間配線基板６の下面側の第１はんだボール２８を下側配線基板５の接続パッドＰに接続している。その後に、図７（ａ）及び（ｂ）で、上側配線基板７の下面側の第２はんだボール２９を中間配線基板６の第２接続パッドＰ２に接続している。

【0076】

この形態の他に、最初に、図７（ａ）の上側配線基板７の下面側の第２はんだボール２９を図６（ａ）の中間配線基板６の第２接続パッドＰ２に接続して積層配線部材を得る。

【0077】

その後に、その積層配線部材の中間配線基板６の下面側の第１はんだボール２８を下側配線基板５の接続パッドＰに接続してもよい。この方法を採用しても、図７（ｂ）と同一構造の積層配線基板８を得ることができる。

【0078】

また、前述した図６（ａ）及び（ｂ）の工程において、第１はんだボール２８を下側配線基板５の上面側の接続パッドＰに接合し、その上に中間配線基板６の下面側の第１接続パッドＰ１を接合してもよい。

【0079】

また同様に、図７（ａ）及び（ｂ）の工程において、第２はんだボール２９を中間配線基板６の上面側の第２接続パッドＰ２に接合し、その上に上側配線基板７の下面側の接続パッドＰ１を接合してもよい。

【0080】

このように、電子部品を収容する開口部を備えた中間配線基板が下側配線基板に導電性ボールを介して接続され、かつ、中間配線基板に上側配線基板が導電性ボールを介して接続された積層構造を作成すればよい。よって、前述した図６（ａ）〜図７（ｂ）の製造方法の他に、上記した変形例の製造方法などを採用することができる。

【0081】

次いで、図８に示すように、図７（ｂ）の積層配線基板８の下側配線基板５、中間配線基板６及び上側配線基板７の各間の領域にモールド樹脂３８を充填する。

【0082】

モールド樹脂３８を充填する工程では、図９（ａ）に示すように、下型６２及び上型６４を備えるモールド型６０を用意する。そして、下型６２及び上型６４の間に図７（ｂ）の積層配線基板８を配置し、溶融されたモールド樹脂を樹脂供給部Ａから積層配線基板８の各間の領域に注入する。

【0083】

予備的事項でも説明したように、図９（ａ）に示すように、下型６２及び上型６４の間隔が設計値より広くなっている場合は、上側配線基板７と上型６４との間に隙間Ｇが生じた状態となる。この場合は、予備的事項と同様に、図９（ｂ）に示すように、モールド樹脂３８の注入時の圧力によって、下側、上側配線基板５，７が押し広げられ、上側配線基板７が上側に押圧される。

【0084】

しかしながら、本実施形態では、図９（ｂ）に示すように、中間配線基板６の上下側に配置される第１、第２はんだボール２８，２９は相互にずれた位置に配置されている。また、中間配線基板６は、モールド樹脂３８を注入する際の温度：１７０℃〜１８０℃の加熱処理によって剛性が弱くなっている。

【0085】

これにより、上側配線基板７が上側に押圧される際に、上側配線基板７と第２はんだボール２９で接続された中間配線基板６がこの押圧力に追随して上側に波打つように撓む。

【0086】

このようにして、上側配線基板７が上側に押圧される力は、中間配線基板６が上側に撓むことで吸収される。

【0087】

従って、上側配線基板７と上型６４との間に隙間Ｇが生じている場合であっても、第１、第２はんだボール２８，２９が下側配線基板５及び中間配線基板６から分離することが防止される。これにより、下側配線基板５と上側配線基板７との電気接続の信頼性を向上させることができる。

【0088】

また、図１０には、これとは逆に、下型６２及び上型６４の間隔が設計値より狭くなっている場合が示されている。この場合は、上側配線基板７が上型６４によって必要以上に下側に押圧される。

【0089】

しかしながら、本実施形態では、中間配線基板６の上下側に配置される第１、第２はんだボール２８，２９は相互にずれた位置に配置されており、モールド樹脂３８を注入する際の加熱処理によって中間配線基板６の剛性が弱くなっている。

【0090】

このため、上側配線基板７が必要以上に下側に押圧されるときに、中間配線基板６が波打つように下側に撓んでその押圧力を吸収することができる。これにより、中間配線基板６の上下側の第１、第２はんだボール２８，２９が潰れることなく、その周辺のソルダレジスト３２，３４，３６にクラックが発生することもない。

【0091】

特に、上側配線基板７にかかる押圧力が大きい場合は、中間配線基板６が上下に十分に撓んで圧力を吸収できるようにする。つまり、上下側の第１、第２はんだボール２８，２９のずれる距離がはんだボール２８，２９の直径を超えるように設定し、相互に重ならないように配置することが好ましい。

【0092】

このようにして、下側配線基板５、中間配線基板６及び上側配線基板７の各間の領域にモールド樹脂３８が信頼性よく充填される。モールド樹脂３８を充填することにより、電子部品内蔵基板に落下などの衝撃がかかったり、熱応力によって反りが発生したりするとしても、配線基板間の電気的な破断が防止される。

【0093】

次いで、図１１に示すように、上側電子部品としてはんだバンプ７２を備えた半導体デバイス７０を用意する。そして、半導体デバイス７０のはんだバンプ７２を上側配線基板７の接続パッドＰに配置し、リフロー加熱して接合する。

【0094】

このとき、中間配線基板６の上下側に配置された第１、第２はんだボール２８，２９が再溶融する。しかしながら、第１、第２はんだボール２８，２９に接するソルダレジスト３２，３４，３６にクラックが発生していないので、第１はんだボール２８同士、又は第２はんだボール２９同士が電気ショートするおそれはない。

【0095】

その後に、半導体デバイス７０の下側の隙間にアンダーフィル樹脂７４を充填する。例えば、前述した下側配線基板５の上に搭載される半導体チップ４０がＣＰＵの場合は、半導体デバイス７０としてメモリが採用される。

【0096】

さらに、下側配線基板５の下面側の接続パッドＰにはんだボールを搭載するなどして外部接続端子１４を設ける。

【0097】

以上により、実施形態の電子部品内蔵基板１が得られる。

【0098】

なお、多面取り用の大型の下側配線基板５を使用する場合は、所要の段階で、上側配線基板７の上面から下側配線基板５の下面まで切断されて個々の電子部品内蔵基板１が得られる。

【0099】

図１１に示すように、実施形態の部品内蔵基板１は、図４（ａ）で説明した下側配線基板５の部品搭載領域Ａの接続パッドＰに半導体チップ４０のバンプ電極４２がフリップチップ接続されている。半導体チップ４０の下側の隙間にはアンダーフィル樹脂４４が充填されている。

【0100】

半導体チップ４０の横方向の下側配線基板５のソルダレジスト３２の上に、両端側に接続電極５２を備えたチップキャパシタ５０が接着されている。チップキャパシタ５０の両端側の接続電極５２は、はんだ層５４を介して下側配線基板５の接続パッドＰにそれぞれ接続されている。

【0101】

半導体チップ４０及びチップキャパシタ５０の周囲には、図５（ａ）〜（ｃ）で説明した枠状の中間配線基板６が配置されている。中間配線基板６は中央部に上面から下面まで貫通する開口部６ａを備えており、半導体チップ４０及びチップキャパシタ５０がその開口部６ａ内に収容されている。

【0102】

中間配線基板６の下面側の第１接続パッドＰ１は、第１はんだボール２８を介して下側配線基板５の接続パッドＰに電気的に接続されている。

【0103】

また、半導体チップ４０、チップキャパシタ５０及び中間配線基板６の上に上側配線基板７が配置されている。中間配線基板６の上面側の第２接続パッドＰ２は、第２はんだボール２９を介して上側配線基板７の下面側の第１接続パッドＰ１に電気的に接続されている。

【0104】

さらに、下側配線基板５、中間配線基板６及び上側配線基板７の各間の領域に半導体チップ４０及びチップキャパシタ５０を封止するモールド樹脂３８が充填されている。

【0105】

また、上側配線基板７の上面側の第２接続パッドＰ２に半導体デバイス７０のはんだバンプ７２が接続されている。半導体デバイス７０の下側の隙間にアンダーフィル樹脂７４が充填されている。さらに、下側配線基板５の下面側の接続パッドＰに外部接続端子１４が設けられている。

【0106】

本実施形態の電子部品内蔵基板１では、下側配線基板５と上側配線基板７との間に中間配線基板６を介在させることにより、第１、第２はんだボール２８，２９の直径を小さくすることができる。これにより、第１、第２はんだボール２８，２９の配置ピッチを狭くすることができる。

【0107】

従って、半導体チップの高性能化及び高集積化に伴って信号量が増大する要求に対して、接続経路の数を容易に増加させることができる。

【0108】

また、本実施形態の電子部品内蔵基板１では、中間配線基板６の上下側に配置された第１、第２はんだボール２８，２９が相互にずれた位置に配置されている。これにより、前述したように、製造時においてモールド樹脂３８を充填する際に上下方向に圧力がかかるとしても、中間配線基板６がその圧力に追随して撓んで圧力が吸収されるようになっている。

【0109】

このようにして、モールド樹脂３８を充填する際に、第１、第２はんだボール２８，２９が下側配線基板５及び中間配線基板６から分離して電気的にオープンになることが防止され、信頼性よくモールド樹脂３８を充填することができる。これにより、電気接続の信頼性が高い電子部品内蔵基板１を歩留りよく製造することができる。

【符号の説明】

【0110】

１…電子部品内蔵基板、５…下側配線基板、６…中間配線基板、６ａ，３２ａ，３４ａ，３６ａ…開口部、７…上側配線基板、８…積層配線基板、１０，１０ａ，１０ｂ…コア基板、１２…スルーホールめっき層、１４…外部接続端子、２０…第１配線層、２２…第２配線層、２４，２６…配線層、２８…第１はんだボール、２８ａ，２９ａ…銅コアボール、２８ｂ，２９ｂ，５４…はんだ層、２９…第２はんだボール、３０…層間絶縁層、３２，３４，３６…ソルダレジスト、３８…モールド樹脂、４０…半導体チップ、４２…バンプ電極、４４，７４…アンダーフィル樹脂、５０…チップキャパシタ、５２…接続電極、６０…モールド型、６２…下型、６４…上型、７０…半導体デバイス、７２…はんだバンプ、Ｐ…接続パッド、Ｐ１…第１接続パッド、Ｐ２…第２接続パッド、Ｒ…樹脂体、ＴＨ…スルーホール、ＶＨ…ビアホール。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】