特許 6013743 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6013743

(24)【登録日】2016年9月30日

(45)【発行日】2016年10月25日

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/20 20060101AFI20161011BHJP

   C30B 29/38 20060101ALI20161011BHJP

   H01L 33/16 20100101ALI20161011BHJP

   H01S 5/323 20060101ALI20161011BHJP

   H01L 21/205 20060101ALI20161011BHJP

   C23C 16/34 20060101ALI20161011BHJP

【ＦＩ】

   H01L21/20

   C30B29/38 D

   H01L33/16

   H01S5/323 610

   H01L21/205

   C23C16/34

【請求項の数】7

【全頁数】8

(21)【出願番号】特願2012-40148(P2012-40148)

(22)【出願日】2012年2月27日

(65)【公開番号】特開2013-175652(P2013-175652A)

(43)【公開日】2013年9月5日

【審査請求日】2014年12月15日

(73)【特許権者】

【識別番号】000003182

【氏名又は名称】株式会社トクヤマ

(73)【特許権者】

【識別番号】304020177

【氏名又は名称】国立大学法人山口大学

(74)【代理人】

【識別番号】110001427

【氏名又は名称】特許業務法人前田特許事務所

(72)【発明者】

【氏名】古家 大士

(72)【発明者】

【氏名】東 正信

(72)【発明者】

【氏名】只友 一行

(72)【発明者】

【氏名】岡田 成仁

(72)【発明者】

【氏名】山根 啓輔

【審査官】 小川 将之

(56)【参考文献】

【文献】 特開２００３−２０９０６２（ＪＰ，Ａ）

【文献】 特開２００８−３０５９７７（ＪＰ，Ａ）

【文献】 特開２００４−１８２５５１（ＪＰ，Ａ）

【文献】 特開２０１１−０４６５４４（ＪＰ，Ａ）

【文献】 国際公開第２０１０／０２３８４６（ＷＯ，Ａ１）

【文献】 特開２００８−０５６５１７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／２０

Ｃ２３Ｃ １６／３４

Ｃ３０Ｂ ２９／３８

Ｈ０１Ｌ ２１／２０５

Ｈ０１Ｌ ３３／１６

Ｈ０１Ｓ ５／３２３

(57)【特許請求の範囲】

【請求項1】

基板表面が、基板主面部分と、該基板主面部分とは面方位が異なると共にIII-Ｖ族化合物半導体の結晶成長が可能な結晶成長面部分と、を有するベース基板を用い、該ベース基板の該基板表面における該結晶成長面部分を起点として該III-Ｖ族化合物半導体を層状に結晶成長させることにより主面が非極性面又は半極性面であるIII-Ｖ族化合物半導体層を形成する半導体層形成工程を有する半導体装置の製造方法であって、
上記半導体層形成工程において、III-Ｖ族化合物半導体層を厚さ３００μｍ以上に形成し、そして、得られるIII-Ｖ族化合物半導体層の表面の欠陥密度が１×１０^７／ｃｍ^２以下である半導体装置の製造方法。

【請求項2】

請求項１に記載された半導体装置の製造方法において、
上記III-Ｖ族化合物半導体がＧａＮである半導体装置の製造方法。

【請求項3】

請求項１又は２に記載された半導体装置の製造方法において、
上記III-Ｖ族化合物半導体層の主面が｛１０−１１｝面である半導体装置の製造方法。

【請求項4】

請求項１乃至３のいずれかに記載された半導体装置の製造方法において、
上記ベース基板がサファイア基板である半導体装置の製造方法。

【請求項5】

請求項１乃至４のいずれかに記載された半導体装置の製造方法において、
上記半導体層形成工程において形成したIII-Ｖ族化合物半導体層の全部又は一部を自立基板としてベース基板から分離する基板分離工程をさらに有する半導体装置の製造方法。

【請求項6】

基板表面が、基板主面部分と、該基板主面部分とは面方位が異なると共にIII-Ｖ族化合物半導体の結晶成長が可能な結晶成長面部分と、を有するベース基板と、
上記ベース基板の上記基板表面における上記結晶成長面部分を起点として上記III-Ｖ族化合物半導体が層状に結晶成長して形成された主面が非極性面又は半極性面であるIII-Ｖ族化合物半導体層と、
を備えた半導体装置であって、
上記III-Ｖ族化合物半導体層は、その厚さが３００μｍ以上であり、且つその表面の欠陥密度が１×１０^７／ｃｍ^２以下である半導体装置。

【請求項7】

基板表面が、基板主面部分と、該基板主面部分とは面方位が異なると共にIII-Ｖ族化合物半導体の結晶成長が可能な結晶成長面部分と、を有するベース基板を用い、該ベース基板の該基板表面における該結晶成長面部分を起点として該III-Ｖ族化合物半導体を層状に結晶成長させることにより主面が非極性面又は半極性面であるIII-Ｖ族化合物半導体層を形成する半導体層形成工程と、
上記半導体層形成工程において形成したIII-Ｖ族化合物半導体層の全部又は一部を自立基板としてベース基板から分離する基板分離工程と、
を有する自立基板の製造方法であって、
上記半導体層形成工程において、III-Ｖ族化合物半導体層を厚さ３００μｍ以上に形成し、そして、得られるIII-Ｖ族化合物半導体層の表面の欠陥密度が１×１０^７／ｃｍ^２以下である自立基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置及びその製造方法、並びに自立基板の製造方法に関する。

【背景技術】

【0002】

基板表面に微細凹凸を形成した加工基板の上に半導体層を形成する半導体装置の製造方法が知られている（例えば特許文献１）。

【0003】

また、主面がｃ面であるＧａＮ（以下「ｃ面ＧａＮ」等のようにも表記する。）は、膜厚が１０^-1μｍのオーダーから１０²μｍのオーダーに渡って、膜厚が厚くなるに従って欠陥密度が小さくなることが知られている（例えば非特許文献１）。

【0004】

ところが、ｃ面ＧａＮは、ｃ面が極性面であることから、発光素子に用いた場合、自発分極やピエゾ分極のために発光効率が低く、そのため当該用途に用いるのは不利であると考えられている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】ＷＯ２０１０／０２３８４６Ａ１

【非特許文献】

【0006】

【非特許文献1】S.K.Mathis et al. Journal of Crystal 231(2001)371-390

【発明の概要】

【発明が解決しようとする課題】

【0007】

一方、サファイア基板の加工基板上に結晶成長した主面がｃ面以外である非極性面又は半極性面のＧａＮでは、少なくとも１０μｍのオーダーまでは、膜厚と欠陥密度との相関関係はなく、ｃ面ＧａＮのような膜厚が厚くなるのに伴う欠陥密度の低減効果は見られない。

【0008】

本発明の課題は、主面が非極性面又は半極性面であり且つ表面の欠陥密度が小さいIII-Ｖ族化合物半導体層を得ることである。

【課題を解決するための手段】

【0009】

本発明は、基板表面が、基板主面部分と、該基板主面部分とは面方位が異なると共にIII-Ｖ族化合物半導体の結晶成長が可能な結晶成長面部分と、を有するベース基板を用い、該ベース基板の該基板表面における該結晶成長面部分を起点として該III-Ｖ族化合物半導体を層状に結晶成長させることにより主面が非極性面又は半極性面であるIII-Ｖ族化合物半導体層を形成する半導体層形成工程を有する半導体装置の製造方法であって、
上記半導体層形成工程において、III-Ｖ族化合物半導体層を厚さ３００μｍ以上に形成し、そして、得られるIII-Ｖ族化合物半導体層の表面の欠陥密度が１×１０^７／ｃｍ^２以下である。

【発明の効果】

【0010】

本発明によれば、III-Ｖ族化合物半導体層を厚さ１００μｍ以上に形成することにより、主面が非極性面又は半極性面であり且つ表面の欠陥密度が小さいIII-Ｖ族化合物半導体層を得ることができる。

【図面の簡単な説明】

【0011】

【図1】実施形態に係る半導体装置の製造方法の説明図である。

【図2】（ａ）及び（ｂ）は加工基板の断面図である。

【図3】ＧａＮ層の厚さと欠陥密度との関係を示すグラフである。

【発明を実施するための形態】

【0012】

以下、実施形態について図面に基づいて詳細に説明する。

【0013】

本実施形態に係る半導体装置の製造方法は、図１に示すように、加工基板のベース基板１０を用い、その上にIII-Ｖ族化合物半導体を層状に結晶成長させることにより主面が非極性面又は半極性面であるIII-Ｖ族化合物半導体層２０（以下「半導体層」という。）を形成する半導体層形成工程を有する。

【0014】

ここで、ベース基板１０としては、特に限定されるものではなく、例えば、サファイア基板（Ａｌ₂Ｏ₃のコランダム構造の単結晶の基板）、ＺｎＯ基板、ＳｉＣ基板等が挙げられる。これらのうちサファイア基板が好ましい。

【0015】

ベース基板１０は、加工基板であるが、例えば、図２（ａ）に示すような基板表面１１にエッチング等により微細凹凸を形成した加工基板等が挙げられる。基板表面１１は、基板主面部分１１ａと、その基板主面部分１１ａとは面方位が異なると共にIII-Ｖ族化合物半導体の結晶成長が可能な結晶成長面部分１１ｂとを有する。ベース基板１０は、図２（ｂ）に示すように結晶成長面部分１１ｂ以外がＳｉＯ₂等からなる結晶成長阻害層１２で被覆されたものであってもよい。

【0016】

基板主面部分１１ａは、ａ面＜｛１１−２０｝面＞、ｃ面＜｛０００１｝面＞、ｍ面＜｛１−１００｝面＞、及びｒ面＜｛１−１０２｝面＞のいずれであってもよく、また、他の面方位の結晶面であってもよい。結晶成長面部分１１ｂは、ａ面＜｛１１−２０｝面＞、ｃ面＜｛０００１｝面＞、ｍ面＜｛１−１００｝面＞、及びｒ面＜｛１−１０２｝面＞のいずれであってもよく、また、他の面方位の結晶面であってもよい。ベース基板１０の基板表面１１における結晶成長面部分１１ｂを起点としてIII-Ｖ族化合物半導体を結晶成長させるが、そのIII-Ｖ族化合物半導体におけるIII族元素としてはアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）が挙げられ、Ｖ族元素としては窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）が挙げられる。III-Ｖ族化合物半導体としては、典型的にはIII族窒化物半導体が挙げられ、具体的には、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＮ等が挙げられる。これらのうちＧａＮが好ましい。

【0017】

半導体層２０の主面は、非極性面又は半極性面であり、ａ面＜｛１１−２０｝面＞、ｍ面＜｛１−１００｝面＞、及びｒ面＜｛１−１０２｝面＞のいずれであってもよく、また、｛１０−１１｝面、｛１１−２２｝面、｛２０−２１｝面等の他の面方位の結晶面であってもよい。これらのうち半導体層２０を厚さ１００μｍ以上にした際の転位低減効果が著しいことから半極性面の｛１０−１１｝面が特に好ましい。ベース基板１０上へのIII-Ｖ族化合物半導体の結晶成長はエピタキシャル成長であることが好ましい。

【0018】

結晶成長手段としては、例えば、ハイドライド気相成長法（ＨＶＰＥ法）、有機金属化学気相成長法（ＭＯＣＶＤ法）、分子線エピタキシャル法（ＭＢＥ法）等の気相成長手段が挙げられる。高速で厚膜の高品質な半導体層２０が形成可能であるという観点からはハイドライド気相成長法が好ましい。結晶成長は、単一手段で行ってもよく、また、複数の手段を組み合わせて行ってもよい。例えば、まず、ベース基板１０上に、有機金属化学気相成長法により、III-Ｖ族化合物半導体を結晶成長させて厚さの薄い半導体層を形成したテンプレートを作製し、そのテンプレートを用いて結晶成長速度が速いハイドライド気相成長法によりIII-Ｖ族化合物半導体を結晶成長させて半導体層２０を形成することが考えられる。

【0019】

結晶成長条件としては、例えば、ハイドライド気相成長法によりベース基板１０としてのサファイア基板上にIII-Ｖ族化合物半導体のＧａＮを結晶成長させる場合、反応容器内の圧力は１０〜１２０ｋＰａ、及びサファイア基板の温度は９００〜１１５０℃であり、また、キャリアガスには水素ガスや窒素ガス或いはそれらの混合ガスを用い、さらに、ＧａＣｌを形成するための塩化水素ガス、及び窒素源のアンモニアガスの流量比（ＮＨ₃／ＨＣｌ）は２〜１００である。なお、半導体層２０を形成する前に、有機金属化学気相成長法等によりベース基板１０の表面に厚さ２０〜３０ｎｍ程度のIII-Ｖ族化合物半導体からなる低温バッファ層及びまたは１〜１０μｍのIII-Ｖ族化合物半導体を設けてもよい。

【0020】

そして、本実施形態に係る半導体装置の製造方法では、その半導体層形成工程において、半導体層２０を厚さ１００μｍ以上に形成する。このように半導体層２０を厚さ１００μｍ以上に形成することにより、主面が非極性面又は半極性面であり且つ表面の欠陥密度が小さい半導体層２０を得ることができる。なお、半導体層２０を厚さとは、ベース基板１０の表面の微細凹凸における凸部の上端面から半導体層２０表面までの寸法である。

【0021】

上記作用効果の観点からは、III-Ｖ族化合物半導体を結晶成長させて形成する半導体層２０の厚さは好ましくは３００μｍ以上であり、より好ましくは４００μｍ以上である。なお、半導体層２０の厚さの上限は特に限定されないが、例えば１０ｃｍ以下である。

【0022】

得られる半導体層２０の欠陥密度は、好ましくは１×１０⁷／ｃｍ²以下であり、より好ましくは１×１０⁶／ｃｍ²以下である。欠陥密度はカソードルミネッセンスによる暗点測定やＫＨＯエッチングによるピット密度測定により算出できる。

【0023】

本実施形態に係る半導体装置の製造方法では、ベース基板１０上に形成した半導体層２０の上に各種の機能層を設けて半導体装置を製造してもよい。この場合、半導体装置として、基板表面１１が、基板主面部分１１ａと、基板主面部分１１ａとは面方位が異なると共にIII-Ｖ族化合物半導体の結晶成長が可能な結晶成長面部分１１ｂとを有するベース基板１０と、ベース基板１０の基板表面１１における結晶成長面部分１１ｂを起点としてIII-Ｖ族化合物半導体が層状に結晶成長して形成された主面が非極性面又は半極性面である半導体層２０とを備え、半導体層２０の厚さが１００μｍ以上である構成のものを得ることができる。

【0024】

また、本実施形態に係る半導体装置の製造方法では、半導体層２０の全部又は一部をベース基板１０から分離して自立基板を製造し（基板分離工程）、その自立基板上に各種の機能層を設けて半導体装置を製造してもよい。

【0025】

本実施形態で製造される半導体装置としては、欠陥密度の小さい半導体層２０が得られ、従って、その上に発光層を設ければ高い発光効率を得ることができることから、特に半導体レーザや発光ダイオード等の半導体発光素子が好適である。

【実施例】

【0026】

（半導体層の形成）
ｒ面サファイア基板、ｎ面サファイア基板（｛１１−２３｝面サファイア基板）、｛２２−４３｝面サファイア基板の表面に、ｃ軸に垂直で、且つ側面にｃ面近傍の結晶成長面部分が露出するようにストライプ状に溝加工を施すと共に、基板主面部分をＳｉＯ₂からなる結晶成長阻害層で被覆した加工基板を作製した。溝間の凸部幅及び溝幅をいずれも２μｍに形成し、また、溝深さを１μｍに形成した。

【0027】

上記加工基板に、有機金属化学気相成長法により、結晶成長面部分を基点としてＧａＮを結晶成長させ、主面が｛１１−２２｝面である厚さ５μｍのＧａＮ層を形成したＧａＮテンプレート、主面が｛１０−１１｝面である厚さ５μｍのＧａＮ層を形成したＧａＮテンプレート、及び主面が｛２０−２１｝面である厚さ８μｍのＧａＮ層を形成したＧａＮテンプレートをそれぞれ作製した。これらのＧａＮテンプレートのＧａＮ層表面の欠陥密度は約２．０〜３．０×１０⁸／ｃｍ²であった。

【0028】

そして、各ＧａＮテンプレートについて、ＧａＮを結晶成長させて厚さを変えてＧａＮ層を形成し、それぞれについて表面の欠陥密度を測定した。

【0029】

なお、ＧａＮ層の形成は以下のようにして行った。

【0030】

まず、ＧａＮテンプレートを、縦型ハイドライド気相成長（ＨＶＰＥ）装置（ＦＨ７０２−Ｆ型）の反応炉に、ＧａＮ層がガスの上流を向くように炭素製試料固定台にセットした。次いで、炉内圧力を１０１．３ｋＰａに保持して基板領域を昇温した。その後、基板温度が５００℃を超えた時点でアンモニアガスの供給を開始し、基板温度が結晶成長温度の１０４０〜１１００℃に達した後、その状態を２５分間保持して基板温度を安定させた。続いて、水素ガス及び窒素ガスをキャリアガスとして供給しながら、塩化水素ガスを０．８ｓｌｍ及びアンモニアガスを８〜２４ｓｌｍのそれぞれの流量（流量比＝１０〜３０）で供給してＧａＮの結晶成長を行った。その後、塩化水素ガスの供給を止め、アンモニアガスを供給しながら自然冷却し、基板温度が２００℃以下になった後にアンモニアガスの供給を止め、しかる後、反応炉からＧａＮ層が形成された基板を取り出した。

【0031】

また、同様に、サファイア基板上に厚さを変えてｃ面ＧａＮ層を形成し、それぞれについて表面の欠陥密度を測定した。

【0032】

（欠陥密度評価）
得られたＧａＮ層について、走査型電子顕微鏡／カソードルミネッセンス（ＳＥＭ・ＣＬ）装置を用いて、ＧａＮ層表面の観察を行った。このときの加速電圧は５ｋＶ、観察範囲は２０μm×２０μmとし、観察範囲内に観察された暗点の総数から欠陥密度を算出した。

【0033】

（半導体層の厚さと欠陥密度との関係）
図３はＧａＮ層の厚さと欠陥密度との関係を示す。

【0034】

図３によれば、極性面のｃ面ＧａＮでは、膜厚１μｍのオーダーから１００μｍのオーダーに渡って、膜厚が厚くなるに従って欠陥密度が小さくなっていることが分かる。これに対し、半極性面の｛１１−２２｝面ＧａＮ、｛１０−１１｝面ＧａＮ、及び｛２０−２１｝面ＧａＮでは、膜厚１μｍのオーダーから１０μｍのオーダーにおいては、欠陥密度の膜厚依存性は認められないものの、膜厚１００μｍのオーダーになると、膜厚が厚くなるに従って欠陥密度が小さくなっていることが分かる。特に、｛１０−１１｝面ＧａＮでは、膜厚１００μｍのオーダーにおける膜厚増加に伴う著しい欠陥密度の減少効果が認められる。

【産業上の利用可能性】

【0035】

本発明は、半導体装置及びその製造方法、並びに自立基板の製造方法について有用である。

【符号の説明】

【0036】

１０ ベース基板
１１ 基板表面
１１ａ 基板主面部分
１１ｂ 結晶成長面部分
２０ III-Ｖ族化合物半導体層（半導体層）

【図1】

【図2】

【図3】