特許 6017380 １×Ｎ光スイッチ素子及びＮ×Ｎ光スイッチ素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6017380

(24)【登録日】2016年10月7日

(45)【発行日】2016年11月2日

(54)【発明の名称】１×Ｎ光スイッチ素子及びＮ×Ｎ光スイッチ素子

(51)【国際特許分類】

   G02F 1/313 20060101AFI20161020BHJP

   G02F 1/025 20060101ALI20161020BHJP

【ＦＩ】

   G02F1/313

   G02F1/025

【請求項の数】6

【全頁数】15

(21)【出願番号】特願2013-147274(P2013-147274)

(22)【出願日】2013年7月16日

(65)【公開番号】特開2015-21977(P2015-21977A)

(43)【公開日】2015年2月2日

【審査請求日】2015年6月26日

(73)【特許権者】

【識別番号】000004226

【氏名又は名称】日本電信電話株式会社

(74)【代理人】

【識別番号】100078499

【弁理士】

【氏名又は名称】光石 俊郎

(74)【代理人】

【識別番号】100102945

【弁理士】

【氏名又は名称】田中 康幸

(74)【代理人】

【識別番号】100120673

【弁理士】

【氏名又は名称】松元 洋

(72)【発明者】

【氏名】瀬川 徹

(72)【発明者】

【氏名】高橋 亮

【審査官】 佐藤 宙子

(56)【参考文献】

【文献】 特開２０１０−０７９０８２（ＪＰ，Ａ）

【文献】 特開２００６−２５９６００（ＪＰ，Ａ）

【文献】 特開平０５−０４０２１５（ＪＰ，Ａ）

【文献】 特開２０１２−０４４４８５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０２Ｆ １／００−１／１２５，１／２１−７／００

(57)【特許請求の範囲】

【請求項1】

マッハツェンダー干渉計からなり、両アームのそれぞれに電圧あるいは電流を付与するための電極を備えた複数の２×２ＭＺＩ光スイッチ素子と、複数の光ゲート素子とを、半導体基板上に形成して成る１×Ｎ光スイッチ素子であって、
前記複数の２×２ＭＺＩ光スイッチ素子は多段に配設され、前段の２×２ＭＺＩ光スイッチ素子の二つの出力ポートのそれぞれに対して、後段の２×２ＭＺＩ光スイッチ素子の二つの入力ポートのうちの一つが接続されており、
前記複数の光ゲート素子が、１×Ｎ光スイッチ素子の各出力ポートにそれぞれ設けられており、
多段に配設された前記２×２ＭＺＩ光スイッチ素子のうち、信号光を通過させない２×２ＭＺＩ光スイッチ素子は、当該２×２ＭＺＩ光スイッチ素子の少なくとも一方のアームに信号光を消光するための負電圧を印加すること特徴とする１×Ｎ光スイッチ素子。

【請求項2】

請求項１に記載の１×Ｎ光スイッチ素子において、
前記光ゲート素子は、電界吸収型の光ゲート素子であることを特徴とする１×Ｎ光スイッチ素子。

【請求項3】

請求項１に記載の１×Ｎ光スイッチ素子において、
前記光ゲート素子は、前記２×２ＭＺＩ光スイッチ素子と同じ構成の２×２ＭＺＩ素子であることを特徴とする１×Ｎ光スイッチ素子。

【請求項4】

請求項３に記載の１×Ｎ光スイッチ素子において、
前記光ゲート素子として用いる前記２×２ＭＺＩ素子の二つの出力ポートのうち、光信号を透過させない一方の出力ポートは、光信号を透過させる他方の出力ポートと異なる方向に向けられていることを特徴とする１×Ｎ光スイッチ素子。

【請求項5】

請求項１〜３の何れか１項に記載の１×Ｎ光スイッチ素子において、
１×Ｎ光スイッチ素子の各出力ポートからの光出力が、マイクロレンズアレイを介して光ファイバに結合されていることを特徴とする１×Ｎ光スイッチ素子。

【請求項6】

請求項１〜３の何れか１項に記載の１×Ｎ光スイッチ素子をＮ個と、Ｎ個のＮ×１光カプラとを備えており、
前記Ｎ個の１×Ｎ光スイッチ素子の各出力ポートを、前記Ｎ個のＮ×１光カプラの各入力ポートに接続した構成であることを特徴とするＮ×Ｎ光スイッチ素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、大容量光通信ネットワークを支えるための重要な光部品である光スイッチ素子に関する発明である。

【背景技術】

【0002】

近年、通信トラフィックの急激な増大に起因して、電気ルータの膨大な電力消費量が大きな課題となっている。そこで、ルータ内において入力光パケットを光のまま所望の出力ポートにパケット毎にスイッチングするＮ入力Ｎ出力（以下、Ｎ×Ｎとする）型の光スイッチ素子は、例えば４０Ｇｂｉｔ／ｓや１００Ｇｂｉｔ／ｓなどの高速なビットレートの光パケット信号を光−電気変換及び電気−光変換を必要とせずにスイッチングできるため、ルータの低消費電力化に有効な光部品として期待されている。

【0003】

図９に示すＮ×Ｎ光スイッチ素子は、Ｎ個の１×Ｎ光スイッチ素子１０１とＮ個のＮ×１光カプラ１０２を図９に示すように接続することで構成できる。入力ポート１０３より入力された光パケットは、１×Ｎ光スイッチ素子１０１により、所望の出力ポート１０４に接続されたＮ×１光カプラ１０２に対し出力される。Ｎ×１光カプラ１０２は、各１×Ｎ光スイッチ素子１０１から転送された光パケット信号を等しく出力ポート１０４に結合させる受動部品である。

【0004】

Ｎ×Ｎ光スイッチ素子に入力される信号光の波長が同一の場合、各１×Ｎ光スイッチ素子１０１から漏れ出た光（コヒーレントクロストーク光）は信号光と干渉し、ビートノイズを発生させ、信号品質を劣化させる。従って、それを抑制するため１×Ｎ光スイッチ素子１０１に求められる消光比は、８×８スイッチ規模で４０ｄＢ以上であり、より大規模になるほど高い消光比が求められる。

【0005】

１×Ｎ光スイッチ素子の従来技術として、例えば特許文献１の様なフェーズドアレイ型素子が提案されている。図１０にその概念図を示す。この図１０に示す１×Ｎ光スイッチ素子は、光信号を入力させる入力導波路１１１と、アレイ導波路１１２に光信号を分配するためのスラブ導波路１１３と、屈折率を変化させるために電流注入又は電圧印加を行うための三角形状の電極１１４が装備されたアレイ導波路１１２と、アレイ導波路１１２からの出力光を出力導波路１１５に結合させるためのスラブ導波路１１６と、光信号を取り出すＮ本の出力導波路１１５から構成されている。

【0006】

図１０に示すように、入力導波路１１１から入力された光信号は、スラブ導波路１１３で広がり、アレイ導波路１１２の各々に結合する。図１０では全てのアレイ導波路１１２の長さが等しい場合を示している。この時、図１０に示すように、全ての波長の光はアレイ導波路１１２の出射端において、波面が揃った状態になる。アレイ導波路１１２からスラブ導波路１１６に出射したそれぞれの光は、スラブ導波路１１６の反対側の端面でお互い干渉しあい、ある点に集光される。出力導波路１１５をその焦点に設定しておくと、入力導波路１１１から入力された光信号は、出力導波路１１５から出力される。

【0007】

図１０では、アレイ導波路１１２上に、隣接するアレイ導波路１１２間でΔＬずつ長さが異なる三角形状の電極１１４が形成されている。また、パケット毎にスイッチングするために、アレイ導波路１１２は、半導体材料のｐｉｎ構造により構成されており、電極１１４からの電流注入によるプラズマ効果や、電圧印加によるフランツケルディッシュ効果（量子井戸構造の場合は量子閉じ込めシュタルク効果）等により電極１１４直下の導波路１１２の屈折率をナノ秒以下の応答速度で変化させることができるようになっている。

【0008】

このとき入力光は、屈折率の変化Δｎに応じ、隣接導波路１１２間で、２πΔｎΔＬ／λの位相差が生じるため、図１０の破線で示す様にその波面が回転し、スラブ導波路１１６の焦点面での焦点位置が変化する。即ち、電極１１４への制御信号を変化させることにより、出力導波路１１５を切り替えることが可能である。

【0009】

上記方法により入力光を複数の出力導波路１１５間で切り替えることは可能であるが、出力ポート数を多くするためには、Δｎ及びΔＬを大きくする必要がある。プラズマ効果やフランツケルディッシュ効果による屈折率変化は、プラズマ効果で高々１％、フランツケルディッシュ効果では更にその１０分の１以下である。また、アレイ導波路１１２の本数は、少なくとも出力導波路Ｎ本以上を必要とし、例えば、非特許文献１に示されている様に３０ｄＢ以上の消光比を得るためには１．６×Ｎ本以上のアレイ導波路本数が求められる。

【0010】

更に、隣接アレイ導波路１１２間において最大２πの位相差を生じさせる必要がある。従って、ΔＬ、即ち電極面積は必然的に大きくなってしまった。電極面積の増大は電極１１４の寄生容量を増大させて応答速度の低下を招くため、電極面積の低減がフェーズドアレイ型素子の課題の一つである。

【0011】

この課題を解決するため、図１１（ａ）で示す三角電極１１４を逆向きに２つ配置する構成や、図１１（ｂ）に示す櫛型形状の電極１１７による構成や、図１１（ｃ）に示すアレイ導波路１１２ごとに直線状電極１１８を形成して個別に電極制御する方法が挙げられる。

【0012】

図１１（ａ）の電極構成の場合、隣接アレイ導波路１１２間の必要な最大位相差はπと半減する。また、図１１（ｂ）はアレイ導波路１１２以外の不要な電極部分を除去するため、寄生容量の低減が期待される。従って、実際には図１１（ａ）と図１１（ｂ）を組み合わせて作製されるが、電極形成された全てのアレイ導波路１１２の容量が２つの電極に集中するため、その容量は依然として大きい。また、スイッチ規模が増大するほど増加し、１×８規模の素子でもスイッチング速度は数１０ナノ秒以上を必要とし、パケット毎のスイッチングには不適であった。

【0013】

一方、図１１（ｃ）の構成は、電極１１８の一つあたりの寄生容量が小さいため、スイッチング速度は数ナノ秒以下が得られるが、アレイ導波路１１２の本数分の電極１１８の制御を必要とする。上述したようにアレイ導波路１１２の本数は、少なくともＮ本以上を必要とする。Ｎ個の出力導波路に対する最適な電流値／電圧値の探索を少なくともＮ本以上の電極１１８に対して作製した素子毎に行う必要があるため（Ｎ²の電流値／電圧値の組合せ）、実用上大きな課題があった。更に、ルータ内で使用される８×８光スイッチ素子に求められる消光比は、コヒーレントクロストークを抑制するため、４０ｄＢ以上が求められるため、その消光比を確保するためアレイ導波路１１２の本数は２Ｎを超える。つまり、簡便な電気制御でスイッチング速度が数ナノ秒以下、消光比４０ｄＢ以上をもつフェーズドアレイ型光スイッチ素子を実現することは困難であった。

【0014】

他方、１×Ｎの光カプラとＮ個の半導体光増幅器ゲートアレイで構成される分配選択型１×Ｎ光スイッチも提案されている。図１２にその構成図を示す。この図１２の構成では、１×Ｎの光カプラ１２１により入力光を等しく分配し、半導体光増幅器１２２（Ｎアレイ光ゲート）のＯｎ/Ｏｆｆにより所望の出力導波路１２３への接続を決定する。例えば非特許文献２に示されているように、半導体光増幅器１２２の電流Ｏｆｆ時の高い吸収率を利用することで７０ｄＢ以上の高消光比が得られる。しかし、Ｎの増加とともに原理損失が増大し、その損失はデシベルで１０Ｌｏｇ₁₀（１／Ｎ） 以上となる点が課題である。例えば１×８の光スイッチの場合、９ｄＢもの原理損失となり、光スイッチの大規模化に課題がある。また、半導体光増幅器の場合、遅い利得回復時間によるパタン効果や４光波混合などの非線形光学効果により入力信号が劣化し、入力信号強度やビットレート、更には波長多重信号の場合には波長間隔に制限がある点も大きな課題である。

【先行技術文献】

【特許文献】

【0015】

【特許文献1】特開２００２−０７２１５７号公報

【非特許文献】

【0016】

【非特許文献1】Takuo Tanemura, et al., "Design and scalability analysis of optical phased-array 1xN switch on planar lightwave circuit", IEICE Electronics Express, VOL. 5, No. 16, pp. 603-609, 2008.

【非特許文献2】Shinsuke Tanaka, et al., "Monolithically Integrated 8:1 SOA Gate Switch With Large Extinction Ratio and Wide Input Power Dynamic Range", IEEE JOURNAL OF QUANTUM ELECTRONICS, VOL. 45, NO. 9, pp. 1155-1161, 2009.

【発明の概要】

【発明が解決しようとする課題】

【0017】

上記の事情に鑑みて本発明は、大規模化が可能かつ簡便な電気制御でスイッチング速度が数ナノ秒以下、低損失、極めて高い消光比の１×Ｎ光スイッチ素子及びＮ×Ｎ光スイッチ素子を実現することを課題とする。

【課題を解決するための手段】

【0018】

上記課題を解決する第１発明の１×Ｎ光スイッチ素子は、マッハツェンダー干渉計からなり、両アームのそれぞれに電圧あるいは電流を付与するための電極を備えた複数の２×２ＭＺＩ光スイッチ素子と、複数の光ゲート素子とを、半導体基板上に形成して成る１×Ｎ光スイッチ素子であって、
前記複数の２×２ＭＺＩ光スイッチ素子は多段に配設され、前段の２×２ＭＺＩ光スイッチ素子の二つの出力ポートのそれぞれに対して、後段の２×２ＭＺＩ光スイッチ素子の二つの入力ポートのうちの一つが接続されており、
前記複数の光ゲート素子が、１×Ｎ光スイッチ素子の各出力ポートにそれぞれ設けられており、
多段に配設された前記２×２ＭＺＩ光スイッチ素子のうち、信号光を通過させない２×２ＭＺＩ光スイッチ素子は、当該２×２ＭＺＩ光スイッチ素子の少なくとも一方のアームに信号光を消光するための負電圧を印加することを特徴とする。

【0019】

また、第２発明の１×Ｎ光スイッチ素子は、第１発明の１×Ｎ光スイッチ素子において、前記光ゲート素子は、電界吸収型の光ゲート素子であることを特徴とする。

【0020】

また、第３発明の１×Ｎ光スイッチ素子は、第１発明の１×Ｎ光スイッチ素子において、前記光ゲート素子は、前記２×２ＭＺＩ光スイッチ素子と同じ構成の２×２ＭＺＩ素子であることを特徴とする。

【0021】

また、第４発明の１×Ｎ光スイッチ素子は、第３発明の１×Ｎ光スイッチ素子において、前記光ゲート素子として用いる前記２×２ＭＺＩ素子の二つの出力ポートのうち、光信号を透過させない一方の出力ポートは、光信号を透過させる他方の出力ポートと異なる方向に向けられていることを特徴とする。

【0023】

また、第５発明の１×Ｎ光スイッチ素子は、第１〜第３発明の何れか１つの１×Ｎ光スイッチ素子において、
１×Ｎ光スイッチ素子の各出力ポートからの光出力が、マイクロレンズアレイを介して光ファイバに結合されていることを特徴とする。

【0024】

また、第６発明のＮ×Ｎ光スイッチ素子は、第１〜第３発明の何れか１つの１×Ｎ光スイッチ素子をＮ個と、Ｎ個のＮ×１光カプラとを備えており、
前記Ｎ個の１×Ｎ光スイッチ素子の各出力ポートを、前記Ｎ個のＮ×１光カプラの各入力ポートに接続した構成であることを特徴とする。

【発明の効果】

【0025】

本発明によれば、大規模化が可能かつ簡便な電気制御でスイッチング速度が数ナノ秒以下、低損失、極めて高い消光比の１×Ｎ光スイッチ素子及びＮ×Ｎ光スイッチ素子を実現することができる。

【図面の簡単な説明】

【0026】

【図1】本発明の実施形態１に係る１×８光スイッチ素子の構成図である。

【図2】（ａ）は本発明の実施形態１に係る２×２ＭＺＩ光スイッチ素子の構成図、（ｂ）は前記２×２ＭＺＩ光スイッチ素子の透過特性である。

【図3】本発明の実施形態１に係る１×Ｎ光スイッチ素子と分配選択型１×Ｎ光スイッチの損失を比較する図である。

【図4】本発明の実施形態１に係る１．４Ｑ組成ＥＡ光ゲート素子の透過率と印加電圧の関係を示す特性図である。

【図5】本発明の実施形態１に係る２×２ＭＺＩ光スイッチ素子のクロスポートの透過率と両アームへの印加電圧の関係を示す図である。

【図6】本発明の実施形態２に係る１×８光スイッチ素子の構成図である。

【図7】本発明の実施形態３に係る８×６４光スイッチ素子の構成図である。

【図8】本発明の実施形態３に係る６４×６４光スイッチ素子の構成図である。

【図9】Ｎ個の１×Ｎ光スイッチ素子とN個のＮ×１光カプラで構成されるＮ×Ｎ光スイッチ素子の構成図である。

【図10】従来技術であるフェーズドアレイ型光スイッチ素子の構成図である。

【図11】フェーズドアレイ型光スイッチ素子における電極の構成図であり、（ａ）は三角電極を逆向きに２つ配置する構成図、（ｂ）は櫛型形状の電極による構成図、（ｃ）はアレイ導波路ごとに直線状電極を形成し個別に電極制御する構成図である。

【図12】分配選択型１×Ｎ光スイッチの構成図である。

【発明を実施するための形態】

【0027】

以下、本発明の実施形態例を図面に基づいて詳細に説明する。

【0028】

（実施形態１）
本発明の実施形態１に係る１×８光スイッチ素子の構成を図１に示す。本実施形態１の１×８光スイッチ素子では、対称マッハツェンダー干渉計（以下ＭＺＩと表す）を２×２ＭＺＩ光スイッチ素子１１とし、図１の様に半導体基板１３上に７個の２×２ＭＺＩ光スイッチ素子１１を多段に配設して接続することで１×８ＭＺＩ光スイッチ部１２を構成している。即ち、１段目（前段）の２×２ＭＺＩ光スイッチ素子１１の二つの出力ポートのそれぞれに対して、２段目（後段）の２×２ＭＺＩ光スイッチ素子１１の二つの入力ポートのうちの一つが接続され、同様に２段目（前段）２×２ＭＺＩ光スイッチ素子１１の二つの出力ポートのそれぞれに対して、３段目（後段）の２×２ＭＺＩ光スイッチ素子１１の二つの入力ポートのうちの一つが接続されることにより、ツリー状の１×８ＭＺＩ光スイッチ部１２を構成している。

【0029】

更に、同一半導体基板１３上にＭＺＩ（２×２ＭＺＩ光スイッチ素子１１）と同一組成を光導波層とする電界吸収型（Ｅｌｅｃｔｒｏ ａｂｓｏｒｐｔｉｏｎ：ＥＡ）光ゲート素子１４を８個出力側に配置して（即ち出力ポート１７−１〜１７−８のそれぞれに配置して）、ＥＡゲートアレイ部１５を構成している。光ゲート素子１４には電極１８が設けられている。また、入力ポート１６から各出力ポート１７−１〜１７−８までの光路は、伝搬による損失が経路によらず等しくなるように長さが揃えられている。

【0030】

２×２ＭＺＩ光スイッチ素子１１は、図２（ａ）に示すように２つの２×２光カプラ２１と、長さの等しい２つのアーム（光導波路）２２とで構成されている。２つのアーム２２上には電極２３が形成され、電流を注入できるようになっている。また、２つのアーム２２は光導波層の直下までエッチングされたハイメサ光導波路構造によって作製されており、更に半導体ｐｉｎ構造をもつ。電極形成されたアーム２２の長さは２００μｍである。電極２３を介して電流を注入すると、注入電流は光導波層に効率的に閉じ込められ、プラズマ効果により導波路の屈折率が変化し、アーム２２間に位相差を与える。

【0031】

２×２ＭＺＩ光スイッチ素子１１に入力された信号光は、通常、電流０ｍＡで図２（ａ）のクロス（Ｃｒｏｓｓ）ポート２４ａに光が出力される。どちらか一方の電極２３に電流を注入すると、注入した方の導波路の位相が変化し、電流４ｍＡでクロスポート２４ａの光出力は最小となり、バー（Ｂａｒ）ポート２４ｂへの光出力が最大となった（図２（ｂ））。このとき、バーポート２４ｂへの光出力とクロスポート２４ａへの光出力との比は２０ｄＢ以上が得られた。本実施形態１の１×８ＭＺＩ光スイッチ部１２の７個の２×２ＭＺＩ光スイッチ素子１１において、電流０ｍＡと４ｍＡの二つの状態、即ち２値をデジタル的に切り替えることで、所望の出力ポート１７−１〜１７−８に信号光が出力可能となる。

【0032】

従来技術の図１１（ｃ）の構成のフェーズドアレイ型光スイッチの場合はＮ値であり、それに比べ制御が極めて簡便である。また、２×２ＭＺＩ光スイッチ素子１１の二つのアーム２２のうち、どちらか一方のアーム２２上の電極２３を制御すればよく、１×８ＭＺＩ光スイッチ部１２の制御電極２３は１×８ＭＺＩ光スイッチ部１２において７個であり、光スイッチ素子を１×Ｎに一般化した場合、Ｎ−１個の制御電極数となる。また、１×ＮＭＺＩ光スイッチ部の挿入損失は、２×２ＭＺＩ光スイッチ単位素子の損失をデシベルでＬとすると、Ｌ×Ｌｏｇ₂（Ｎ）と表され、分配選択型１×Ｎ光スイッチの損失１０Ｌｏｇ₁₀（１／Ｎ）に比べ低損失で大規模化が可能である。本実施形態１の場合、Ｌは１ｄＢであった。図３に本実施形態１の１×Ｎ光スイッチ素子と分配選択型１×N光スイッチの損失を比較した図を示す。

【0033】

本実施形態１では、８×８規模で要求される消光比４０ｄＢ以上とするため、ＭＺＩ（２×２ＭＺＩ光スイッチ素子１１）と同じ導波路構造、同一組成を光導波層とするＥＡ光ゲート素子１４を、各出力ポート１７−１〜１７−８に配置した点が特徴である。

【0034】

図４に１．４Ｑ組成ＩｎＧａＡｓＰコア層（フォトルミネッセンスピーク波長１．４μｍ）を光導波層とするＥＡ光ゲート素子１４の消光特性を示す。このときのＥＡ光ゲート素子１４の長さは４００μｍであり、ＭＺＩ（２×２ＭＺＩ光スイッチ素子１１）と同様にハイメサ光導波路直上に電極１８を形成している。ＥＡ光ゲート素子１４にマイナス電圧を印加すると半導体の吸収端がシフトし、吸収係数が増加する（フランツケルディッシュ効果）。本実施形態のＥＡ光ゲート素子１４では、−３Ｖで消光比２０ｄＢを得ることが可能であり、１×８光スイッチ素子全体で消光比は４０ｄＢ以上となった。また、使用波長１．５５μｍに対して吸収端が１００ｎｍ以上離れており、ＥＡ光ゲート素子１４における伝搬損失は０．５ｄＢ／ｍｍと無視できるほど小さい。また、本実施形態１のＥＡ光ゲート素子１４は電圧のＯｎ／Ｏｆｆで動作し、制御電極数はＭＺＩ光スイッチ部とＥＡゲートアレイ部を合わせて２Ｎ−１となる。電流／電圧のＯｎ／Ｏｆｆの２値で制御できる点が従来技術の図１１（ｃ）と比較して大きな特長である。本実施形態１において半導体光増幅器を用いて同様に光ゲート機能を実現することも可能であるが、ＥＡ光ゲート素子１４を用いると、パタン効果や非線形光学効果による入力信号の劣化を避けることが可能である。

【0035】

更に、本実施形態１では、２×２ＭＺＩ光スイッチ素子１１に２×２光スイッチとしての機能だけでなく、光ゲート機能をもたせることができる。２×２ＭＺＩ光スイッチ素子１１の両アーム２２の電極２３にマイナス電圧を同時に印加すると、二つのアーム２２を形成する半導体の吸収係数がフランツケルディッシュ効果により増大し、上記ＥＡ光ゲート素子１４と同様に信号光を消光させることが可能である。図５に２×２ＭＺＩ光スイッチ素子１１のクロスポートにおける透過率と印加電圧の関係を示す。この効果により、例えば、図１の出力ポート１７−１に信号光を出力させているとき、信号光が通過しない４つの２×２ＭＺＩ光スイッチ素子１１を消光させて出力ポート１７−３から出力ポート１７−８までのクロストークを極めて小さくできる（各２×２ＭＺＩ光スイッチ素子１１で２０ｄＢの光ゲート消光比が得られると、出力ポート１７−５から出力ポート１７−８の消光比は８０ｄＢ以上、出力ポート１７−３及び出力ポート１７−４の消光比は６０ｄＢ以上）。ビートノイズの雑音電力は、クロストーク光の総和で表されるため、この２×２ＭＺＩ光スイッチ素子１１の光ゲート機能は極めて低いクロストークが求められる大規模光スイッチ素子を構成する際に有効である。更に、２×２ＭＺＩ光スイッチ素子１１の光ゲート機能により、入力される信号光を１×ＮもしくはＮ×Ｎ光スイッチ内部で極めて高い消光比で遮断できる。

【0036】

例えば、図１の７つの２×２ＭＺＩ光スイッチ素子１１すべてを消光させた場合、３段の２×２ＭＺＩ光スイッチ素子１１の消光比：６０ｄＢ＋ＥＡ光ゲート素子１４の消光比：２０ｄＢ＝８０ｄＢ以上の高消光比で遮断できる（２×２ＭＺＩ光スイッチ素子１１の光ゲート機能がない場合、ＥＡ光ゲート素子１４の消光比：２０ｄＢしか得られない）。これにより、ルータに入力される光パケットのうち所望の光パケット、例えばラベルエラーを起こした光パケットやＴＴＬ（Ｔｉｍｅ Ｔｏ Ｌｉｖｅ）カウントが０になった光パケットなどを光スイッチ内部で選択的に廃棄する機能を１×ＮもしくはＮ×Ｎ光スイッチにもたせることが可能である。一方、２×２ＭＺＩ光スイッチ素子１１に光ゲート機能をもたせる場合、理想的な消光比を得るためには両アーム２２に同時に電圧を印加することが求められるが、制御すべき電極２３がＮ−１個増加する。これを否とする場合、片側のアーム２２にのみマイナス電圧を印加しても消光が得られる。片側のアーム２２のみ消光した場合、２×２ＭＺＩ光スイッチ素子１１は干渉計としては動作せず、伝搬光は二つの２×２光カプラ２１の分岐損失６ｄＢを受けて出力される（２×２ＭＺＩ光スイッチ素子単体で消光比６ｄＢ）。

【0037】

次に本実施形態１の作製方法について述べる。ｎ−ＩｎＰ基板上に、ｎ−ＩｎＰ下部クラッド層、１．４Ｑ組成０．３μｍ膜厚のバルクｉ−ＩｎＧａＡｓＰコア層、ｐ−ＩｎＰ上部クラッド層、ｐ⁺−ＩｎＧａＡｓ層を予め有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＭＯＶＰＥ）により成長させた。次にフォトリソグラフィとドライエッチングとにより、ハイメサ光導波路構造を一括形成した。本実施形態１では、導波路幅を１．４μｍとして作製した。本実施形態１では、光スイッチ部の光カプラ部分を含むすべての光導波路をハイメサ光導波路構造で作製した。本実施形態１では作製が容易、かつ低損失に作製可能な３−ｄＢマルチモード干渉（ＭＭＩ）光カプラを２×２光カプラ２１として用いている。導波路を形成後，局所領域への埋め込みが可能で平坦化に優れた有機材料であるベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ：ＢＣＢ）をスピンコートにより塗布し、Ｏ₂／Ｃ₂Ｆ₆混合ガスを用いたＲＩＥにより基板表面（ハイメサ光導波路表面）が露出するまでエッチバックを実施し、基板表面（ハイメサ光導波路表面）を平坦化した。その後、電流注入用／電圧印加用電極を２×２ＭＺＩ光スイッチ素子１１の２つのアーム２２及びＥＡ光ゲート素子１４における各ハイメサ光導波路のｐ⁺−ＩｎＧａＡｓ層上、及び基板裏面に形成し完成となる。以上説明したように、１度のＭＯＶＰＥ成長を用いて簡便に作製できる点が特徴である。

【0038】

本実施形態１では、プラズマ効果とフランツケルディッシュ効果の二つの異なる効果を効率よく同時に使用するため、１．４Ｑ組成０．３μｍ膜厚の光導波層、導波路幅は１．４μｍである。この設計値は、この１×Ｎ光スイッチ素子の動作特性を決める重要なパラメータとなる。低損失、高速、かつ低消費電力なスイッチング動作を実現するにあたり、下記の条件が満たされることが好ましい。

【0039】

１） 駆動回路の消費電力を低減する観点から、動作波長１．５５μｍに対して、２×２ＭＺＩ光スイッチ素子１１への注入電流が２０ｍＡ以下、ＥＡゲート素子１４及びＭＺＩゲート（光ゲート機能の２×２ＭＺＩ光スイッチ素子１１）への印加電圧が−７Ｖ以下となる条件で光導波層の組成は１．３５Ｑ〜１．４５Ｑで各電極長は１００μｍ〜１０００μｍ。
２） 光導波層の厚さはシングルモード条件で、かつ光導波層への十分な光閉じ込めを有する条件であり、０．１μｍ〜０．４μｍ。
３） 光導波路の幅はシングルモード条件であり、０．８μｍ〜３μｍ。

【0040】

本実施形態１は、ＥＡ光ゲート素子１４の光導波層としてバルク層を用いたが、多重量子井戸構造として量子閉じ込めシュタルク効果により高効率に消光できるように作製してもよい。また、導波路構造をハイメサ光導波路構造としているが、ハイメサ構造以外の構造、例えばリッジ型光導波路構造として作製してもよい。あるいは光導波層の両横が半導体で埋め込まれた埋め込み型導波路やリブ型導波路構造などでも実現できる。

【0041】

（実施形態２）
本発明の実施形態２に係る１×８光スイッチ素子の構成を図６に示す。本実施形態２では、実施形態１と同様に半導体基板３２上に７個の２×２ＭＺＩ光スイッチ素子１１を多段に配設して接続することで１×８ＭＺＩ光スイッチ部１２を構成している。一方、光ゲート素子としては、８個の２×２ＭＺＩ素子３１を出力ポート１７−１〜１７−８に並列配置している。即ち、２×２ＭＺＩ素子３１は２×２ＭＺＩ光スイッチ素子１１と同じ構成の光ゲート素子であり、８個が並列配置されてＭＺＩゲートアレイ部３４を構成している。

【0042】

各出力ポート１７−１〜１７−８はシングルモード光ファイバ径との整合から２５０μｍピッチで配置され、１×８光スイッチ素子の８つの光出力は２枚のマイクロレンズアレイ３５により８つの光ファイバ３６に各々結合している。また、８つのシングルモード光ファイバ３６は、アレイ状に配置されファイバアレイブロック４０上に固定されている。１×８光スイッチの出力光３９は、いったん回折により広がるが、１×８光スイッチ側のマイクロレンズアレイ３５によってコリメート光とされ、光ファイバ３６側のマイクロレンズアレイ３５により光ファイバ３６のスポット径にまで集光され結合される。このとき、１×８光スイッチと光ファイバ３６との結合損失は２ｄＢ程度であった。

【0043】

本実施形態２では光ゲート素子として２×２ＭＺＩ素子３１を各出力ポート１７−１〜１７−８に接続しているが、これは、実施形態１の図２（ｂ）に示す様に２×２ＭＺＩ素子３１の消光比（バーポート３８−１〜３８−８への光出力とクロスポート３７−１〜３７−８への光出力との比）が２０ｄＢ以上得られることを利用している。但し、図６の構成で示す様に、２×２ＭＺＩ素子３１のバーポート３８−１〜３８−８を出力ポート１７−１〜１７−８としており、消光状態においては（２×２ＭＺＩ素子３１への電流０ｍＡ）、クロスポート３７−１〜３７−８側に光が放出される。そのため不要な光が迷光となって光ファイバ３６側に漏れ出て、クロストーク値を劣化させていた。

【0044】

そこで、本実施形態２では、クロスポート３７−１〜３７−８側の光出力がマイクロレンズアレイ３５に対して１８０°向きを反転させて出力するように、クロスポート３７−１〜３７−８の向きを１８０°反転させることにより、クロストーク値を改善してある。
なお、図６の構成では、２×２ＭＺＩ素子３１のバーポート３８−１〜３８−８を出力ポート１７−１〜１７−８としクロスポート３７−１〜３７−８からの迷光が出力用の光ファイバ３６に結合しないようにクロスポート３７−１〜３７−８の向きを反転させているが、これとは逆に、２×２ＭＺＩ素子３１のクロスポート３７−１〜３７−８を出力ポート１７−１〜１７−８としバーポート３８−１〜３８−８からの迷光が出力用の光ファイバ３６に結合しないようにバーポート３８−１〜３８−８の向きを反転させるようにしてもよい。迷光が出力用の光ファイバ３６に結合しないことが重要であり、クロスポート３７−１〜３７−８又はバーポート３８−１〜３８−８を反転させる向きは１８０°に限定されるものではない。即ち、２×２ＭＺＩ素子の二つの出力ポートのうち、光信号を透過させない一方の出力ポート（クロスポート３７−１〜３７−８又はバーポート３８−１〜３８−８）は、光信号を透過させる他方の出力ポート（バーポート３８−１〜３８−８又はクロスポート３７−１〜３７−８）と異なる方向に向けられていればよい。

【0045】

この効果により、実施形態１と同様に消光比を要求されるレベルである４０ｄＢ以上にまで低減できた。本実施形態２の１×８光スイッチの導波路構造及び作製方法は実施形態１と同様である。また、２×２ＭＺＩ光スイッチ素子１１は２×２光スイッチとしてだけでなく、光ゲート機能をもつ点も実施形態１と同様である。

【0046】

（実施形態３）
本発明の実施形態３に係る８×６４光スイッチ素子の構成を図７に示す。本実施形態３では、実施形態２と同様に７個の２×２ＭＺＩ光スイッチ素子１１を多段に接続することで１×８ＭＺＩ光スイッチ部１２を構成し、光ゲート素子として８個の２×２ＭＺＩ素子３１を出力ポート１７−１〜１７−８にそれぞれ配置してＭＺＩゲートアレイ部３４を構成することにより、１×８光スイッチ素子としている。更に、この１×８光スイッチ素子を１チップ上に８個並列に集積することにより、８×６４光スイッチ素子を構成している。また、８個の入力ポート１６と６４個の出力ポート１７−１〜１７−８は、それぞれ２対のマイクロレンズアレイ３５を用いて、複数本のシングルモード光ファイバ３６をアレイ状に配置してなる８ファイバアレイ４１及び６４ファイバアレイ４２のシングルモード光ファイバアレイに結合されている。本実施形態３の１×８光スイッチ素子（８×６４光スイッチ素子）とマイクロレンズアレイ３５はすべて半導体プロセスで作製される。従って、フォトリソグラフィとエッチングの精度でアレイ間の位置精度が決定される。光スイッチを本実施形態３のように小型化のためにアレイ化しても、光ファイバ３６への結合が極めて低損失に可能であった。

【0047】

更に、図８のように、本実施形態３の８×６４光スイッチ（即ち並列に配置した８つの１×８光スイッチ素子）と、８つの８×１光カプラ５１を用いれば、簡便な電気制御でスイッチング速度が数ナノ秒以下、低損失で極めて低いクロストークの８×８光スイッチ素子が実現できる。一般的にはＮ個の１×Ｎ光スイッチ素子の各出力ポートを、Ｎ個のＮ×１光カプラの各入力ポートに接続することにより、Ｎ×Ｎ光スイッチ素子を実現することができる。図８にはＮが８の場合を示しており、８個の１×８光スイッチ素子の出力ポート１７−１〜１７−８のそれぞれを、８個の８×１光カプラ５１の入力ポート５２−１〜５２−８のそれぞれに接続することにより、８×８光スイッチ素子を実現している。

【0048】

最後に本実施形態では、ＩｎＰ系の化合物半導体を用いたがＧａＡｓ系導波路やシリコン細線導波路などのナノ秒オーダの屈折率と吸収係数の変化が可能な材料系を用いれば、同様に実現できる事を付記しておく。
実施形態１，２では、７つの２×２ＭＺＩ光スイッチ素子１１を３段に配設して接続することで１×８光スイッチ素子を構成したが、この構成に限定されるものではない。例えば、１５個の２×２ＭＺＩ光スイッチ素子１１を４段に配設して接続することで１×１６光スイッチ素子としてもよい。その場合は、１６の出力ポートに１６個のＥＡ光ゲート素子１４ないしは２×２ＭＺＩ素子３１を設けるようにすればよい。また、実施形態３では、１×８光スイッチ素子を１チップ上に８個並列に集積することにより、８×６４光スイッチ素子を構成したが、この構成に限定されるものではなく、例えば、１×１６光スイッチ素子を１チップ上に１６個並列に集積して、１６×２５６光スイッチ素子としてもよい。１６×２５６光スイッチ素子と１６個の１６×１光カプラを用いて、１６×１６光スイッチ素子としてもよい。

【産業上の利用可能性】

【0049】

本発明は１×Ｎ光スイッチ素子及びＮ×Ｎ光スイッチ素子に関するものであり、従来と比較して、高性能で低コスト、電気制御が簡便という特長があり、大容量通信用のルータ内部のスイッチ素子として利用できる。

【符号の説明】

【0050】

１１ ２×２ＭＺＩ光スイッチ素子
１２ １×８ＭＺＩ光スイッチ部
１３ 半導体基板
１４ ＥＡ光ゲート素子
１５ ＥＡゲートアレイ部
１６ 入力ポート
１７−１〜１７−８ 出力ポート
１８ 電極
２１ ２×２光カプラ
２２ アーム
２３ 電極
２４ａ クロスポート
２４ｂ バーポート
３１ ２×２ＭＺＩ素子
３２ 半導体基板
３４ ＭＺＩゲートアレイ部
３５ マイクロレンズアレイ
３６ 光ファイバ
３７−１〜３７−８ クロスポート
３８−１〜３８−８ バーポート
３９ 出力光
４０ ファイバブロック
４１ ８ファイバアレイ
４２ ６４ファイバアレイ
５１ ８×１光カプラ
５２−１〜５２−８ 入力ポート

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】