特許6025007IP Force 特許公報全文掲載

技術分野

この発明は、炭化ケイ素基板を使用した炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法に関し、特に界面準位密度を低減できる炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

炭化ケイ素基板の(000−1)面、(11−20)面をH2OとO2を含んだガス中でウェット酸化し、水素POA(Post Oxidation Annealing)としてH2を含んだ雰囲気で熱処理することで、界面準位密度が低減されるのは、水素あるいは水酸基が界面準位を形成している炭化ケイ素基板表面のシリコン原子の未結合手(ダングリングボンド)を終端するためであるといわれている。 炭化ケイ素基板の(000−1)面、(11−20)面に乾燥酸素のみの雰囲気でドライ酸化した場合の界面準位密度は非常に大きく、悪いMOS界面特性となる。また、ドライ酸化の後に水素POAを実施すると、界面準位密度は低減されるものの、ウェット酸化と水素POAを組み合わせた界面特性には及ばない。 このため、炭化ケイ素基板の(000−1)面、(11−20)面上へのゲート絶縁膜形成のためのゲート酸化において、界面準位密度の低減にO2を用いることは有効ではなく、H2OとH2を用いることが有効である。 ここで、ゲート酸化およびPOAで導入される水素あるいは水酸基は、界面準位を形成している炭化ケイ素基板表面のシリコン原子の未結合手を効率的に終端するため、また、ゲート絶縁膜中に存在すると電子トラップの要因となるため、MOS界面を含む狭い領域に偏析していることが望ましい。 本発明は、課題に鑑み、炭化ケイ素半導体の(000−1)面あるいは(11−20)面の界面準位密度をより効果的に低減することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

目的を達成するため、本発明の炭化ケイ素半導体装置は、炭化ケイ素半導体の基板上に、ゲート絶縁膜として1層または2層以上の酸化膜あるいは窒化膜あるいは酸窒化膜を有する炭化ケイ素半導体装置において、前記基板と前記ゲート絶縁膜の界面を含む領域に水素(H)あるいは水酸基(OH)が偏析しており、その水素あるいは水酸基が偏析している領域の幅が0.5nmから10nmであることを特徴とする。
【発明の効果】
本発明によれば、炭化ケイ素半導体の(000−1)面あるいは(11−20)面の界面準位密度をより効果的に低減できるという効果を奏する。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】図1は、本発明の実施の形態にかかる炭化ケイ素半導体装置を示す断面図である。

【図2】図2は、本発明にかかるMOSキャパシタと、比較例のMOSキャパシタそれぞれの測定結果から得られた界面準位密度を示す図表である。(実験例1)

【図3】図3は、本発明にかかるMOSキャパシタと、比較例のMOSキャパシタそれぞれの測定結果から得られた界面準位密度を示す図表である。(実験例2)

【図4】図4は、本発明にかかるMOSキャパシタと、比較例のMOSキャパシタそれぞれの測定結果から得られた界面準位密度を示す図表である。(実験例3)

【図5】図5は、本発明にかかるMOSキャパシタと、比較例のMOSキャパシタそれぞれの測定結果から得られた界面準位密度を示す図表である。(実験例4)

【図6】図6は、本発明の半導体装置におけるSiO2/SiC界面付近の二次イオン質量分析法による水素濃度測定結果を示す図表である。

【図7】図7は、本発明のMOSFETの製造工程を説明する断面図である。

【図8】図8は、本発明にかかる複雑なMOSゲート構造を有する半導体装置の一例を示す図である。

選択図 図1出願人が指定した本件の代表的な図

1 炭化ケイ素半導体装置(MOSキャパシタ)   2a n型4H−SiC(000−1)基板   2b n型エピタキシャル膜   3 絶縁膜   4 アルミゲート電極   5 アルミ裏面電極   6 C−Vメーター   7 p型4H−SiC(000−1)基板   8 p型エピタキシャル膜   9,11 マスク   10 リンイオン   12 アルミニウムイオン   13 ドレイン領域   14 ソース領域   15 グラウンド領域   16 フィールド酸化膜   17 アクティブ領域   18 ゲート絶縁膜   19 ゲート電極   20 コンタクトメタル   21 反応層   22 パッド電極   23 裏面電極   31 n+型炭化ケイ素基板   32 n型エピタキシャル層   33 n型領域   34 n+型ソース領域   35 p+型コンタクト領域   36 p型領域   37 p型SiC層   38 ソース電極   39 ドレイン電極

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります