特許 6040704 情報処理装置、及び情報処理システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6040704

(24)【登録日】2016年11月18日

(45)【発行日】2016年12月7日

(54)【発明の名称】情報処理装置、及び情報処理システム

(51)【国際特許分類】

   G06F 11/07 20060101AFI20161128BHJP

   G06F 11/28 20060101ALI20161128BHJP

【ＦＩ】

   G06F11/07 151

   G06F11/07 172

   G06F11/07 175

   G06F11/07 140Q

   G06F11/28 199

【請求項の数】8

【全頁数】12

(21)【出願番号】特願2012-234995(P2012-234995)

(22)【出願日】2012年10月24日

(65)【公開番号】特開2014-85885(P2014-85885A)

(43)【公開日】2014年5月12日

【審査請求日】2015年9月15日

(73)【特許権者】

【識別番号】000006747

【氏名又は名称】株式会社リコー

(74)【代理人】

【識別番号】100084250

【弁理士】

【氏名又は名称】丸山 隆夫

(72)【発明者】

【氏名】酒井 教雄

【審査官】 多賀 実

(56)【参考文献】

【文献】 特開２００３−２８８２３５（ＪＰ，Ａ）

【文献】 特開２００２−０２４２０１（ＪＰ，Ａ）

【文献】 国際公開第２０１２／０４６２９３（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ１１／０７

Ｇ０６Ｆ１１／２２

Ｇ０６Ｆ１１／２８−１１／３６

(57)【特許請求の範囲】

【請求項1】

１以上のイベントの発生に起因して生じる前記１以上のイベントの発生にそれぞれ対応するエラーを検出する情報処理装置であって、
前記エラーの検出対象となる信号を選択する選択手段と、
前記選択された信号における、前記１以上のイベントの発生に起因して生じる状態変化の情報を所定のタイミングで取得する取得手段と、
前記１以上のイベントにそれぞれ対応付けて予め定められた１以上のテーブル情報と、
前記１以上のイベントのうち、所定のイベントの発生に起因して生じる前記取得された信号の状態変化の情報と、前記１以上のテーブル情報のうち、前記所定のイベントに対応付けて予め定められたテーブル情報と、を比較する比較手段と、
前記比較手段による比較結果を出力する出力手段と、
を含み、
前記出力手段は、前記比較結果をログ情報として出力し、前記ログ情報は、前記所定のイベントの発生に起因して生じる前記取得された信号の信号状態、前記所定のイベントのテーブル番号、及び前記エラーの有無フラグを含むことを特徴とする情報処理装置。

【請求項2】

１以上のイベントの発生に起因して生じる前記１以上のイベントの発生にそれぞれ対応するエラーを検出する情報処理装置であって、
前記エラーの検出対象となる信号を選択する選択手段と、
前記選択された信号における、前記１以上のイベントの発生に起因して生じる状態変化の情報を所定のタイミングで取得する取得手段と、
前記１以上のイベントにそれぞれ対応付けて予め定められた１以上のテーブル情報と、
前記１以上のイベントのうち、所定のイベントの発生に起因して生じる前記取得された信号の状態変化の情報と、前記１以上のテーブル情報のうち、前記所定のイベントに対応付けて予め定められたテーブル情報と、を比較する比較手段と、
前記比較手段による比較結果を出力する出力手段と、
を含み、
前記エラーの検出対象となる信号は、前記１以上のイベントを発生させる機能を有する１以上のモジュールに対する複数のアクセス信号を含み、前記取得手段は、前記複数のアクセス信号のうち、所定のタイミングにおいて特定のアクセス信号の状態変化の情報を取得した後、前記所定のタイミングから所定時間待機している最中に、前記特定のアクセス信号と異なる他のアクセス信号の状態変化の情報を取得することを特徴とする情報処理装置。

【請求項3】

前記出力手段から出力される比較結果によって前記エラーが検出されると、前記発生したイベントに対して割り込み処理を発生させる手段をさらに含むことを特徴とする請求項１又は２に記載の情報処理装置。

【請求項4】

前記出力手段は、前記比較結果を外部に出力するインタフェース手段をさらに含むことを特徴とする請求項１から３の何れか１項に記載の情報処理装置。

【請求項5】

前記所定のタイミングを任意のタイミングに設定可能なタイマ手段をさらに含むことを特徴とする請求項１から４の何れか１項に記載の情報処理装置。

【請求項6】

１以上のイベントの発生に起因して生じる前記１以上のイベントの発生にそれぞれ対応するエラーを検出する情報処理装置と、前記情報処理装置を制御する制御装置とを含む情報処理システムであって、
前記情報処理装置は、
前記エラーの検出対象となる信号を選択する選択手段と、
前記選択された信号における、前記１以上のイベントの発生に起因して生じる状態変化の情報を所定のタイミングで取得する取得手段と、
前記１以上のイベントにそれぞれ対応付けて予め定められた１以上のテーブル情報と、
前記１以上のイベントのうち、所定のイベントの発生に起因して生じる前記取得された信号の状態変化の情報と、前記１以上のテーブル情報のうち、前記所定のイベントに対応付けて予め定められたテーブル情報と、を比較する比較手段と、
前記比較手段による比較結果を出力する出力手段と、を含み、
前記出力手段は、前記比較結果をログ情報として出力し、前記ログ情報は、前記所定のイベントの発生に起因して生じる前記取得された信号の信号状態、前記所定のイベントのテーブル番号、及び前記エラーの有無フラグを含み、
前記制御装置は、
前記出力手段から出力された比較結果を表示する表示手段を含むことを特徴とする情報処理システム。

【請求項7】

１以上のイベントの発生に起因して生じる前記１以上のイベントの発生にそれぞれ対応するエラーを検出する情報処理装置と、前記情報処理装置を制御する制御装置とを含む情報処理システムであって、
前記情報処理装置は、
前記エラーの検出対象となる信号を選択する選択手段と、
前記選択された信号における、前記１以上のイベントの発生に起因して生じる状態変化の情報を所定のタイミングで取得する取得手段と、
前記１以上のイベントにそれぞれ対応付けて予め定められた１以上のテーブル情報と、
前記１以上のイベントのうち、所定のイベントの発生に起因して生じる前記取得された信号の状態変化の情報と、前記１以上のテーブル情報のうち、前記所定のイベントに対応付けて予め定められたテーブル情報と、を比較する比較手段と、
前記比較手段による比較結果を出力する出力手段と、を含み、
前記エラーの検出対象となる信号は、前記１以上のイベントを発生させる機能を有する１以上のモジュールに対する複数のアクセス信号を含み、前記取得手段は、前記複数のアクセス信号のうち、所定のタイミングにおいて特定のアクセス信号の状態変化の情報を取得した後、前記所定のタイミングから所定時間待機している最中に、前記特定のアクセス信号と異なる他のアクセス信号の状態変化の情報を取得し、
前記制御装置は、
前記出力手段から出力された比較結果を表示する表示手段を含むことを特徴とする情報処理システム。

【請求項8】

前記表示手段は、前記比較結果をバイナリ表示することを特徴とする請求項６又は７に記載の情報処理システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、情報処理装置、及び情報処理システムに関する。

【背景技術】

【0002】

デバイス内部のモジュールに対するアクセスや、内部信号、及び外部とのインタフェース（Inter／Face、以下「Ｉ／Ｆ」という。）信号の状態を纏めてイベント履歴（以下、「ログ」という。）として取得することができ、ハードウェア信号の変化と、ソフトウェアからのアクセスのタイミングとを容易に解析可能なアクセスログ取得装置が既に知られている。

【0003】

特許文献１には、モジュールに対するアクセスログを作成する回路部を有する半導体デバイスにおいて、監視を必要とするアクセスに対して柔軟に対応してアクセスログを取得できるようにし、不要な動作による処理負担やリソースの無駄遣いをなくすことを目的として、ＣＰＵ（Central Processing Unit）アクセスにおける特定のレジスタに対するアクセス、モジュールからの内部信号の変化、及び内部レジスタのデータの変化を検出し、アクセスログ、内部信号のログ、及び内部レジスタのログ取得を行う電子装置が開示されている。

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、上記従来のアクセスログ取得装置では、ＣＰＵから、特定アドレスに対応するアクセスログ、内部信号の変化を示すログ、及び内部レジスタの変化を示すログを、その都度単独でメモリ内に取得していた。この方法であっても、メモリから順次ログを読み出すことにより、ハードウェアの状態とソフトウェアのアクセスタイミングとの関係を追跡することが可能であるが、状態遷移に関しては改めて解析する必要性があり、状態遷移に関するシーケンスエラー等を見つけ難いという問題があった。

【0005】

また、特許文献１に記載された電子装置では、ＣＰＵアクセスログや内部信号の変化ログを取得している。しかしながら、状態遷移に関しては改めて解析する必要性があり、状態遷移に関するシーケンスエラー等を発見し難いという問題は解消されていない。

【0006】

そこで本発明は、上記従来技術の問題点に鑑みてなされたものであって、順次読み出したログを視覚的に確認し、予め登録されたイベントテーブルと比較してシーケンスラーを検出することにより、動作中の設定手順の間違いであるシーケンスエラーを早期に発見することができる情報処理装置、及び情報処理システムを提供することを目的とする。

【課題を解決するための手段】

【0007】

上記課題を解決するため、請求項１に記載の本発明における情報処理装置は、１以上のイベントの発生に起因して生じる前記１以上のイベントの発生にそれぞれ対応するエラーを検出する情報処理装置であって、前記エラーの検出対象となる信号を選択する選択手段と、前記選択された信号における、前記１以上のイベントの発生に起因して生じる状態変化の情報を所定のタイミングで取得する取得手段と、前記１以上のイベントにそれぞれ対応付けて予め定められた１以上のテーブル情報と、前記１以上のイベントのうち、所定のイベントの発生に起因して生じる前記取得された信号の状態変化の情報と、前記１以上のテーブル情報のうち、前記所定のイベントに対応付けて予め定められたテーブル情報と、を比較する比較手段と、前記比較手段による比較結果を出力する出力手段と、を含み、前記出力手段は、前記比較結果をログ情報として出力し、前記ログ情報は、前記所定のイベントの発生に起因して生じる前記取得された信号の信号状態、前記所定のイベントのテーブル番号、及び前記エラーの有無フラグを含むことを特徴とする。

【発明の効果】

【0008】

本発明によれば、動作中の設定手順の間違いであるシーケンスエラーを早期に発見することができる情報処理装置、及び情報処理システムを得ることができる。

【図面の簡単な説明】

【0009】

【図1】本発明の実施形態に係る情報処理システムの全体構成について説明する概略構成図である。

【図2】本発明の実施形態に係る情報処理装置のデバッグコントローラについて説明する図である。

【図3】本発明の実施形態に係る情報処理装置のログ用のメモリ内容について説明する図である。

【図4】本発明の実施形態に係る情報処理装置のログ取得タイミングについて説明するタイミングチャート図である。

【図5】本発明の実施形態に係る情報処理装置のモジュールアクセス状態信号の作成方法について説明するタイミングチャート図である。

【図6】本発明の実施形態に係る情報処理システムのログ確認方法について説明する図である。

【発明を実施するための形態】

【0010】

次に、本発明を実施するための形態について図面を参照して詳細に説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化乃至省略する。本発明は、デバイスの内部信号、及びＣＰＵアクセスログの取得を行う情報処理装置、及び情報処理システムに関するものである。

【0011】

すなわち、イベントの発生に起因して生じるデバイス内部モジュールに対するアクセス、内部信号、及び外部とのＩ／Ｆ信号の状態変化が纏めてイベントログとして取得される。具体的には、デバイスの内部信号、及びＣＰＵアクセスログを取得手段が取得するに際し、デバイスの内部モジュールからの内部信号、外部端子、及び各内部モジュールに対するＣＰＵアクセス状態を示す信号からエラーの検出対象となる任意の信号が選択手段により選択される。そして、選択された信号の変化を検出したタイミングや、タイマによる一定間隔のサンプリングタイミングでログ用のメモリに状態信号を一括して登録する。

【0012】

そして、選択された信号と、イベントに対応付けて予め登録してあるイベントテーブル情報とが比較手段によって比較されることにより、シーケンスエラーを検出するのである。さらに、登録されたログを順次読み出し、バイナリ表示することにより、モニタ上で波形を観測し、視覚的に状態を確認するのである。これにより、ハードウェア信号の変化とソフトウェアからのアクセスのタイミングとを容易に解析することができる情報処理装置、及び情報処理システムに関するものである。

【0013】

上記記載の本発明の特徴について、以下図面を用いて詳細に解説する。まず始めに、本発明の実施形態に係る叙法処理システムの全体構成について説明する。図１は、本発明の実施形態に係る情報処理システムの全体構成について説明する概略構成図である。

【0014】

本発明の実施形態に係る情報処理システム１を構成する情報処理装置としての画像処理装置１００は、図１に示すように、読み取り部１０１と、書き込み部１０２と、ＣＰＵ１０６と、ＡＳＩＣ（Application Specific Intergrated Circuit）１１４と、画像メモリ１１１と、通信部１１２とから構成される。そして、ＡＳＩＣ１１４は、内部にＣＰＵ Ｉ／Ｆ部１０３と、複数のモジュール１０４と、画像メモリ制御部１０５と、外部Ｉ／Ｆ制御部１１０と、デバッグコントローラ１０７と、ログ用メモリ１０８と、シリアルＩ／Ｆ部１０９とを具備している。画像処理装置１００は、外部に設けられた制御装置であるＰＣ（Personal Computer）１１３により制御される。

【0015】

図１において、読み取り部１０１は、ＣＣＤ（Charge Coupled Device）やＣＩＳ（Contact Image Sensor）を用いたカラー画像を読み取る部分であり、読み取られた画像データは、画像メモリ制御部１０５に出力される。読み取り部１０１では、ＣＣＤやＣＩＳを２つ具備することによって両面画像の同時読み取りを行う。書き込み部１０２は、画像メモリ制御部１０５から転送された画像データを受け取り、ＬＤ（Laser Diode）を用いた書き込みを制御する。

【0016】

ＡＳＩＣ１１４は、ＣＰＵ１０６からのアクセスを受ける半導体デバイスであり、読み取り部１０１によって読み取られた画像データを画像処理し、画像メモリ１１１に転送する。また、画像メモリ１１１の中から画像データを読み出し、書き込みに適した画像処理を行い、書き込み部１０２に画像を転送する。

【0017】

ＣＰＵ Ｉ／Ｆ部１０３は、ＣＰＵ１０６に対してＣＰＵバスを介して接続され、ＣＰＵバスをデバイス内部バスに変換する。ＣＰＵ１０６に対するアクセスをデコードし、内部のモジュール１０４に対するＣＳ（Chip Select）を生成することにより、ＣＰＵ１０６から内部のモジュール１０４に対するアクセスを中継する。また、ＣＳ信号とは別に、各モジュール１０４毎のアクセス状態信号を生成する。

【0018】

モジュール１０４は、画像処理の機能毎にモジュールが搭載される。画像処理の機能としては、読み取り部１０１とのＩ／Ｆモジュール、ＭＴＦ（Modulation Transfer Function）補正、平滑フィルタ、地肌除去、及び階調処理等の画像処理モジュール、変倍、シフト、及びトリミング等の画像加工を行うモジュール、書き込み部１０２とのＩ／Ｆモジュール、及び割り込み処理を行うモジュールがある。

【0019】

画像メモリ制御部１０５は、読み取り部１０１で読み取られた画像データを画像メモリ１１１に転送したり、画像メモリ１１１の画像データを書き込み部１０２に対して転送したりする。また、メモリバスの調停も行う。画像メモリ１１１は、画像データの保存、符号データの保存、及びプログラムの保存を行う。

【0020】

外部Ｉ／Ｆ制御部１１０は、通信部１１２、及び図示しないネットワークを介して外部の通信機器と接続されるＩ／Ｆ制御部である。外部に対する画像転送、及び外部からのプリントデータを入力するためのＩ／Ｆを制御する。ＣＰＵ１０６は、画像処理装置１００の全体の動作を制御する。

【0021】

デバッグコントローラ１０７は、ＣＰＵ Ｉ／Ｆ部１０３から入力されるアクセス状態信号及びアドレス、データ信号、各モジュールからの内部信号、並びにデバイス端子信号の中から信号を選択する。そして、選択された信号の変化や、タイマによるサンプリングタイミングを検出し、選択された信号を、ビット列としてログ用メモリ１０８に登録する。

【0022】

複数のイベントテーブルに対して検出される状態を予め設定しておき、選択された信号群と予め設定されたイベントテーブルとが比較される。比較された結果、異常シーケンスを検出することにより、画像処理装置１００の図示しない操作部に対して出力する、又はログ用メモリ１０８にエラー状態を登録する。

【0023】

登録されたログ情報をログ用メモリ１０８から読み出し、改めてイベントテーブルと比較を行うことにより異常を確認することも可能である。登録されたログ情報は、デバッグコントローラ１０７を介してＣＰＵ１０６からも読み出すことができ、また、シリアルＩ／Ｆ１０９を介して外部に接続されたＰＣ１１３からも読み出すことができる。シリアルＩ／Ｆ部１０９を介して、ＰＣ１１３上からイベントテーブルを書き換えることも可能である。

【0024】

ログ用メモリ１０８は、ログ情報を登録するためのメモリである。シリアルＩ／Ｆ部１０９は、シリアルＩ／Ｆ部１０９を介して外部に接続されたＰＣ１１３との間の通信を制御する。制御内容は、外部のＰＣ１１３に対するログ情報の出力、及び外部ＰＣ１１３からの入力されるイベントテーブル設定に関する通信制御である。

【0025】

次に、本発明の実施形態に係る情報処理装置のデバッグコントローラ１０７について図２を参照して説明する。図２は、本発明の実施形態に係る情報処理装置のデバッグコントローラについて説明する図である。デバッグコントローラ１０７では、各モジュール１０４からの内部信号、外部端子１１５、及びＣＰＵ Ｉ／Ｆ部１０３からのアクセス状態信号の中から選択手段であるセレクタ１０７５によって任意の信号が選択される。

【0026】

セレクタ１０７５によって選択された信号に対して、信号の変化が検出されたタイミングや、サンプリングタイマ１０７１による一定間隔でサンプリングを行い、そのタイミングにおける信号の状態をログ用メモリ１０８に登録する。サンプリング間隔を任意のタイミングに設定可能なサンプリングタイマ１０７１を搭載したことにより、信号の変化点のみの検出では視覚的に観測し難い場合に、変化点の間の状態をも観測することが可能となる。これにより、より視覚的にハードウェアの動作を把握することができるようになる。

【0027】

そして、ログ用メモリ１０８に登録することにより確定された信号の状態と、複数のイベントテーブル１０７４の状態とが、変化検出器及び比較手段である比較器１０７２において比較され、シーケンスエラーの発生の有無が確認される。具体的には、セレクタ１０７５によって選択された信号の０ビット目から２３ビット目までの信号状態と、イベントテーブル１０７４の中の比較対象となる値とが比較される。

【0028】

変化検出器及び比較器１０７２において比較が行われ、その比較結果であるシーケンスエラーの発生の有無の結果、及びシーケンスエラーの発生が有った場合、該当するイベントテーブル１０７４の番号が、同時にログ用メモリ１０８に登録される。変化検出器及び比較器１０７２において、ログ用メモリ１０８に登録することにより確定された信号の状態と、イベントテーブル１０７４の値とを比較する場合、比較対象たるビットのみを選択することができるよう、マスク機能１０７３が搭載されている。

【0029】

変化検出器及び比較器１０７２において比較された結果、シーケンスエラーの発生が有った場合には、エラーフラグ１０７７の２４ビット目から３１ビット目の信号内に、シーケンスエラーが発生したビットに対応するフラグが立つ。そして、ＣＰＵ Ｉ／Ｆ部１０３に対して割り込み処理を発生させることによりシーケンスエラーが発生した旨を通知し、画像処理装置１００の図示しない操作部にエラー表示を出力させることができる。また、シーケンスエラーの発生の有無を確認することにより、画像処理装置１００の異常発生に伴う印刷動作や読み取り動作を停止させ、そのときの画像処理装置１００の状態を確認することにより、異常画像の発生防止や解析処理の向上を図ることができる。

【0030】

次に、本発明の実施形態に係る情報処理装置のログ情報のメモリの内容について図３を参照して説明する。図３は、本発明の実施形態に係る情報処理装置のログ用のメモリ内容について説明する図である。

【0031】

ログ用メモリ１０８（図２）には、登録を検出するタイミングで、順次、信号状態とエラーフラグとが登録される。メモリ内容は、０ビット目から２３ビット目までの信号状態と、２４ビット目から３０ビット目までのイベントテーブル１０７４のテーブル番号と、３１ビット目のエラー有無フラグとから構成される。

【0032】

登録開始は、ＣＰＵ Ｉ／Ｆ部１０３から起動されると共に、先頭アドレスから開始される。また、登録の停止は、エラー検出、又はＣＰＵ Ｉ／Ｆ１０３からの指示によって行われる。エラー検出、又はＣＰＵ Ｉ／Ｆ部１０３からの指示によって停止したときのメモリアドレス（ＡＤＤＲ＿Ｘ）は保持され、ＣＰＵ Ｉ／Ｆ部１０３からメモリアドレス（ＡＤＤＲ＿Ｘ）を読み出すことができる。

【0033】

エラー検出によって登録を停止させる場合、エラーが発生した後の信号状態に関しても確認する必要がある。このため、追加するアドレスの登録数（ＦＡ）を設定し、追加登録されたメモリアドレス（ＡＤＤＲ＿Ｘ＋ＦＡ）まで信号状態が登録される。

【0034】

次に、本発明の実施形態に係る情報処理装置のログ情報を取得するタイミングについて図４を参照して説明する。図４は、本発明の実施形態に係る情報処理装置のログ取得タイミングについて説明するタイミングチャート図である。

【0035】

図４では、内部信号であるｍ２ｐ＿ｅｎと、外部信号であるｆｓｙｎｃと、内部信号であるｆｒａｍｅと、モジュールＡの信号であるｍｏｄ＿ａ＿ｅｎと、モジュールＢの信号であるであるｍｏｄ＿ｂ＿ｅｎと、モジュールＣの信号であるであるｍｏｄ＿ｃ＿ｅｎと、の合計６種類の信号がセレクタ１０７５（図２）によって選択されている。そして、これらの信号に対して、ログ取得タイミングによる一定間隔でサンプリングが行われ、そのタイミングにおける信号の状態である信号状態ビットと、イベントテーブル１０７４の内容との比較が行われる。

【0036】

図４の場合、ｍ２ｐ＿ｅｎ信号からｍｏｄ＿ｃ＿ｅｎ信号までのログ取得タイミングにおける信号変化を検出し、そのタイミングでイベントテーブル１０７４と比較が行われ、結果がログ用メモリ１０８（図２）に順次登録される。サンプリングタイマ１０７１によるサンプリングによっても同様に、信号変化とイベントテーブル１０７４とが比較され、結果がログ用メモリ１０８に順次登録される。

【0037】

図４では、イベントテーブルが“１０１０１０”であるので、これに対応する信号状態ビットとの比較が行われ、信号状態ビット“１０１０１０”に付加されたエラー表示ビットが“１”であるから、エラー有りと判断され、シーケンスエラーが検出される。このシーケンスエラーの判断の具体例としては、画像転送中における画像加工モジュールに対するサイズ変更、画像転送中における階調処理モジュール等に対する画像処理パラメータ変更等が考えられる。すなわち、異常画像の発生を引き起こす可能性の高いＣＰＵ１０６（図１）に対するアクセス等である。

【0038】

次に、本発明に実施形態に係る情報処理装置のモジュールアクセス状態信号の作成方法について図５を参照して説明する。図５は、本発明の実施形態に係る情報処理装置のモジュールアクセス状態信号の作成方法について説明するタイミングチャート図である。

【0039】

ＣＰＵ１０６（図１）から各モジュール１０４に対するアクセス信号は、モジュール１０４のレジスタの数が多くなると、信号変化が多くなり過ぎてログ用メモリ１０８の容量がすぐ一杯になってしまう。そのため、各モジュール１０４毎にｅｎ＿ｗａｉｔの待機時間を設定できるようにしておく。そして、ｅｎ＿ｗａｉｔの待機時間中に、ＣＰＵ１０６から各モジュール１０４に対するアクセスを重複させる処理を行うことにより、ＣＰＵ１０６のアクセス状態信号(ｍｏｄ＿＊＿ｅｎ)の変化を少なくしている。

【0040】

具体的には、（Ａ）の時点では、ＣＰＵ１０６からモジュールＡ １０４に対してアクセスを行うことにより、アクセス状態信号（ｍｏｄ＿ａ＿ｅｎ）の状態をログ用メモリ１０８に格納する。そして、（Ａ）の時点からｅｎ＿ｗａｉｔ（Ａ）の待機時間を待った後の（Ｂ）の時点で、ＣＰＵ１０６からモジュールＢ １０４に対してアクセスを行うことにより、アクセス状態信号（ｍｏｄ＿ｂ＿ｅｎ）の状態をログ用メモリ１０８に格納する。

【0041】

そして、（Ｂ）の時点からｅｎ＿ｗａｉｔ（Ｂ）の待機時間の最中である（Ｃ）の時点で、ＣＰＵ１０６からモジュールＣ １０４に対してアクセスを行うことにより、アクセス状態信号（ｍｏｄ＿ｃ＿ｅｎ）の状態をログ用メモリ１０８に格納する。すなわち、ｅｎ＿ｗａｉｔ（Ｂ）の待機時間の最中に、ＣＰＵ１０６からモジュールＢ １０４に対するアクセスと、モジュールＣ １０４に対するアクセスとを重複させて処理しているのである。

【0042】

同様に、（Ｃ）の時点からｅｎ＿ｗａｉｔ（Ｃ）の待機時間中の最中である（Ｄ）の時点で、ＣＰＵ１０６からモジュールＤ １０４に対してアクセスを行うことにより、アクセス状態信号（ｍｏｄ＿ｄ＿ｅｎ）の状態をログ用メモリ１０８に格納する。この場合にも、ｅｎ＿ｗａｉｔ（Ｃ）の待機時間の最中に、ＣＰＵ１０６からモジュールＣ １０４に対するアクセスと、モジュールＤ １０４に対するアクセスとを重複させて処理しているのである。

【0043】

このように、レジスタ数が多いモジュールに対するアクセスのログ情報を纏めることで、ログ情報の登録数を削減することができる。また、サンプリングタイマ１０７１（図２）によるサンプリングにおいても、ｅｎ＿ｗａｉｔの待ち時間をサンプリング時間よりも大きく設定する。これにより、１回のみのモジュールに対するアクセスであっても取りこぼすことなくログ情報を検出することが可能となる。

【0044】

次に、本発明の実施形態に係る情報処理システムのログ用メモリ１０８に格納されたログ情報の確認方法について図６を参照して説明する。図６は、本発明の実施形態に係る情報処理システムのログ確認方法について説明する図である。

【0045】

ログ用メモリ１０８に登録されたログ情報を確認する場合には、ログ用メモリ１０８からメモリ制御部１０７６、及びシリアルＩ／Ｆ部１０９を介してＰＣ１１３上で表示することができる。このとき、ＰＣ１１３上の表示をバイナリ表示とすることによって、視覚的に信号の状態遷移の様子を確認することができる。また、エラーフラグを立てることにより、如何なるタイミングでシーケンスエラーを検出したかについても視覚的に確認することができる。

【0046】

図６の場合は、ログ用メモリ１０８のメモリアドレス（ＡＤＤＲ＿Ｘ＝０ｘ００００００３ｃ）でエラーが発生している。したがって、このメモリアドレスを、ログ用メモリ１０８から、メモリ制御部１０７６、及びシリアルＩ／Ｆ部１０９を介してＰＣ１１３上にバイナリ表示する。これにより、アドレス０ｘ００００００３ｃ番地で発生したエラーに関するログ情報１１３ｅを確認することができる。

【0047】

以上説明したように、本発明の実施形態では、内部信号、外部とのＩ／Ｆ信号、及びＣＰＵからの各モジュールに対するアクセス状態を示す信号を任意に選択し、この選択された信号の状態をビットに割り当てている。そして、選択された内部信号、外部とのＩ／Ｆ信号の状態に変化があった場合や、タイマによるサンプリングの結果として、これらの信号をビット列としてログ用メモリに登録している。また、ＣＰＵから各モジュールに対するアクセス状態を示す信号は、モジュールに対する書き込みの開始と停止とをそれぞれログ用メモリに登録している。

【0048】

そして、登録されたログ情報又は読み出されたログ情報の内容は、状態遷移の経過を示している。よって、これらのログ情報と予め設定されているイベントテーブルの値とを比較することにより、例えば、遷移してはいけない状態になっていないかどうかといった判定、すなわちシーケンスエラーを検出することができる。

【0049】

また、動作中の設定手順の間違いを早期に発見することができる。さらに、登録されたログ情報をログ用メモリから順次読み出し、その内容をバイナリ表示することにより、波形観測のように、視覚的にハードウェアのタイミングと、ソフトウェアの設定タイミングのシーケンスとを確認することができるのである。

【0050】

以上、本発明の好適な実施形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範囲な趣旨及び範囲から逸脱することなく、これら具体例に様々な修正及び変更が可能である。

【符号の説明】

【0051】

１ 情報処理システム
１００ 画像処理装置
１０１ 読み取り部
１０２ 書き込み部
１０３ ＣＰＵ Ｉ／Ｆ部
１０４ モジュール
１０５ 画像メモリ制御部
１０６ ＣＰＵ
１０７ デバッグコントローラ
１０８ ログ用メモリ
１０９ シリアルＩ／Ｆ部
１１０ 外部Ｉ／Ｆ制御部
１１１ 画像メモリ
１１２ 通信部
１１３ ＰＣ
１１３ｅ エラーに関するログ情報
１１４ ＡＳＩＣ
１０７１ サンプリングタイマ
１０７２ 変化検出器及び比較器
１０７３ マスク
１０７４ イベントテーブル
１０７５ セレクタ
１０７６ メモリ制御部
１０７７ エラーフラグ
１０７８ エラー解析

【先行技術文献】

【特許文献】

【0052】

【特許文献1】特開２００８−２８７３１９号公報

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】