特許 6044041 設計支援装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6044041

(24)【登録日】2016年11月25日

(45)【発行日】2016年12月14日

(54)【発明の名称】設計支援装置

(51)【国際特許分類】

   G06F 17/50 20060101AFI20161206BHJP

【ＦＩ】

   G06F17/50 658M

   G06F17/50 604G

【請求項の数】1

【全頁数】11

(21)【出願番号】特願2012-152095(P2012-152095)

(22)【出願日】2012年7月6日

(65)【公開番号】特開2014-16695(P2014-16695A)

(43)【公開日】2014年1月30日

【審査請求日】2015年2月19日

(73)【特許権者】

【識別番号】000102739

【氏名又は名称】エヌ・ティ・ティ・アドバンステクノロジ株式会社

(73)【特許権者】

【識別番号】504137912

【氏名又は名称】国立大学法人 東京大学

(74)【代理人】

【識別番号】100064621

【弁理士】

【氏名又は名称】山川 政樹

(74)【代理人】

【識別番号】100098394

【弁理士】

【氏名又は名称】山川 茂樹

(72)【発明者】

【氏名】小西 敏文

(72)【発明者】

【氏名】松島 隆明

(72)【発明者】

【氏名】町田 克之

(72)【発明者】

【氏名】年吉 洋

【審査官】 松浦 功

(56)【参考文献】

【文献】 特開２０１１−１２４４２３（ＪＰ，Ａ）

【文献】 国際公開第２００５／０７６３２０（ＷＯ，Ａ１）

【文献】 特開２０１０−０９７４７５（ＪＰ，Ａ）

【文献】 特開２００２−０５５４３１（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１２／００２５３３１（ＵＳ，Ａ１）

【文献】 宮下進太郎，ＭＥＭＳのための統合設計環境，第55回理論応用力学講演会講演論文集 セッションID:3C12 [online]，日本学術会議 機械工学委員会・土木工学・建築学委員会合同IUTAM分科会，２００６年 ３月２５日，［検索日 2016.03.15］，Ｊ−ＳＴＡＧＥ，ＵＲＬ，https://www.jstage.jst.go.jp/article/japannctam/55/0/55_0_230/_article/-char/ja/

【文献】 三宅常之，次の本命デバイス ＭＥＭＳをつかめ，NIKKEI MICRODEVICES，日経ＢＰ社，２００４年１２月 １日，第２３４号，ｐｐ．９３，１０８−１１１

【文献】 GADDI, R.，The hierarchical HDL-based design of an integrated MEMS-CMOS oscillator，Symposium on Design, Test, Integration and Packaging of MEMS/MOEMS 2003 [online]，IEEE，２００３年 ５月，pp. 176 - 180 ，［検索日 2016.03.14］，ＩＥＥＥ Ｘｐｌｏｒｅ，ＵＲＬ，http://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=1287031

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ １７／５０

Ｊ−ＳＴＡＧＥ

ＩＥＥＥ Ｘｐｌｏｒｅ

(57)【特許請求の範囲】

【請求項1】

入力データに従って電子回路の電子回路設計データを生成する電子回路データ生成手段と、
入力データに従って、ＭＥＭＳの等価回路の等価回路設計データを、前記電子回路設計データと同じ形式で生成する等価回路データ生成手段と、
前記電子回路データ生成手段が生成した電子回路設計データおよび前記等価回路データ生成手段が生成した等価回路設計データを解析する回路解析手段と、
電子回路を構成する電子素子に対応する基本パターンデータを備えた電子素子パターンデータ記憶部と、
ＭＥＭＳの等価回路を構成する各部分に対応する基本ＭＥＭＳパターンデータを備えたＭＥＭＳパターンデータ記憶部と、
前記回路解析手段が解析した前記電子回路設計データより前記電子素子パターンデータ記憶部に記憶されている対応する基本パターンデータを組み合わせて電子素子パターンデータを生成する電子パターンデータ生成手段と、
前記回路解析手段が解析した前記等価回路設計データより前記ＭＥＭＳパターンデータ記憶部に記憶されている対応する基本ＭＥＭＳパターンデータを組み合わせてＭＥＭＳパターンデータを生成するＭＥＭＳパターンデータ生成手段と
を少なくとも備え、
前記電子素子パターンデータ生成手段および前記ＭＥＭＳパターンデータ生成手段を動作させることでフォトマスクパタンを生成する
ことを特徴とする設計支援装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＭＥＭＳなどの素子から構成される半導体装置の設計を支援する設計支援装置に関するものである。

【背景技術】

【0002】

近年、ＭＥＭＳ（Micro Electro Mechanical Systems）技術を用いて作製された各種センサおよびスイッチなどが、盛んに研究開発されている。

【0003】

ＭＥＭＳ素子を設計する際、ユーザのコンピュータ上で動作する専用アプリケーションを用いてＭＥＭＳ素子の機械特性や電気特性をシミュレーションし、意図した挙動が示されることを確認することが一般的に行われている。また、シミュレーション結果をもとに、ユーザのコンピュータ上で動作するコンピュータ支援設計（computer aided design；ＣＡＤ）のアプリケーションソフトを用い、ＭＥＭＳ素子製造用のフォトマスクを作製するためのパタンを配置してレイアウトパタンを作成し、このレイアウトパタンを用いてフォトマスクを作製する。フォトマスクは、ＭＥＭＳ素子を作製するときのパターニングにおけるリソグラフィーで用いられる。

【0004】

例えば、非特許文献１によれば、市販のアプリケーションソフトを組み合わせることで、上記シミュレーションおよびレイアウトパタンの作成が可能であることが示されている。図７は、非特許文献１に示されているＭＥＭＳ素子の設計方法を説明する説明図である。この設計方法では、ＭＥＭＳ素子の機械的特性または電気的特性を解析する解析アプリケーション７０１と、フォトマスクパタンをレイアウトするためのＣＡＤアプリケーション７０２と、解析アプリケーション７０１によるシミュレーション結果をもとにシステム設計を行うシステム設計アプリケーション７０３とを備える。

【0005】

この設計システムでは、ＣＡＤアプリケーション７０２で作成したデータ（３次元モデル）を解析アプリケーション７０１で扱うことのできるデータに変換し、また解析アプリケーション７０１で用いたＭＥＭＳ素子の３次元モデルから、ＣＡＤアプリケーション７０２で扱えるデータに変換することが、各々可能である。

【0006】

この設計システムでは、まず、所望とするＭＥＭＳ素子用のフォトマスクパターン作製のためのデータをＣＡＤアプリケーション７０２で作成する。次いで、作成したデータを解析アプリケーション７０１で扱うことのできるデータに変換する。次いで、変換したデータにより、解析アプリケーション７０１で、有限要素法などを用いてＭＥＭＳ素子に熱や電場などの解析条件を与え、ＭＥＭＳ素子の変形などを解析する。また、システム設計アプリケーション７０３では、解析アプリケーション７０１によるＭＥＭＳ素子のシミュレーション結果をもとに、当該ＭＥＭＳ素子に対して電圧または電流を印加するための電子回路を設計する。

【0007】

また、ＭＥＭＳ素子を駆動し、あるいはＭＥＭＳ素子の位置を検出するための電子回路を用いる技術が盛んに研究開発されており、電子回路の特性とＭＥＭＳ素子の特性とを同時に解析することの重要性が増している。例えば、非特許文献２によれば、ＭＥＭＳ素子の質量およびばね定数、ＭＥＭＳ素子が受ける機械的減衰係数を、電子回路上のインダクタ，容量，および抵抗と、各々置き換えることで、電子回路上でＭＥＭＳ素子を扱えることが示されている。

【0008】

図８，図９は、非特許文献２に示されているＭＥＭＳ素子の設計方法を説明する説明図である。図８は、ＭＥＭＳ素子の構成を示し、図９は、当該ＭＥＭＳ素子の等価回路を示している。等価回路においては、ＭＥＭＳ素子の可動部８０１の質量Ｍ₀を、電子回路のインダクタ９０１のインダクタンス値、ＭＥＭＳ素子の可動部８０１を支えているばね部８０２のばね定数Ｋ₀は、電子回路の容量９０２の容量値Ｃ₀の逆数、ＭＥＭＳ素子が受ける機械的な減衰係数Ｂ₀は、電子回路の抵抗９０３の抵抗値Ｒ₀に置き換えられている。

【0009】

図８に示すＭＥＭＳ素子の可動部８０１に対して静電引力などの力Ｆ₀が発生し、可動部８０１が速度Ｕ₀で動作する場合、可動部８０１における運動方程式は、次の式（１）で示すことができる。

【0010】

【数1】

【0011】

一方、図９に示す電子回路において、キルヒホッフの電圧則により、電圧Ｖは、以下の式（２）で示される。

【0012】

【数2】

【0013】

式（１）と式（２）とを比較すると、ＭＥＭＳ素子の可動部８０１に作用する力Ｆ₀と電子回路の電源９０４による電圧Ｖ₀、可動部８０１が動作する速度Ｕ₀と電子回路に流れる電流Ｉ₀、可動部８０１の質量Ｍ₀とインダクタ９０１のインダクタンスＬ₀、ばね部８０２のばね定数Ｋ₀と容量９０２の容量値の逆数１／Ｃ₀、可動部８０１が受ける機械的な減衰係数Ｂ₀と抵抗９０３の抵抗Ｒ₀が、各々対応していることがわかる。従って、図９に示す等価回路を用いて図８に示すＭＥＭＳ素子を電子回路で扱うことが可能となる。

【0014】

ところが、非特許文献２では、ＭＥＭＳ素子のうち静電アクチュエータに特有の現象であるプルイン，リリースダンピングなどを解析することが困難である。

【0015】

ここで、プルインとは、ばねによって中空に支持されている可動電極を持つ静電アクチュエータにおいて、固定電極に電圧を印加することによって発生する静電引力がばねの復元力より大きくなり、可動電極が中空で静止することができずに固定電極に向かって引き寄せられる現象である。なお、可動電極および固定電極の両者が金属で構成されている場合、引き寄せられた可動電極が固定電極と接触した瞬間、電極間に過大な電流が流れて電極同士が固着する。これに対し、電極同士の固着を防ぐために、可動電極または固定電極の表面を絶縁膜で覆う、あるいは、可動電極と固定電極との間に、物理的な衝突防止構造（ストッパー）を設けることが一般的である。

【0016】

また、プルインした状態から固定電極に印加した電圧を下げていき、ばねによる復元が静電引力よりも大きくなったとき、ばねによる復元力が働く方向に向かって可動電極が急激に動き出し、振動する現象がある。この現象が、リリースダンピングと呼ばれている。

【0017】

上述したプルインおよびリリースダンピングは、ＭＥＭＳ静電アクチュエータに特有の非線形現象であることが知られており、ＭＥＭＳ素子の設計を行う際には、このような非線形現象を考慮する必要がある。しかしながら、非特許文献２に示す設計方法では、プルインやリリースダンピングが発生する条件を、容量，インダクタ，抵抗といった素子に設定することができないため、プルインおよびリリースダンピングといった現象を表現することができない。このため、非特許文献２の設計方法では、設計対象であるＭＥＭＳ素子の挙動の一部しか把握できず、プルインやリリースダンピングが起こった場合について十分検討することができないという問題がある。

【0018】

これに対し、非特許文献３では、電子回路設計アプリケーションにおいて、ＭＥＭＳ素子を等価回路化し、等価回路の内部処理として、非特許文献２のようなインダクタや容量を用いず、方程式で記述することが可能な回路素子を用い、上述したプルインおよびリリースダンピングを計算している。これにより、非特許文献３の設計方法によれば、プルインやリリースダンピングが起こった場合についても、設計対象であるＭＥＭＳ素子の挙動が把握できる。

【先行技術文献】

【非特許文献】

【0019】

【非特許文献1】http://www.cybernet.co.jp/ansys/solution/softmems/function.html

【非特許文献2】Qi Jing et al. , "CMOS Micromechanical Bandpass Filters Design Using a Hierarchical MEMS Circuit Library", The 13th IEEE Annual International Conference on MEMS Miyazaki Japan, 23-27, pp.187-192, 2000.

【非特許文献3】M. Mita et al. , "Multi-Physics analysis for Micro Electromechanical Systems Based on Electrical Circuit Simulator", IEEJ Transactions, vol.6, no.2, pp.180-189, 2011.

【発明の概要】

【発明が解決しようとする課題】

【0020】

しかしながら、まず、非特許文献１の設計システムでは、解析アプリケーションでシミュレーションを実施した結果が目的の値に合致しなかった場合、計算（シミュレーション）に使用するパラメータをＣＡＤアプリケーションで修正し、解析アプリケーションで扱うことのできるデータに変換した上で、再度シミュレーションを実施する必要があり、時間がかかり、また非常に手間がかかるという問題がある。

【0021】

また、非特許文献１の設計システムでは、電子回路上でＭＥＭＳ素子の特性を把握するための解析を実施する場合、解析アプリケーションを用いてＭＥＭＳ素子の挙動を先に計算し、計算結果を電子回路上の等価回路に変換するための装置を用いて等価回路を生成し、電子回路設計アプリケーションに読み込む必要があり、コストと手間（時間）がかかるという問題があった。

【0022】

また、非特許文献３の設計方法によれば、プルインやリリースダンピングが起こった場合についても、設計対象であるＭＥＭＳ素子の挙動が把握できるが、電子回路およびＭＥＭＳ素子のフォトマスクパタンのレイアウトを行う場合には、別途のシステムが必要となる。例えば、設計および解析を行ったデータを、ＣＡＤアプリケーションに改めて入力し、これにより得られるデータを用いてフォトマスクパタンを作成することになる。このように、いずれにおいても、手間とコストがかかるという問題がある。

【0023】

本発明は、以上のような問題点を解消するためになされたものであり、従来に比較して手間をかけることなくより容易に短時間でＭＥＭＳ素子を含む半導体装置の設計が行えるようにすることを目的とする。

【課題を解決するための手段】

【0024】

本発明に係る設計支援装置は、入力データに従って電子回路の電子回路設計データを生成する電子回路データ生成手段と、入力データに従って、ＭＥＭＳの等価回路の等価回路設計データを、電子回路設計データと同じ形式で生成する等価回路データ生成手段と、電子回路データ生成手段が生成した電子回路設計データおよび等価回路データ生成手段が生成した等価回路設計データを解析する回路解析手段と、電子回路を構成する電子素子に対応する基本パタンデータを備えた電子素子パタンデータ記憶部と、ＭＥＭＳの等価回路を構成する各部分に対応する基本ＭＥＭＳパタンデータを備えたＭＥＭＳパタンデータ記憶部と、回路解析手段が解析した電子回路設計データより電子素子パタンデータ記憶部に記憶されている対応する基本パタンデータを組み合わせて電子素子パタンデータを生成する電子パタンデータ生成手段と、回路解析手段が解析した等価回路設計データよりＭＥＭＳパタンデータ記憶部に記憶されている対応する基本ＭＥＭＳパタンデータを組み合わせてＭＥＭＳパタンデータを生成するＭＥＭＳパタンデータ生成手段とを少なくとも備え、 電子素子パターンデータ生成手段およびＭＥＭＳパターンデータ生成手段を動作させることでフォトマスクパタンを生成する。なお、電子回路設計データと等価回路設計データとは接続され、回路解析手段は、電子回路設計データと等価回路設計データとを一群のデータとして解析してもよい。

【発明の効果】

【0025】

以上説明したことにより、本発明によれば、従来に比較して手間をかけることなくより容易に短時間でＭＥＭＳ素子を含む半導体装置の設計が行えるようになるという優れた効果が得られる。

【図面の簡単な説明】

【0026】

【図1】図１は、本発明の実施の形態における設計支援装置の構成を示す構成図である。

【図2】図２は、解析対象とするＭＥＭＳ素子のモデルの１例を示す構成図である。

【図3】図３は、等価回路データ生成部１０２により構成される等価回路の１例を示す構成図である。

【図4】図４は、ＭＥＭＳ素子の等価回路に電子回路を組み合わせた構成を示す回路図である。

【図5】図５は、３つのフォトマスクのパタンを重ねて表示した状態を示す平面図である。

【図6】図６は、ＭＥＭＳ素子の構成を示す斜視図である。

【図7】図７は、非特許文献１に示されているＭＥＭＳ素子の設計方法を説明する説明図である。

【図8】図８は、非特許文献２に示されているＭＥＭＳ素子の設計方法を説明するための説明図である。

【図9】図９は、非特許文献２に示されているＭＥＭＳ素子の設計方法を説明するための説明図である。

【発明を実施するための形態】

【0027】

以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態における設計支援装置の構成を示す構成図である。この設計支援装置は、電子回路データ生成部１０１，等価回路データ生成部１０２，回路解析部１０３，電子素子パタンデータ記憶部１０４，ＭＥＭＳパタンデータ記憶部１０５，電子パタンデータ生成部１０６，およびＭＥＭＳパタンデータ生成部１０７を備える。また、この設計支援装置は、データ入力部１１１およびデータ出力部１１２を備える。

【0028】

電子回路データ生成部１０１は、ユーザによるデータ入力部１１１の操作により入力された入力データに従って電子回路の電子回路設計データを生成する。等価回路データ生成部１０２は、ユーザによるデータ入力部１１１の操作により入力された入力データに従って、ＭＥＭＳの等価回路の等価回路設計データを電子回路データ生成部１０１が生成する電子回路設計データと同じ形式で生成する。回路解析部１０３は、電子回路データ生成部１０１が生成した電子回路設計データ、および等価回路データ生成部１０２が生成した等価回路設計データを解析する。また、回路解析部１０３は、電子回路設計データと等価回路設計データとを接続したデータを、一群（一組）のデータとして解析する。

【0029】

また、電子素子パタンデータ記憶部１０４は、電子回路を構成する電子素子に対応する基本パタンデータを記憶している。また、ＭＥＭＳパタンデータ記憶部１０５は、ＭＥＭＳの等価回路を構成する各部分に対応する基本ＭＥＭＳパタンデータを備える。ＭＥＭＳパタンデータ記憶部１０５は、ＭＥＭＳ素子の物理的な寸法値に対応したフォトマスクパタンを自動生成するための基本ＭＥＭＳパタンデータを記憶している。

【0030】

また、電子パタンデータ生成部１０６は、回路解析部１０３が解析した電子回路設計データより電子素子パタンデータ記憶部１０４に記憶されている対応する基本パタンデータを組み合わせて電子素子パタンデータを生成する。ＭＥＭＳパタンデータ生成部１０７は、回路解析部１０３が解析した等価回路設計データよりＭＥＭＳパタンデータ記憶部１０５に記憶されている対応する基本ＭＥＭＳパタンデータを組み合わせてＭＥＭＳパタンデータを生成する。パターンデータの生成においては、基本となるパターンデータを、入力されているデータのパラメータに対応させて寸法などを適合させ、また、入力されているデータに適合させて配置する。また、データ出力部１１２は、例えば、上述したように生成したデータを、ユーザに視認可能な状態で出力する。データ出力部１１２は、例えば、表示装置、印刷装置などから構成されている。

【0031】

なお、上述した設計支援装置は、ＣＰＵと主記憶装置と外部記憶装置とネットワーク接続装置となどを備えたコンピュータ機器であり、主記憶装置に展開された電子回路設計アプリケーションプログラムによりＣＰＵが動作することで、上述した各機能が実現される。また、各機能は、複数のコンピュータ機器に分散させるようにしてもよい。

【0032】

電子回路設計アプリケーションは、よく知られているように、電子設計自動化（Electronic Design Automation；ＥＤＡ）アプリケーションと呼ばれている。近年では、半導体素子および電子回路のシミュレーションと、半導体素子および電子回路を作製するためのフォトマスクパタンの自動生成を行う機能とを備えるＥＤＡアプリケーションがある。

【0033】

このような、ＥＤＡアプリケーションにおいては、半導体素子および電子回路のシミュレーションを行う際に、電子回路を構成する個々の半導体素子の接続情報を特定の文法で表現した「ネットリスト」と呼ばれるデータに変換してからシミュレーションを実行している。また、半導体素子および電子回路を作製するためのフォトマスクパタンの自動生成を行う際には、「ネットリスト」とは別の文法で構成されたフォトマスクパタンを自動生成するためのデータを、ＥＤＡアプリケーションに読み込ませる。ＥＤＡアプリケーションとしては、例えば、Ｃａｄｅｎｃｅ社の「Ｖｉｒｔｕｏｓｏ Ｃｕｓｔｏｍ ＩＣ Ｐｌａｔｆｏｒｍ」が利用可能である。

【0034】

本実施の形態における電子回路データ生成部１０１，回路解析部１０３，電子素子パタンデータ記憶部１０４，および電子パタンデータ生成部１０６は、上述したＥＤＡアプリケーションで実施可能である。本実施の形態では、上述したＥＤＡアプリケーションに、新たに、等価回路データ生成部１０２，ＭＥＭＳパタンデータ記憶部１０５，およびＭＥＭＳパタンデータ生成部１０７を追加している。

【0035】

電子回路データ生成部１０１および等価回路データ生成部１０２は、ユーザが入力したデータに従い作製された電子回路設計データおよび等価回路設計データを、同じ形式のデータである例えば「ネットリスト」で生成する。言い換えると、電子回路データ生成部１０１および等価回路データ生成部１０２は、回路解析部１０３で用いることができる同一のデータ形式で、電子回路設計データおよび等価回路設計データを生成する。このように生成された同じ形式とされた回路設計データを、回路解析部１０３が解析する。

【0036】

次に、解析対象とするＭＥＭＳ素子のモデルの１例について説明する。図２は、解析対象とするＭＥＭＳ素子のモデルの１例を示す構成図である。このＭＥＭＳ素子のモデルは、固定用アンカー２０１と、固定用アンカー２０１にばね部２０２で連結されている可動電極２０３と、可動電極２０３に対向する固定電極２０４とから構成されている。また、固定用アンカー２０１と可動電極２０３との間には、減衰部２０５が設けられている。ばね部２０２は、ばね定数ｋ１とされ、可動電極２０３は、質量ｍ１とされ、面積がＳ２とされている。また、減衰部２０５は、減衰係数ｂ１とされている。

【0037】

図２に示すモデルに対し、等価回路データ生成部１０２では、ユーザの操作によって入力された入力データに従って、図３に示すように等価回路を構成する。この等価回路は、固定用アンカー２０１に対応するモジュールＤ３０１と、ばね部２０２に対応するモジュールＣ３０２と、静電引力および復元力などの力によって可動電極２０３が動作するときの可動電極２０３の動作速度や変位量などを計算するモジュールＢ３０３と、可動電極２０３および固定電極２０４に対応するモジュールＡ３０４とから構成されている。

【0038】

各モジュールは、ハードウエア記述言語（Hardware Description Language；ＨＤＬ）により記述され、各々の等価回路の動作が示されている。ＨＤＬとしては、「Ｖｅｒｉｌｏ−ａ」を用いることができる。このようなＨＤＬを用いることで、等価回路の入出力電圧および電流が、任意の式で記述でき、加えて、条件分岐や初期条件の設定、また、数学関数を用いた表現などで、各モジュールの内容を自由に記述することができる。例えば、条件分岐を用いることで、ＭＥＭＳ素子の可動部の変位量がストッパーの位置を超える場合、可動部の変位量をストッパーの位置に強制的に固定することが可能となる。これにより、ＭＥＭＳ素子特有の非線形現象が記述できるようになる。

【0039】

上述した等価回路データ生成部１０２により構成した等価回路に、電子回路データ生成部１０１で構成した電子回路を組み合わせた構成について、図４を用いて説明する。図４は、ＭＥＭＳ素子の等価回路に電子回路を組み合わせ、電子回路設計データと等価回路設計データとが接続された一群のデータとした回路図である。電子回路は、抵抗Ｒ１，抵抗Ｒ２，抵抗Ｒ３，抵抗Ｒ４，容量Ｃ１，容量Ｃ２，トランジスタＮＭＯＳ，および電源ＶＤＤ１から構成されている。この電子回路は、一般にコルピッツ型発振回路として知られており、インダクタ素子を配置する箇所に、等価回路のモジュールＡ３０４が接続されている。なお、等価回路のモジュールＡ３０４には、電源ＶＢＩＡＳ１も接続されている。

【0040】

図４に示した電子回路および等価回路より、電子回路データ生成部１０１および等価回路データ生成部１０２から生成されて電子回路設計データおよび等価回路設計データが接続された一群のデータに対して回路解析部１０３により解析を実行することで、トランジスタＮＭＯＳのゲート端子電圧が発振する状態がシミュレーションできる。また、等価回路において、ＭＥＭＳの可動部となる可動電極の変位量が、上記発振の周波数と同じ周波数で振動している状態がシミュレーションできる。これらのシミュレーションにより、ＭＥＭＳ素子と電子回路との同時解析が可能になる。これらの解析結果が、所望の状態となるように、電子回路のパラメータおよび等価回路の各モジュールのパラメータを設定すれば、所望とする電子回路および等価回路が得られる。

【0041】

また、上述したようにして回路解析部１０３により解析された電子回路設計データおよび等価回路設計データより、電子パタンデータ生成部１０６およびＭＥＭＳパタンデータ生成部１０７を動作させることで、フォトマスクパタンが得られる。例えば、得られた等価回路設計データよりＭＥＭＳパタンデータ生成部１０７が、図５に示すフォトマスクパタンデータを生成する。図５は、３つのフォトマスクのパタンを重ねて表示した状態を示す平面図である。

【0042】

まず、可動電極パタン５０１，ばね部パタン５０２が、同じフォトマスクのパタンとして生成される。ばね部パタン５０２の一端は、可動電極パタン５０１に接続している。また、ばね部パタン５０２の他端を支持するための固定用アンカーパタン５２１，可動電極パタン５０１に対向する固定電極パタン５２２，およびストッパーパタン５２３が、同じフォトマスクのパタンとして生成される。また、ばね部や可動電極を中空に支持するために、ばね部パタン５０２の他端と固定用アンカーパタン５２１との間に配置される支持台パタン５１１が、上述した２つのフォトマスクとは異なるフォトマスクのパタンとして生成される。

【0043】

これらの各フォトマスクパタンは、ＭＥＭＳパタンデータ生成部１０７により、等価回路設計データの各部分に対応する基本ＭＥＭＳパタンデータを、ＭＥＭＳパタンデータ記憶部１０５より取り出し（読み出し）、入力されているパラメータに従って寸法などを変更するなど、取り出した基本ＭＥＭＳパタンデータを等価回路設計データに適合させて配置することで形成される。

【0044】

例えば、図４に示すＭＥＭＳ素子の等価回路を構成するモジュールＤ３０１に対応して固定用アンカーのフォトマスクパタン、モジュールＣ３０２に対応してばねのフォトマスクパタン、モジュールＢ３０３に対応してストッパのフォトマスクパタン、モジュールＡ３０４に対応して可動電極および固定電極のフォトマスクパタンを自動生成するための基本ＭＥＭＳパタンデータを、専用の文法に則ったテキスト形式のデータとして用意してＭＥＭＳパタンデータ記憶部１０５に記憶させておけばよい。

【0045】

上述した各フォトマスクを用いたリソグラフィー技術で作製される実際のパタンの状態を、図６に示す、図６は、ＭＥＭＳ素子の構成を示す斜視図である。このＭＥＭＳ素子では、可動電極６０１が、ばね部６０２の一端に接続し、ばね部６０２の他端が、支持台６１１と固定用アンカー６２１に支持されている。また、可動電極６０１に対向して固定電極６２２が設けられている。また、固定電極６２２の周囲には、ストッパー６２３が設けられ、ばね部６０２の一端の可動範囲を制限している。

【0046】

以上に説明したように、本実施の形態によれば、いわゆるＣＡＤアプリケーションソフトを用いることなく、ＭＥＭＳ素子のフォトマスクパタンが生成でき、また、シミュレーションの結果をＭＥＭＳ素子のフォトマスクパタンの生成に対応させることができるので、手間をかけることなくより容易に短時間でＭＥＭＳ素子を含む半導体装置の設計が行えるようになる。

【0047】

一般に、半導体素子および電子回路のフォトマスクパタンを作製する際、フォトマスクパタンが設計上のパタン幅や間隔を満たしているかを検証する方法（Design Rule Check；ＤＲＣ）、および、フォトマスクパタンとユーザが設計した電子回路の電気的な接続情報とを比較検証する方法（Layout Versus Schematic）の２種類の検証を、電子回路設計アプリケーションで実施している。

【0048】

このような検証について、従来では、電子回路およびＭＥＭＳ素子の各々について、個別に行っていたが、本発明によれば、ＭＥＭＳ素子の等価回路を電子回路と同じ形式の設計データで生成して検証するようにしたので、個別に検証する場合に比較して、より短時間で設計が行えるようになる。

【0049】

また、従来では、シミュレーションを実施した結果が目的の値に合致しなかった場合、パラメータなどをＣＡＤアプリケーションで修正し、解析アプリケーションで扱うことのできるデータに変換した上で、再度シミュレーションを実施していた。これに対し、本発明では、シミュレーションを実施した結果が目的の値に合致しなかった場合、電子回路データ生成手段および等価回路データ生成手段に入力すれば、回路解析手段で解析され、電子パターンデータ生成手段およびＭＥＭＳパターンデータ生成手段よりパターンデータが生成される。このように、本発明によれば、手間をかけることなく、短時間で、パターンデータの変更が可能である。

【0050】

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。

【符号の説明】

【0051】

１０１…電子回路データ生成部、１０２…等価回路データ生成部、１０３…回路解析部、１０４…電子素子パタンデータ記憶部、１０５…ＭＥＭＳパタンデータ記憶部、１０６…電子パタンデータ生成部、１０７…ＭＥＭＳパタンデータ生成部、１１１…データ入力部、１１２…データ出力部。

【図1】

【図2】

【図3】

【図4】

【図7】

【図8】

【図9】

【図5】

【図6】