特許 6055596 ホール素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6055596

(24)【登録日】2016年12月9日

(45)【発行日】2016年12月27日

(54)【発明の名称】ホール素子

(51)【国際特許分類】

   H01L 43/06 20060101AFI20161219BHJP

   H01L 21/28 20060101ALI20161219BHJP

   H01L 29/41 20060101ALI20161219BHJP

【ＦＩ】

   H01L43/06 D

   H01L21/28 301B

   H01L29/44 S

【請求項の数】6

【全頁数】8

(21)【出願番号】特願2012-7380(P2012-7380)

(22)【出願日】2012年1月17日

(65)【公開番号】特開2013-149681(P2013-149681A)

(43)【公開日】2013年8月1日

【審査請求日】2014年12月25日

(73)【特許権者】

【識別番号】303046277

【氏名又は名称】旭化成エレクトロニクス株式会社

(74)【代理人】

【識別番号】110001243

【氏名又は名称】特許業務法人 谷・阿部特許事務所

(72)【発明者】

【氏名】丸山 雄大

(72)【発明者】

【氏名】藤本 佳伸

【審査官】 小山 満

(56)【参考文献】

【文献】 特開２０００−１３８４０３（ＪＰ，Ａ）

【文献】 特開平０６−０７７５５６（ＪＰ，Ａ）

【文献】 特開平０８−０６３７１７（ＪＰ，Ａ）

【文献】 特開２０１１−１５５２４９（ＪＰ，Ａ）

【文献】 特開２０１１−１３９０５１（ＪＰ，Ａ）

【文献】 米国特許第０５４５３７２７（ＵＳ，Ａ）

【文献】 国際公開第９３／００２４７９（ＷＯ，Ａ１）

【文献】 欧州特許出願公開第００５４８３７５（ＥＰ，Ａ１）

【文献】 米国特許出願公開第２０１１／０１５６０２６（ＵＳ，Ａ１）

【文献】 国際公開第２０１１／０８１００９（ＷＯ，Ａ１）

【文献】 米国特許出願公開第２０１１／０１３６３０２（ＵＳ，Ａ１）

【文献】 国際公開第２０１１／０６８０３７（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ４３／０６

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２９／４１

(57)【特許請求の範囲】

【請求項1】

半導体基板と、
前記半導体基板上に形成されたメサ形状のｎ型導電層から成る活性層と、
オーミック電極と、
前記活性層と、前記オーミック電極の端部の全てと、を覆う保護膜と
から成るホール素子であって、
前記保護膜に覆われる前記オーミック電極の端部は、順テーパー形状であることを特徴とするホール素子。

【請求項2】

前記順テーパー形状のテーパー角度は、５°以上５０°以下の範囲の何れか１値であることを特徴とする請求項１に記載のホール素子。

【請求項3】

前記オーミック電極の厚さは、４００ｎｍ以上８００ｎｍ以下の範囲の何れか１値であることを特徴とする請求項１または２に記載のホール素子。

【請求項4】

前記保護膜の膜厚は、１００ｎｍ以上４００ｎｍ以下の範囲の何れか１値であることを特徴とする、請求項１乃至３の何れかに記載のホール素子。

【請求項5】

半導体基板上に感磁部を形成するステップと、
逆テーパー状のレジストを形成するステップと、
前記半導体基板上に金属から成るオーミック電極を蒸着により形成するステップと、
前記オーミック電極の端部を全て覆うように保護膜を形成するステップと、
前記保護膜をエッチングして前記オーミック電極の一部を露出させるステップと
を備えたホール素子の製造方法であって、
前記半導体基板上に金属から成るオーミック電極を蒸着により形成するステップは、当該金属を基板の法線から１０°以上３５°以下の角度だけ傾けた角度から入射できるように蒸着源を配置するステップを備えることを特徴とするホール素子の製造方法。

【請求項6】

前記保護膜を形成するステップは、化学気相成長法で形成することを特徴とする請求項５に記載のホール素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ホール素子に関し、具体的には、電極端の形状が順テーパーであるホール素子に関する。

【背景技術】

【0002】

ホール素子は、ＩｎＳｂ、ＩｎＡｓ、ＧａＡｓ等の半導体のホール効果を利用した磁気センサーである。ホール素子は、磁場をホール出力電圧に変換することにより、磁場強度を検出する磁気センサーであり、モーター、非接触スイッチ等に幅広く利用されている。

【0003】

ホール素子に関する従来技術として、ｎ型ＧａＡｓ薄膜をホール素子形成に必要な部分（入力抵抗部および出力抵抗部）以外は全て基板まで除去し、ホール素子電極の材料は特定金属によって構成され、ホール素子表面の少なくとも入力抵抗部および出力抵抗部全体を保護膜で隙間無く覆う構造がある（特許文献１を参照）。

【0004】

図１に示すように、特許文献１には、半絶縁性ＧａＡｓ基板１０と、半絶縁性ＧａＡｓ基板１０上に形成されたアンドープＧａＡｓバッファ層１１と、アンドープＧａＡｓバッファ層１１上に形成された活性領域を構成するＮ型ＧａＡｓ層１２と、Ｎ型ＧａＡｓ層１２上の所定位置に形成されたオーミック接続領域を構成するＮ⁺型ＧａＡｓ層１３と、Ｎ⁺型ＧａＡｓ層１３に接続されたオーミック電極１６ａと、酸化シリコン等の保護膜１８と、アルミニウム等の外部接続用電極１９とから成るホール素子の構造が開示されており、一定の信頼性と十分な生産性とを併せ持つホール素子を実現している。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特許第３００６２７４号明細書

【発明の開示】

【発明が解決しようとする課題】

【0006】

しかしながら、近年、産業用機械などにおいて、より高精度に位置制御する必要があり、位置を検出するセンサーも微少な変化を検出することが要求されている。このため、このような極めて高い精度を要求する用途においては、出力に重なって出力されるオフセット電圧の変動を小さくする必要がでてきている。例として、このような高信頼性の要求されるホール素子において、信頼性試験実施後の感度の変動量に関しては、３％以下であることが必要である。しかし、図１に示すホール素子の構成では、電極１６ａの側面が基板１０に対して垂直になっているため、保護膜を成長させる際に電極側面には原料ガスが十分に供給されない。これにより、側面の保護膜の被覆性が相対的に低下し、十分な信頼性が得られない場合がある。

【0007】

本発明は、上述した課題を鑑みてなされたものであり、電極端部の形状をテーパー状にすることで保護膜の被覆性を向上させ、従来のホール素子と比べて高い信頼性を有するホール素子を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明は、半導体基板と、半導体基板上に形成されたメサ形状のｎ型導電層から成る活性層と、オーミック電極と、活性層と、オーミック電極の端部とを覆う保護膜とから成るホール素子であり、オーミック電極の端部の形状は、順テーパー形状であることを特徴とする。

【0009】

本発明の一実施形態において、順テーパー形状のテーパー角度は、５°以上５０°以下の範囲の何れか１値であることを特徴とする。

【0010】

本発明の一実施形態において、オーミック電極の厚さは、４００ｎｍ以上８００ｎｍ以下の範囲の何れか１値であることを特徴とする。

【0011】

本発明の一実施形態において、保護膜の膜厚は、１００ｎｍ以上４００ｎｍ以下の範囲の何れか１値であることを特徴とする。

【0012】

本発明は、半導体基板上に金属から成るオーミック電極を蒸着により形成するステップと、オーミック電極の端部を全て覆うように保護膜を形成するステップと、保護膜をエッチングしてオーミック電極の一部を露出させるステップとを備えたホール素子の製造方法であり、オーミック電極の端部は、保護膜によって全て覆われていることを特徴とする。

【0013】

本発明の一実施形態において、半導体基板上に金属から成るオーミック電極を蒸着により形成するステップは、金属を基板の法線から１０°以上３５°以下の角度だけ傾けた角度から入射できるように蒸着源を配置するステップを備えることを特徴とする。

【発明の効果】

【0014】

本発明に係るホール素子では、電極の端部の形状を順テーパー形状にすることにより、電極を覆う保護膜の被覆性を向上させる。これにより、高信頼性を有するホール素子を実現することができる。

【図面の簡単な説明】

【0015】

【図1】従来技術に係るホール素子の構造を示す断面図である。

【図2】本発明に係るホール素子の構造を示す断面図である。

【図3】本発明に係るホール素子の製造方法を示す工程フロー図である。

【発明を実施するための形態】

【0016】

図２は、本発明の実施形態に係るホール素子の構造を示す断面図である。図２に示すように、本発明に係るホール素子は、半導体基板２１と、半導体基板２１上に形成されたメサ形状のｎ型導電層から成る活性層２２と、オーミック電極２３と、活性層２２およびオーミック電極２３の端部を覆う保護膜２４とから構成されている。

【0017】

オーミック電極２３は、半導体基板２１とコンタクトを取る電極であり、図示していないが、ボンディングワイヤ等により外部電極と接続される。保護膜２４は、半導体基板２１の感磁部を保護するための膜である。

【0018】

図２に示すように、本発明においてはオーミック電極２３の端部の形状が順テーパー形状、すなわち、オーミック電極２３の上面の幅よりオーミック電極２３と半導体基板２１との界面の幅が広くなるような形状となっている。ここで、テーパー角度が５°未満の場合、テーパー形状のオーミック電極端部において、オーミック電極と半導体基板との電気的な接触が不安定となりホール素子の特性に悪影響を与える可能性がある。またテーパー角度が５０°より大きい場合、テーパー部に形成する保護膜の膜質が悪化する傾向にある。従って、テーパー角度は、５°以上５０°以下とすることが好ましい。

【0019】

以上のように、オーミック電極の端部の形状を順テーパー形状とすると、電極端部が従来技術に係るホール素子のように垂直である場合と比較して、化学気相成長（ＣＶＤ）法で形成する保護膜の原料ガスが電極の側面にも均一に供給され、保護膜を均一に成長させることが可能となる。これにより、理想的な膜質を持つ保護膜を素子全面に成長させることができ、従来に比べて高い信頼性を得ることができる。

【0020】

また、本発明において、保護膜の膜厚を１００ｎｍ未満とした場合、保護膜の透水性が悪化する傾向がある一方、保護膜の膜厚を４００ｎｍより厚くした場合、膜の応力が大きくなり保護膜の剥がれが生じやすい。従って、保護膜の厚さは１００ｎｍ以上４００ｎｍ以下であることが好ましい。

【0021】

さらに、本発明において、電極の厚さを４００ｎｍ未満とした場合、ホール素子の特性が悪化する傾向がある一方、電極の厚さを８００ｎｍより厚くした場合、リフトオフ性が悪化する。従って、電極の厚さは４００ｎｍ以上８００ｎｍ以下であることが好ましい。

【0022】

図３を参照しながら、本発明に係るホール素子の製造方法を説明する。図３は、本発明に係るホール素子の製造方法の一例を示す工程フロー図である。

【0023】

先ず、素子の基板となる半導体基板３１の表面に活性層３２を形成する（図３（ａ））。次いで、リソグラフィによって感磁部を形成する（図３（ｂ））。次いで、厚さ約２.７μｍの、逆テーパー状のレジスト３３を形成する（図３（ｃ））。次いで、ＡｕＧｅ、Ｎｉ、Ａｕを順に蒸着する。ＡｕＧｅ、Ｎｉ、およびＡｕから成る電極３４は全体でおよそ６５０ｎｍの厚さである（図３（ｄ））。ここで、蒸着の際に原料を基板に対して斜め方向から入射させることで、端部が順テーパー形状の電極を得た。このとき、電極端のテーパー角度は５°以上５０°以下とすることが好ましいことは前述したが、このような電極端のテーパー角度を実現するためには蒸着金属を基板の法線から１０°以上３５°以下の角度だけ傾けた角度から入射できるように蒸着源を配置することが求められる。電極蒸着後、リフトオフ法により、電極パターンを形成する（図３（ｅ））。次いで、３００ｎｍの膜厚を有する保護膜３５を全面に形成し、フォトレジストをマスクとしたエッチングによりコンタクト部分を開口する（図３（ｆ））。

【実施例】

【0024】

上述した方法で、本発明に係るホール素子を作成した。以下、具体的な実施例を説明する。

【0025】

本実施例では、イオン注入法を用いて活性層を形成する。先ず、半絶縁性ＧａＡｓ基板上にシリコンイオン（Ｓｉ⁺）を加速エネルギー３００ｋｅＶ、ドーズ量２.３×１０¹²/ｃｍ²（活性化後ピークキャリア濃度が５×１０¹⁶/ｃｍ³位になるようなドーズ量）で注入した。次いで、このシリコンイオンの活性化、さらには欠陥の回復のためにアルシン（ＡｓＨ₃）雰囲気中８５０℃の温度で１０秒間のラピッドアニール処理をし、ｎ型の導電性をもつＧａＡｓ活性層を形成した。

【0026】

加速エネルギーが３００ｋｅＶであるためにキャリア濃度のピークは、表面からの深さおおよそ０．２μｍに形成される。深さ０．１μｍ以下の基板の表面はキャリア濃度５×１０¹⁵/ｃｍ³以下の導電性の小さい表面層を形成する。従って、本実施例では、ｎ型活性層はＧａＡｓ基板の表面に接しない。このような処理で形成した活性層のシート抵抗はおおよそ１ｋΩとなる。

【0027】

次にフォトレジストを塗布し、十字型の所定のパターンを作り、これをマスクとしてＧａＡｓ基板を所定の深さエッチングする。次いで、レジスト剥離液またはＯ₂プラズマを用いた灰化法によりレジストを除去し、ホール素子の感磁部を形成した（図３（ｂ）を参照）。

【0028】

ホール素子の感磁部を形成した後、この基板の上に、フォトレジストをパターニングし、次いで、ＡｕＧｅを２５０ｎｍ、Ｎｉを５０ｎｍ、Ａｕを３５０ｎｍの厚さで蒸着した（図３（ｃ）、図３（ｄ）を参照）。ここで、フォトレジストが現像時に逆テーパー状となるようにリソグラフィの条件を制御し（図３（ｃ）を参照）、さらに電極蒸着の際に金属を供給する方向を調整することにより、テーパー状の電極端部を形成した（図３（ｄ）を参照）。その後、リフトオフ法により、フォトレジストおよびフォオレジスト上の金属を除去し、電極パターンを形成した（図３（ｅ）を参照）。次いで、オーミック性接触を得るために赤外加熱炉で約４００℃、５分間の合金化処理をＮ₂ガス雰囲気下で行った。

【0029】

その後、プラズマＣＶＤ法により０．３μｍの膜厚を有するＳｉ₂Ｎ₄等の絶縁膜を２４０℃で全面に形成した。２４０℃という低温でのプロセスを採用することにより基板であるＧａＡｓの熱分解はほとんどなかった。次いで、電極金属と外部電極の接続を行う部分のＳｉ₂Ｎ₄をエッチングするため、フォトレジストを塗布し、外部電極からの接続を確保する部分に穴が開くようにパターンを形成した。しかる後、このフォトレジストをマスクとしてＣＦ₄ガスとＯ₂ガスを用いた反応性ドライエッチングによりコンタクト部分を開口した（図３（ｆ）を参照）。次いで、表面のＧａＡｓ層をスライトエッチングし除去した。このようにして、一枚の基板上に多数のＧａＡｓホール素子を形成した。

【0030】

この後、ダイシングを行い個々のＧａＡｓホール素子ペレットに切り離した。次いで、ダイボンド、トランスファーモールドを行い、ホール素子を製作した。

【0031】

このように製作した素子について、ＨＡＳＴ試験（１２０℃、８５％ＲＨの槽中で連続通電２００時間（２．５ｍＡ通電））実施後の感度の変動量を測定したところ、順テーパー形状の電極端部を持たない従来素子の感度変動量が平均０．２±３．４％だったのに対し、本発明を用いた素子の感度変動量は平均０．４±１．９％となり、必要とされる信頼性を達成することができた。

【符号の説明】

【0032】

１０ 半絶縁性ＧａＡｓ基板
１１ アンドープＧａＡｓバッファ層
１２ Ｎ型ＧａＡｓ層
１３ Ｎ⁺型ＧａＡｓ層
１６ａ オーミック電極
１８ 酸化シリコン等の保護膜
１９ アルミニウム等の外部接続用電極
２１ 半導体基板
２２ 活性層
２３ オーミック電極
２４ 保護膜
３１ 半導体基板
３２ 活性層
３３ レジスト
３４ 電極
３５ 保護膜

【図1】

【図2】

【図3】